隔离型同步整流控制电路的同步整流芯片保护方法和同步整流芯片的制作方法
【技术领域】
[0001]本发明涉及一种同步整流控制电路，尤其是同步整流控制电路中同步整流芯片的保护方法。
【背景技术】
[0002]图1是现有同步整流芯片的应用框图，构成隔离型同步整流控制电路；图1中变压器Tl原边的电路没有画出，为常规的现有技术，在Tl的原边电路中设有原边开关管；图1中变压器Tl的副边电感L303的反相端接同步整流芯片301的GND端，同步整流芯片301的SW端接隔离型同步整流控制电路的Vout输出端；
图2为现有同步整流芯片301内部关键部分电路图，驱动逻辑电路102的输出端接同步整流管Q103的栅极；同步整流管Q103为含体二极管D104的匪OS管；同步整流管Q103的源极接体二极管D103的阳极作为同步整流芯片301的GND端；同步整流管Q103的漏极接体二极管D103的阴极作为同步整流芯片301的SW端；同步整流芯片301的内部供电等其它部分不在本发明的讨论范围之内；
传统同步整流芯片301的原理是检测同步整流芯片301内部的同步整流管Q103中的电流，在原边开关管刚关断的时候，同步整流芯片301控制的同步整流管Q103导通，副边电感L303中的电流通过导通的同步整流管Q103流入到Vout端，等到副边电感L303中的电流变为零时，同步整流管Q103关断，等待下一个开关周期。但是在同步整流芯片301输出端短路等异常情况下，输出电压Vout很低，副边电感L303电流IL下降很慢，有可能在芯片下一次开通之前，副边电感L303的电流IL 一直大于零，同步整流管Q103—直没有关断，这样会导致下一个周期原边开关管开通的瞬间，芯片GND端的电压出现较高的负向尖峰，这种情况下会有可能导致同步整流管Q103两端压降过大，超过其耐压，会有烧毁的风险，图3的波形是这种情况的示意图。其中IL是副边电感L303中的电流波形，Pmi为f Iyback系统(反激式变换器)原边开关管的控制信号波形图，DRV信号是同步整流管Q103的栅极控制信号，由驱动逻辑电路102输出。
【发明内容】
[0003]本发明的目的在于克服现有技术中存在的不足，提供一种隔离型同步整流控制电路的同步整流芯片保护方法，以及隔离型同步整流控制电路的同步整流芯片，能够显著提高同步整流芯片的可靠性。本发明采用的技术方案是:
一种隔离型同步整流控制电路的同步整流芯片，包括:
最大导通时间产生电路、逻辑驱动电路、同步整流管Q103、同步整流管Q103为含体二极管D104的匪OS管；同步整流管Q103的源极接体二极管D103的阳极作为同步整流芯片的GND端；同步整流管Q103的漏极接体二极管D103的阴极作为同步整流芯片的SW端；
最大导通时间产生电路用于产生一个最大导通时间信号Toff，并传至逻辑驱动电路； 逻辑驱动电路用于输出同步整流管Q103的控制信号DRV，控制信号DRV接至同步整流管Q103的栅极。
[0004]具体地，最大导通时间产生电路包括电流源Il，电容Cl，比较器CMPl，开关管MNl，反相器INVl;开关管MNl为NMOS管；
反相器INVl的输入端接逻辑驱动电路输出的同步整流管Q103的控制信号DRV;反相器INVl的输出端接开关管MNl的栅极，开关管MNl的源极和电容Cl的一端接地，开关管MNl的漏极和电容CI的另一端接电流源11的输出端，以及比较器CMPI的同相输入端；比较器CMPI的反相输入端接参考电压Vref I;比较器CMPl的输出端输出最大导通时间信号TofT。
[0005]—种隔离型同步整流控制电路的同步整流芯片保护方法，包括:
同步整流芯片中设置一个同步整流芯片最大导通时间Tmax;
在同步整流芯片中的同步整流管Q103导通后，如果超过了设定的最大导通时间Tmax，检测到的同步整流管Q103中的电流仍然没有变为零，
则通过一个最大导通时间产生电路产生一个最大导通时间信号Toff的脉冲，通知驱动逻辑电路，通过驱动逻辑电路去关断同步整流管Q103。
[0006]本发明的优点在于:能够避免同步整流芯片GND端会出现的负向尖峰脉冲，防止同步整流芯片被烧毁，提高了同步整流芯片的可靠性。
【附图说明】
[0007]图1为现有的隔离型同步整流控制电路原理示意图。
[0008]图2为现有隔离型同步整流控制电路中同步整流芯片主要内电路示意图。
[0009]图3为现有的隔离型同步整流控制电路工作波形图。
[0010]图4为本发明的同步整流芯片主要内电路示意图。
[0011]图5为本发明的隔离型同步整流控制电路工作波形图。
[0012]图6为本发明中最大导通时间产生电路的原理图。
【具体实施方式】
[0013]下面结合具体附图和实施例对本发明作进一步说明。
[0014]本发明中隔离型同步整流控制电路的同步整流芯片301，主要部分如图4所示，包括:最大导通时间产生电路101、逻辑驱动电路102、同步整流管Q103、同步整流管Q103为含体二极管D104的NMOS管；同步整流管Q103的源极接体二极管D103的阳极作为同步整流芯片301的GND端；同步整流管Q103的漏极接体二极管D103的阴极作为同步整流芯片301的SW端；
最大导通时间产生电路101用于产生一个最大导通时间信号Toff，并传至逻辑驱动电路 102;
逻辑驱动电路102用于输出同步整流管Q103的控制信号DRV;控制信号DRV接至同步整流管Q103的栅极。
[0015]在本发明设计的同步整流芯片301中，芯片301会设置一个同步整流芯片最大导通时间Tmax;在同步整流芯片301中的同步整流管Q103导通后，如果超过了设定的最大导通时间Tmax，检测到的同步整流管Q103中的电流仍然没有变为零，则通过一个最大导通时间产生电路101产生一个最大导通时间信号Toff的脉冲，通知驱动逻辑电路102，通过驱动逻辑电路102去关断同步整流管Q103。同步整流管Q103为NMOS管，其控制端即NMOS管的栅极。
[0016]这时候图1中，副边电感L303中的电流会通过同步整流管Q103的体二极管D104流入同步整流控制电路的Vout输出端；，体二极管D104两端的压降会加快副边电感电流L303的退磁，使它能很快减小到零。从而保证在下一周期原边开通时，副边电感L303中没有了电流。从而避免了同步整流芯片301的GND端会出现的负向尖峰脉冲，提高了同步整流芯片301的可靠性。图5的波形是本发明改进后的各点波形示意图。
[0017]最大导通时间产生电路101如图6所示，包括电流源II，电容Cl，比较器CMPl，开关管丽I，反相器INVl;开关管丽I为NMOS管；
反相器INVl的输入端接逻辑驱动电路102输出的同步整流管Q103的控制信号DRV;反相器INVl的输出端接开关管MNl的栅极，开关管MNl的源极和电容Cl的一端接地，开关管MNl的漏极和电容Cl的另一端接电流源Il的输出端，以及比较器CMPl的同相输入端；比较器CMPl的反相输入端接参考电压Vref I;比较器CMPl的输出端输出最大导通时间信号TofT;
同步整流管Q103的控制信号DRV为高时，开关管MNl关断，电容Cl被电流源Il充电，电容Cl的容量大小会影响充电时间，充电时间长短决定了同步整流芯片最大导通时间Tmax的长短；电容Cl上端即比较器CMPl的同相输入端电压开始上升，到上升至Vrefl时，比较器CMPl翻转，比较器CMPl输出的最大导通时间信号Toff就出现一个高电平脉冲，即产生了一个通知驱动逻辑电路102去关断同步整流管Q103的关断信号，驱动逻辑电路102输出的同步整流管Q103的控制信号DRV即刻变低，同步整流管Q103被关断；而DRV信号变低后开关管MNl导通，将电容Cl上端的电压拉低。
【主权项】
1.一种隔离型同步整流控制电路的同步整流芯片，其特征在于，包括: 最大导通时间产生电路(101)、逻辑驱动电路(102)、同步整流管Q103、同步整流管Q103为含体二极管D104的NMOS管；同步整流管Q103的源极接体二极管D103的阳极作为同步整流芯片(301)的GND端；同步整流管Q103的漏极接体二极管D103的阴极作为同步整流芯片(301)的 SW 端； 最大导通时间产生电路(101)用于产生一个最大导通时间信号Toff，并传至逻辑驱动电路(102); 逻辑驱动电路(102)用于输出同步整流管Q103的控制信号DRV，控制信号DRV接至同步整流管Q103的栅极。2.如权利要求1所述的隔离型同步整流控制电路的同步整流芯片，其特征在于: 最大导通时间产生电路(101)包括电流源Il，电容Cl，比较器CMPl，开关管MNl，反相器INVl ；开关管MNl为NMOS管； 反相器INVl的输入端接逻辑驱动电路(102)输出的同步整流管Q103的控制信号DRV;反相器INVl的输出端接开关管丽I的栅极，开关管丽I的源极和电容Cl的一端接地，开关管丽I的漏极和电容Cl的另一端接电流源Il的输出端，以及比较器CMPl的同相输入端；比较器CMPl的反相输入端接参考电压Vref I;比较器CMPl的输出端输出最大导通时间信号Toff。3.—种隔离型同步整流控制电路的同步整流芯片保护方法，其特征在于: 同步整流芯片(301)中设置一个同步整流芯片最大导通时间Tmax; 在同步整流芯片(301)中的同步整流管Q103导通后，如果超过了设定的最大导通时间Tmax，检测到的同步整流管Q103中的电流仍然没有变为零， 则通过一个最大导通时间产生电路(101)产生一个最大导通时间信号Toff的脉冲，通知驱动逻辑电路(102)，通过驱动逻辑电路(102)去关断同步整流管Q103。4.如权利要求3所述的隔离型同步整流控制电路的同步整流芯片保护方法，其特征在于: 最大导通时间产生电路(101)包括电流源Il，电容Cl，比较器CMPl，开关管MNl，反相器INVl ；开关管MNl为NMOS管； 反相器INVl的输入端接逻辑驱动电路(102)输出的同步整流管Q103的控制信号DRV;反相器INVl的输出端接开关管丽I的栅极，开关管丽I的源极和电容Cl的一端接地，开关管丽I的漏极和电容Cl的另一端接电流源Il的输出端，以及比较器CMPl的同相输入端；比较器CMPl的反相输入端接参考电压Vref I;比较器CMPl的输出端输出最大导通时间信号Toff。5.如权利要求3所述的隔离型同步整流控制电路的同步整流芯片保护方法，其特征在于: 同步整流管Q103为含体二极管D104的匪OS管；同步整流管Q103的源极接体二极管D103的阳极作为同步整流芯片(301)的GND端；同步整流管Q103的漏极接体二极管D103的阴极作为同步整流芯片(301)的SW端。
【专利摘要】本发明提供一种隔离型同步整流控制电路的同步整流芯片保护方法，包括：同步整流芯片中设置一个同步整流芯片最大导通时间Tmax；在同步整流芯片中的同步整流管Q103导通后，如果超过了设定的最大导通时间Tmax，检测到的同步整流管Q103中的电流仍然没有变为零，则通过一个最大导通时间产生电路产生一个最大导通时间信号Toff的脉冲，通知驱动逻辑电路，通过驱动逻辑电路去关断同步整流管Q103。本发明的优点在于：能够避免同步整流芯片GND端会出现的负向尖峰脉冲，防止同步整流芯片被烧毁，提高了同步整流芯片的可靠性。
【IPC分类】H02M7/04, H02M1/32
【公开号】CN105680707
【申请号】CN201610191970
【发明人】宗强, 吴寿化, 刘准, 管磊, 殷忠
【申请人】无锡市芯茂微电子有限公司
【公开日】2016年6月15日
【申请日】2016年3月30日