一种pwm脉冲时序控制电路的制作方法

文档序号:10615463阅读:1014来源:国知局
一种pwm脉冲时序控制电路的制作方法
【专利摘要】本发明公开了一种PWM脉冲时序控制电路,包括:延时电路A,其输入端直接与外部PWM控制器输出信号相连;驱动电路A,其输入端直接与延时电路A的输出相连,输出端与负载相连;隔离电路,其输入进端直接与外部PWM控制器供电端相连,其输入出端直接与外部PWM控制器输出端相连;延时电路B,其输入端直接与隔离电路输出信号相连;驱动电路B,其输入端直接与延时电路B的输出相连,输出端与负载相连。本发明通过两个延时单元延迟参数的配合,实现了同步整流死区时间控制,提高了参数的一致性,降低了电路的启动空载电流,有利于提供启动电路的可靠性。
【专利说明】
-种PWM脉冲时序控制电路
技术领域
[0001] 本发明设及开关电源领域,尤其设及一种PWM脉冲时序控制电路,它直接应用于控 制两个或者两个W上的有源开关的开关电源领域。
【背景技术】
[0002] 目前,开关电源广泛应用到各个领域,要求开关电源的可靠性越来越高,体积越来 越小。开关电源小型化必然增加热设计难度,散热不良会严重影响开关电源的可靠性,解决 上述难题的主要技术途径之一是提高开关电源的转换效率,降低开关电源自身的发热量, 从源头上降低开关电源热设计难度,保证电路稳定可靠的工作。目前,提高转换效率的关键 技术是采用同步整流技术、有源嵌位等技术,例如,用功率MOS管替代传统的二极管,实现整 流功能。在大电流输出的情况下,同步整流技术比二极管整流技术效率有显著提升。
[0003] 多个有源开关工作需要按照一定的时序有序的工作,在应用时,各个开关之间的 共通是一个必须解决的难题。例如,采用功率MOS管取代二极管整流,需要设计相应的同步 整流控制电路,保证电路内部各个开关按照一定的时序工作。同步整流根据MOS管的驱动方 式,可分为他驱式和自驱式。自驱式同步整流如图1所示,工作原理是从变压器中直接获取 驱动信号驱动次级整流MOS管,自驱动同步整流的电路所需的元件数量较少、结构简单、成 本低廉的优点,其不足之处是死区时间无法控制,在开关切换期间可能会产生共通短路,降 低效率,严重时对电路的可靠性造成影响,同时驱动电压大小无法控制,使用范围受到限 制。
[0004] 与自驱式同步整流的工作原理是通过外部的电路控制次级MOS管的导通时间,使 同步整流管的驱动信号和主开关管得的驱动信号保持一定的死区时间,避免两个开关管同 时进入导通状态,保证电路稳定可靠的工作,死区时间的长短,直接影响开关电源的转换效 率;他驱式同步整流的主要缺点是电路结构相对复杂、所用的元件多、成本高。
[0005] 专利文献r'用于反激式开关稳定压电源的副边同步整流电路"(CN2540657Y),如 图2所示。该电路主要针对副边同步整流电路设计,主要特点是通过外加驱动电路和驱动时 移电路,解决自驱可能出现的共通问题,它的优点是利用磁性器件和驱动电路一起作用,提 高电路效率,不足之处是磁性器件参数离散性大,变压器绕制参数一致性差,批量生产时对 满足死区时间一致性要求;同时,采用集成电路方式实现延时,在混合集成电路中将大幅度 增加电路的成本。

【发明内容】

[0006] 鉴于此,本发明提供一种PWM脉冲时序控制电路。本发明是将一个脉冲信号变换为 一个隔离的脉冲信号,并且对两个脉冲信号的死区时间进行设置,W满足不同功率变换拓 扑结构对脉冲信号时序的要求,解决自驱式存在的共通问题,并提高转换效率。
[0007] 为达到上述目的,本发明提供如下技术方案:一种PWM脉冲时序控制电路,包括 [000引延时电路A,其输入端直接与外部PWM控制器输出信号相连;
[0009] 驱动电路A,其输入端直接与延时电路A的输出相连,输出端与负载相连;
[0010] 隔离电路,其输入进端直接与外部PWM控制器供电端相连,其输入出端直接与外部 PWM控制器输出端相连;
[0011] 延时电路B,其输入端直接与隔离电路输出信号相连;
[0012 ]驱动电路B,其输入端直接与延时电路B的输出相连,输出端与负载相连。
[001 ;3 ] 进一步,所述延时电路A包括晶体管Mi、电阻Ri、电阻R2和电容Cl;所述驱动电路A包 括集成电路化_A;所述隔离电路包括电阻R3、电容C2、电容C3、脉冲变压器Tl和二极管化;所述 延时电路B包括晶体管M2、电阻R4、电阻Rs和电容C4;所述驱动电路B包括集成电路化_8;其中, 电阻Ri的一端和Cl的一端分别与PWM控制器的输出端相连,晶体管Mi的漏极和集成电路化_A 的输入端分别与电阻Ri的另一端相连,电容Cl的另一端和电阻R2的一端分别与晶体管Mi的 栅极相连,R2的另一端和Mi的源极接地;化_A的输出端接负载;电阻R3和电容C2串联,串联支 路的一端连PWM控制器的供电端,串联支路的另一端接脉冲变压器Tl初级的同名端,脉冲变 压器Tl初级的另一端接PWM控制器的输出端,脉冲变压器Tl次级的同名端接电容C3的一端, 电容C3的另一端分别与电阻R4的一端、电容C4的一端连接,电容C4的另一端分别与晶体管M2 的栅极、电阻化一端相连,晶体管M2的漏极分别与电阻R4的另一端、集成电路化_B的输入端相 连,集成电路化_6的输出端接负载,脉冲变压器Tl次级的另一端分别与二极管化的阳极、晶体 管M2的源极、电阻化的一端连接。
[0014] 由于采用了 W上技术方案,本发明具有W下有益技术效果:
[0015] 采用上述技术方案,使单端应用的PWM控制器可W作为同步整流应用,提高电路的 转换效率。通过两个延时单元延迟参数的配合,实现了同步整流死区时间控制,提高了参数 的一致性,降低了电路的启动空载电流,有利于提供启动电路的可靠性。
[0016] 与传统的同步整流电路相比,本发明的PWM脉冲时序控制电路有W下特点:
[0017] 1、采用较少的元器件实现反相互补的两路脉冲信号。传统的Pmi信号生成电路一 般采用数字反相或者模拟反相的方式,需要增加元件,而本技术方案利用PWM控制器输出端 和供电端的关系,实现输出信号反相,不需要额外增加元件。并且反相信号和原信号不存在 延时。
[0018] 2、采用两路相同结构的延时单元电路有利于实现死区时间控制。通过改变延时单 元R和C的值,可W设置不同的死区时间,与采用数字电路实现的延迟电路相比,排除了数字 电路延时的影响,有利于保证电路在宽溫度范围内的参数一致性。
[0019] 3、本技术方案采用分离元件实现,无需增加额外的集成电路,适合在高可靠混合 集成DC/DC变换器中应用。
【附图说明】
[0020] 为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进 一步的详细描述,其中:
[0021] 图1为传统的自驱同步整流电路图;
[0022] 图2为专利文献1的同步整流控制的电路图;
[0023] 图3为本发明一种PWM脉冲时序控制电路的方框图;
[0024] 图4为本发明一种PWM脉冲时序控制电路的电路图;
[0025] 图5为本发明电路的延时电路时序图;
[0026] 图6为本发明电路的反相隔离时序图;
[0027] 图7为本发明电路的两路隔离驱动信号时序图;
[0028] 图8为本发明电路在反激同步整流开关电源中的应用实例图;
[0029] 图9为本发明电路在反激有源嵌位开关电源中的应用实例图。
【具体实施方式】
[0030] W下将结合附图,对本发明的优选实施例进行详细的描述;应当理解,优选实施例 仅为了说明本发明,而不是为了限制本发明的保护范围。
[0031] 本发明一种PWM脉冲时序生成电路的方框图如图3所示,它包括延时电路A、驱动电 路A、隔离电路、延时电路B和驱动电路B,
[0032] 延时电路A,其输入端直接与外部PWM控制器输出信号相连,作用是将外部输入信 号延时;
[0033] 驱动电路A,其输入端直接与延时电路A的输出相连,输出端与负载相连。其作用是 将经过延时后的脉冲信号进行电流放大,提高负载开关速度;
[0034] 隔离电路,其输入进端直接与外部PWM控制器供电端相连,其输入出端直接与外部 PWM控制器输出端相连,作用是实现两个脉冲信号的电隔离;
[0035] 延时电路B,其输入端直接与隔离电路输出信号相连,作用是将隔离电路输出信号 延时;
[0036] 驱动电路B,其输入端直接与延时电路B的输出相连,输出端与负载相连。其作用是 将经过延时后的脉冲信号进行电流放大,提高负载开关速度。
[0037] 本发明的工作主要工作原理是利用两个或者两个W上的微分单元电路,通过选择 不同的时间常数,控制不同的脉冲信号延迟,从而对不同脉冲信号的死区时间控制,使得不 同脉冲信号满足功率开关的时序要求。
[0038] 本发明的工作原理电路图如图4所示,所述延时电路A包括晶体管Ml、电阻Ri、电阻 R2和电容Cl;所述驱动电路A包括集成电路U2_A;所述隔离电路包括电阻R3、电容C2、电容C3、脉 冲变压器Tl和二极管Di;所述延时电路B包括晶体管M2、电阻R4、电阻Rs和电容C4;所述驱动电 路B包括集成电路化_B;
[0039] 其中,电阻Ri的一端和Cl的一端分别与PWM控制器的输出端相连,晶体管Mi的漏极 和集成电路化_A的输入端分别与电阻Ri的另一端相连,电容Cl的另一端和电阻R2的一端分别 与晶体管Ml的栅极相连,R2的另一端和Ml的源极接地;化_A的输出端接负载;电阻R3和电容C2 串联,串联支路的一端连PWM控制器的供电端,串联支路的另一端接脉冲变压器Tl初级的同 名端,脉冲变压器Tl初级的另一端接PWM控制器的输出端,脉冲变压器Tl次级的同名端接电 容C3的一端,电容C3的另一端分别与电阻R4的一端、电容C4的一端连接,电容C4的另一端分 别与晶体管M2的栅极、电阻Rs-端相连,晶体管M2的漏极分别与电阻R4的另一端、集成电路 化_B的输入端相连,集成电路化_6的输出端接负载,脉冲变压器Tl次级的另一端分别与二极 管化的阳极、晶体管M2的源极、电阻化的一端连接。
[0040] PWM控制器的输出连接到延迟单元A,经由电容Cl微分后,流过电容Cl的位移电流在 电阻R2上产生压降,形成一个正脉冲尖峰和负脉冲尖峰,分别对应PWM输出信号的上升沿和 下降沿。电阻R2上的电压尖峰如下式所示:
[0041] V(R2)=I?2XCiXdV〇ut/dt (1)
[00创式中,dVout/dt表示P歷控制器输出信号的上升沿或者下降沿的变化速率,其中Cl XdVoutAlt表示流过电容Cl的位移电流。
[0043] 当正脉冲尖峰出现在Mi的栅极时,Mi导通并进入饱和,使集成电路化_4的输入保持 低电平,此时电阻化上面通过的电流为(V0UT_H-VSAT_M1) M,为短时间的电流尖峰。 控制电路输出为高时的电压值,VSAT_M1为晶体管Ml饱和时的电压值。当正脉冲尖峰消失后, 晶体管Mi的栅极电压为低,晶体管Mi进入截止状态,Pmi控制器输出信号经电阻Ri传递到集 成电路化_4的输入;当负脉冲尖峰到来时,晶体管Mi的栅极处于反偏,晶体管Mi处于截止状 态,不影响信号传输,因此,后面重点分析上升沿对电路的影响。晶体管Mi保持饱和的时间, 就是PWM信号被延迟单元延迟的时间,延迟时间的大小可W用下面的关系表示:
[0044] 设晶体管Mi的导通电压为Vth,则当尽大于V化时,晶体管Mi处于饱和状态,即大 于Vth的时间,就是延迟单元的延迟时间。为简化计算,假设PWM信号输出上升时间非常快,运 样可W采用RC零输入响应来计算电路的延迟时间,那么电阻R2上的电压公式可W简化表示 为:
[0045]

[0046] 其中¥〇111_11为口11控制器的输出高电平,T为R2和电容Cl的时间常数
[0047] h击化简为时间夫巧击为!
[004引 (3)
[0049] 是延迟单元的延迟时间
[0050] (4)
[0051] 由上式可W看出,当脉冲信号上升沿固定时,tdelay的大小仅取决于电阻R2和电容 Cl的取值。
[0052] PWM控制器输出信号,一般W地为参考电位,高电平电压值约小于供电电压,当输 出信号W供电电压为参考电平时,原来的高电平对应低电压,而低电平对应供电电压,与W 地为参考时的信号反相;隔离电路Wpwm控制电路输出单元的供电电压为参考电位,实现 PWM控制电路输出信号的反相,经电容C2隔值后,通过脉冲变压器Tl初级传递到次级,实现信 号隔离,电阻化是脉冲变压器Tl初级的绕组等效电阻和串联电阻的总和,在初级电路工作起 阻尼状态,防止初级电路振荡,脉冲变压器Tl次级绕组串联的电容C3主要作用是恢复初级传 递的次级的脉冲信号,二极管化是将低电平错位在-Vd。经过隔离电路,实现PWM控制电路输 出信号的反相隔离变换。
[0053] 电阻R4、电阻化,电容C4和晶体管M2的功能和电阻化,电阻R2,电容Cl和晶体管Mi的功 能相同,但是串联的电阻Rs和电容C4的取值和电阻R2,电容Cl不同,通过设置不同的取值,让 两个延迟单元的延迟时间不同,从而将两个反相信号的死区时间设置到需要的值,满足功 率电路控制的要求。
[0054] 集成电路化_A和集成电路化_B接收延时单元的输出信号,经过电流放大后,输出直 接驱动开关管,实现对功率回路的控制。
[0055] 图5为本发明电路的限流保护时序控制图,其中,图5(a)是PWM控制电路的输出波 形,图5(b)是经过电阻R2和电容Cl后的电压尖峰波形,图5(c)是经过延时后的驱动器输入波 形;图6(a)是PWM控制电路的输出波形,图6(b)经过反相隔离后在脉冲变压器Tl次级得到的 互补波形,图6(c)是反相隔离后的波形经过电阻Rs和电容Cs后的电压尖峰波形;图7是经过 驱动器后的两路波形时序图。
[0056] 图7是本发明在反激同步整流开关电源中的应用实例,集成电路化_A的输出连接到 初级开关管M3,控制M3的开关。集成电路化_B的输出连接到次级开关管M4,控制M4的开关,实 现同步整流。
[0057] 图8是本发明在反激有源嵌位开关电源中的应用实例,集成电路化_A的输出连接到 初级开关管M3,控制M3的开关。集成电路化_B的输出连接到初级嵌位管M4的漏极D,参考电位 连接到M4的源极S,控制M4的开关,实现M4的悬浮驱动。
[005引 W上实施例电路的基本参数为:
[0化9] 延迟电路A和延迟电路B中,晶体管Ml,M2:普通小信号NMOS晶体管;电阻Ri、R2、R4、 Rs,电容Ci、C4为常规阻容;
[0060]隔离电路,脉冲变压器Tl应比为为普通二极管,电阻R3、C2、C3为常规阻容; [0061 ] 驱动电路A和驱动电路B;利用UCC27324驱动器实现,该型电路内部包含两个驱动 单元。
[0062] 本发明在只有一路PWM信号的情况下,在不采用集成电路的情况下,仅采用2个晶 体管和少量无源元件,即可实现同步整流和有源错位拓扑的开关控制,提升电源转换效率6 个百分点。因此本发明电路的电路简洁,适合应用在采用裸忍片设计的高可靠混合电源领 域,用于实现同步整流。
[0063] W上所述仅为本发明的优选实施例,并不用于限制本发明,显然,本领域的技术人 员可W对本发明进行各种改动和变型而不脱离本发明的精神和范围。运样,倘若本发明的 运些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含运些 改动和变型在内。
【主权项】
1. 一种PWM脉冲时序控制电路,其特征在于:包括 延时电路A,其输入端直接与外部PWM控制器输出信号相连; 驱动电路A,其输入端直接与延时电路A的输出相连,输出端与负载相连; 隔离电路,其输入进端直接与外部PWM控制器供电端相连,其输入出端直接与外部PWM 控制器输出端相连; 延时电路B,其输入端直接与隔离电路输出信号相连; 驱动电路B,其输入端直接与延时电路B的输出相连,输出端与负载相连。2. 根据权利要求1所述的PWM脉冲时序控制电路,其特征在于: 所述延时电路A包括晶体管施、电阻心、电阻R2和电容&; 所述驱动电路A包括集成电路U2_A; 所述隔离电路包括电阻R3、电容C2、电容C3、脉冲变压器TdP二极管D 1; 所述延时电路B包括晶体管M2、电阻R4、电阻Rs和电容C4 ; 所述驱动电路B包括集成电路U2_B; 其中,电阻心的一端和心的一端分别与PWM控制器的输出端相连,晶体管%的漏极和集 成电路U2_A的输入端分别与电阻Rl的另一端相连,电容Cl的另一端和电阻R2的一端分别与晶 体管施的栅极相连,R2的另一端和施的源极接地;U 2_A的输出端接负载;电阻R3和电容C2串联, 串联支路的一端连PWM控制器的供电端,串联支路的另一端接脉冲变压器1^初级的同名端, 脉冲变压器!^初级的另一端接PWM控制器的输出端,脉冲变压器h次级的同名端接电容C 3的 一端,电容C3的另一端分别与电阻R4的一端、电容C4的一端连接,电容C4的另一端分别与晶 体管M 2的栅极、电阻R5-端相连,晶体管跑的漏极分别与电阻R4的另一端、集成电路U2_ B的输 入端相连,集成电路U2_B的输出端接负载,脉冲变压器h次级的另一端分别与二极管Di的阳 极、晶体管此的源极、电阻R 5的一端连接。
【文档编号】H02M1/088GK105978302SQ201610435469
【公开日】2016年9月28日
【申请日】2016年6月17日
【发明人】尹华, 柴汉冬
【申请人】中国电子科技集团公司第二十四研究所
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1