断路保护电路的制作方法
【专利摘要】本发明公开了一种断路保护电路。断路保护电路包含零序电流互感器、漏电流检测电路、峰值检测电路及微处理器。零序电流互感器用以根据负载系统及电源系统间的漏电流产生感应电流。漏电流检测电路用以接收感应电流，并将感应电流转换为电压信号。峰值检测电路用以检测感应电流的峰值，及当峰值大于饱和阈值时拉升电压信号。微处理器用以接收电压信号，及当电压信号大于电压阈值时切断负载系统及电源系统间的供电路径。
【专利说明】
断路保护电路
技术领域
[0001]本发明涉及一种断路保护电路，特别是一种包含峰值检测电路以补偿漏电流检测电路的断路保护电路。
【背景技术】
[0002]断路保护电路常利用零序电流互感器(zero current transformer, ZCT)来检测负载系统及电源系统之间的漏电流，然而由于零序电流互感器的磁性材料、线圈特性或其他参数有其限制，因此当漏电流较大而导致零序电流互感器的电磁感应达到饱和时，零序电流互感器所产生的感应电流就可能会快速地下降，而无法线性地反应漏电流的大小；如此一来，断路保护电路即无法实时切断负载系统及电源系统之间的线路，而导致漏电流持续影响系统的效率及安全。
[0003]现有技术的断路保护电路常利用更换零序电流互感器内部的磁性材料或修改线匝比的方式来尝试提高零序电流互感器的线性工作范围，然而这样的修改方式太过费时，也可能无法迅速地配合各种系统的需求。此外，现有技术的断路保护电路也可能利用微处理器补偿零序电流互感器所输出的感应电流，然而这样的做法需要大量的实验来研发适合不同系统及微处理器的算法，且由于断路保护电路需要稳定性较高的算法，因此也可能会占用微处理器的大量运算资源，并增加系统的复杂度。
【发明内容】
[0004]本发明的目的之一在于提出一种断路保护电路，并不过度地增加额外的系统负担。电路保护电路包含零序电流互感器、漏电流检测电路、峰值检测电路及微处理器。零序电流互感器耦接于负载系统及电源系统，用以根据负载系统及电源系统间的漏电流产生感应电流。漏电流检测电路耦接于零序电流互感器，用以接收感应电流，并将感应电流转换为电压信号。峰值检测电路耦接于零序电流互感器及漏电流检测电路，用以检测感应电流的峰值，及当峰值大于饱和阈值时，拉升电压信号。微处理器用以接收电压信号，及当电压信号大于电压阈值时，切断负载系统及电源系统间的供电路径。
【附图说明】
[0005]图1为本发明一实施例的断路保护电路的示意图。
[0006]图2为本发明一实施例的漏电流检测电路及峰值检测电路的示意图。
[0007]其中，附图标记说明如下:
[0008]100断路保护电路
[0009]110零序电流互感器
[0010]112铁圈
[0011]114线圈
[0012]120漏电流检测电路
[0013]122采样电阻
[0014]124放大组件
[0015]130峰值检测电路
[0016]132缓冲输出电路
[0017]140微处理器
[0018]A负载系统
[0019]B电源系统
[0020]I1漏电流
[0021]I2感应电流
[0022]Vgnd地电压
[0023]Vcurrent电压信号
[0024]R1-R9电阻
[0025]T1-T6晶体管
[0026]Dl二极管
[0027]V1、V2系统电压
【具体实施方式】
[0028]图1为本发明一实施例的断路保护电路100的示意图。断路保护电路100包含零序电流互感器110、漏电流检测电路120、峰值检测电路130及微处理器140。零序电流互感器110耦接于负载系统A及电源系统B，用以根据负载系统A及电源系统B间的漏电流Il产生感应电流12。漏电流检测电路120耦接于零序电流互感器110，用以接收感应电流12，并将感应电流12转换为电压信号Vcurrent。，在本发明的实施例中，电压信号Vcurrent可为交流信号或直流信号。峰值检测电路130耦接于零序电流互感器110及漏电流检测电路120，用以检测感应电流12的峰值。当感应电流12的峰值大于饱和阈值时，峰值检测电路130可拉升电压信号Vcurrent。微处理器140可用以接收电压信号Vcurrent，及当电压信号Vcurrent大于电压阈值时，切断负载系统A及电源系统B间的供电路径。
[0029]在本发明的实施例中，零序电流互感器110可包含铁圈112及线圈114，铁圈112可围绕漏电流Il所流经的线路，而线圈114则可缠绕于铁圈112上，如此一来，当漏电流Il产生或变化时，零序电流互感器110的线圈114即会产生感应电流12，然而本发明的断路保护电路并不以零序电流互感器110为限，在本发明的其他实施例中，零序电流互感器亦可能包含其他组件或其他构造。此外，在图1的实施例中，漏电流检测电路120可包含采样电阻122及放大组件124。采样电阻122具有第一端及第二端，采样电阻122的第一端耦接于零序电流互感器110，而采样电阻122的第二端则可接收地电压Vgnd。感应电流12流过采样电阻122时，会造成采样电阻122的第一端及第二端之间的电压差，放大组件124可用以放大采样电阻122的第一端及第二端之间的跨压以产生电压信号Vcurrent。本发明的断路保护电路并不以图1的实施例为限，在本发明的其他实施例中，漏电流检测电路亦可包含其他的组件以准确地将感应电流转换为电压信号。在本发明的部分实施例中，漏电流检测电路可用以检测频率为50赫兹至100000赫兹的感应电流。
[0030]图2为本发明一实施例之漏电流检测电路120及峰值检测电路130的示意图。在图2中，峰值检测电路130可包含电阻R1-R4、晶体管T1-T3及缓冲输出电路132。电阻Rl具有第一端及第二端，电阻Rl的第一端耦接于采样电阻122的第一端。晶体管Tl具有第一端、第二端及控制端，晶体管Tl的第二端接收地电压Vgnd，而晶体管Tl的控制端耦接于电阻Rl的第二端。晶体管T2具有第一端、第二端及控制端，晶体管T2的第一端耦接于晶体管Tl的第二端，而晶体管T2的控制端耦接于电阻Rl的第二端。电阻R2具有第一端及第二端，电阻R2的第一端接收系统电压VI，而电阻R2的第二端耦接于晶体管Tl的第一端。电阻R3具有第一端及第二端，电阻R3的第一端耦接于晶体管T2的第二端，而电阻R3的第二端接收系统电压V2。电阻R4具有第一端及第二端，电阻R4的第一端耦接于电阻R2的第二端。晶体管T3具有第一端、第二端及控制端，晶体管T3的第一端耦接于电阻R4的第二端，晶体管T3的第二端接收地电压Vgnd，而晶体管T3的控制端耦接于电阻R3的第一端。缓冲输出电路132耦接于漏电流检测电路120及晶体管T3的第一端，用以当晶体管T3的第一端的电压为地电压Vgnd时，拉升电压信号Vcurrent。在本发明的一实施例中，晶体管Tl及晶体管T3可为NPN双载子晶体管，且晶体管T2可为PNP双载子晶体管，而系统电压Vl可高于地电压Vgnd，且地电压Vgnd可高于系统电压V2 ;在本发明的另一实施例中，晶体管Tl及晶体管T3亦可为N沟道金氧半场效晶体管，而晶体管T2可为P沟道金氧半场效晶体管；然而本发明并不以此为限，在本发明的其他实施例中，断路保护电路亦可根据系统的需要选择适当种类的晶体管。
[0031 ] 在图2的实施例中，缓冲输出电路132包含电阻R5-R9、晶体管T4-T6及二极管Dl。电阻R5具有第一端及第二端，电阻R5的第一端耦接于晶体管T3的第一端。二极管Dl具有阳极及阴极，二极管Dl的阳极接收地电压Vgnd，而二极管Dl的阴极耦接于电阻R5的第二端。晶体管T4具有第一端、第二端及控制端，晶体管T4的第二端接收地电压Vgnd，而晶体管T4的控制端耦接于电阻R5的第二端。二极管Dl可避免晶体管T4的控制端与第二端被反向电流击穿。晶体管T5具有第一端、第二端及控制端，晶体管T5的第二端接收地电压Vgnd,而晶体管T5的控制端耦接于晶体管T4的第一端。电阻R6具有第一端及第二端，电阻R6的第一端接收第一系统电压VI，而电阻R6的第二端耦接于晶体管T4的第一端。电阻R7具有第一端及第二端，电阻R7的第一端接收第一系统电压VI，而电阻R7的第二端耦接于晶体管T5的第一端。电阻R8具有第一端及第二端，电阻R8的第一端耦接于电阻R7的第二端。晶体管T6具有第一端、第二端及控制端，晶体管T6的第一端接收第一系统电压VI，而晶体管T6的控制端耦接于电阻R8的第二端。电阻R9具有第一端及第二端，电阻R9的第一端耦接于晶体管T6的第二端，及电阻R9的第二端耦接于漏电流检测电路120。在本发明的一实施例中，晶体管T4及晶体管T5可为NPN双载子晶体管，且晶体管T6可为PNP双载子晶体管，然而本发明并不以此为限。
[0032]当感应电流12较小时，采样电阻122的第一端及第二端之间的跨压亦较小，因此晶体管Tl及T2会被截止，此时晶体管T3的控制端会接收到系统电压V2而被截止，因此晶体管T4会被导通，使得晶体管T5及T6也被截止，此时峰值检测电路130不会对漏电流检测电路120进行补偿。当感应电流12较大时，采样电阻122的第一端及第二端之间的跨压会随之提升。在本发明之一实施例中，当感应电流12的峰值大于饱和阈值时，采样电阻122两端的跨压将被提升到足以导通晶体管Tl或T2的电压。举例来说，当感应电流12由采样电阻122的第一端流向第二端时，随着采样电阻122的跨压提升，晶体管Tl即可能因此导通。而当感应电流12由采样电阻122的第二端流向第一端时，随着采样电阻122的跨压提升，晶体管T2即可能因此导通。只要晶体管Tl或T2中的任一个被导通，晶体管T3也会被导通。如此一来，晶体管T4会被截止，使得晶体管T5及T6皆被导通，而电阻R9的第二端的电位即会被随着拉升，进而拉升电压信号Vcurrent，亦即峰值检测电路130可对漏电流检测电路120进行补偿。
[0033]根据零序电流互感器110的特性以及系统的需求，断路保护电路100可调整采样电阻122的阻值来选择感应电流12的饱和阈值，亦即采样电阻的阻值可与饱和阈值相关。举例来说，若零序电流互感器110所能输出的感应电流12的范围较小，则可选择阻值较大的采样电阻122，如此一来，晶体管Tl及T2会比较容易被导通，因此在感应电流12达到的饱和阈值时，使峰值检测电路130可实时拉升电压信号Vcurrent，以达到补偿漏电流检测电路120的目的。
[0034]通过峰值检测电路130，断路保护电路100即可在感应电流12的峰值达到的饱和阈值时，拉升电压信号Vcurrent，以达到补偿漏电流检测电路120的目的。且针对不同的系统需求，仅需要调整采样电阻122的阻值即可调整补偿的时机，而无须更换零序电流互感器110的材料及复杂的算法。
[0035]综上所述，本发明揭露了一种断路保护电路，通过断路保护电路的峰值检测电路，本发明所提出的断路保护电路可在零序电流互感器所产生的感应电流达到饱和值时，适时地补偿断路保护电路的电流检测电路所输出的电压信号，并使断路保护电路得以实时切断负载系统及电源系统之间的线路，而避免漏电流持续影响系统效率及安全。由于本发明无须更换零序电流互感器的材料，也无须复杂的算法，因此本发明的断路保护电路会较先前技术更为简单而有效率。
[0036]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种断路保护电路，其特征在于包含: 零序电流互感器(110)，耦接于负载系统及电源系统，用以根据该负载系统及该电源系统间的漏电流产生感应电流； 漏电流检测电路(120)，耦接于该零序电流互感器(110)，用以接收该感应电流，并将该感应电流转换为电压信号； 峰值检测电路(130)，耦接于该零序电流互感器(110)及该漏电流检测电路(120)，用以检测该感应电流的峰值，及当该峰值大于饱和阈值时，拉升该电压信号；及 微处理器(140)，用以接收该电压信号，及当该电压信号大于电压阈值时，切断该负载系统及该电源系统间的供电路径。2.如权利要求1所述的断路保护电路，其特征在于该感应电流的频率为50赫兹至100000 赫兹。3.如权利要求1所述的断路保护电路，其特征在于该漏电流检测电路(120)包含: 采样电阻(122)，具有第一端及第二端，该采样电阻(122)的第一端耦接于该零序电流互感器(110)，及该采样电阻(122)的第二端接收地电压；及 放大组件(124)，用以放大该采样电阻(122)的第一端及第二端之间的跨压以产生该电压信号。4.如权利要求3所述的断路保护电路，其特征在于该峰值检测电路(130)包含: 第一电阻，具有第一端及第二端，该第一电阻的该第一端耦接于该采样电阻(122)的该第一端； 第一晶体管，具有第一端、第二端及控制端，该第一晶体管的该第二端接收该地电压，及该第一晶体管的该控制端耦接于该第一电阻的该第二端； 第二晶体管，具有第一端、第二端及控制端，该第二晶体管的该第一端耦接于该第一晶体管的该第二端，及该第二晶体管的该控制端耦接于该第一电阻的该第二端； 第二电阻，具有第一端及第二端，该第二电阻的该第一端接收第一系统电压，及该第二电阻的该第二端耦接于该第一晶体管的该第一端； 第三电阻，具有第一端及第二端，该第三电阻的该第一端耦接于该第二晶体管的该第二端，及该第三电阻的该第二端接收第二系统电压； 第四电阻，具有第一端及第二端，该第四电阻的该第一端耦接于该第二电阻的该第二端； 第三晶体管，具有第一端、第二端及控制端，该第三晶体管的该第一端耦接于该第四电阻的该第二端，该第三晶体管的该第二端接收该地电压，及该第三晶体管的该控制端耦接于该第三电阻的该第一端；及 缓冲输出电路(132)，耦接于该漏电流检测电路(120)及该第三晶体管的该第一端，用以当该第三晶体管的该第一端的电压为该地电压时，拉升该电压信号。5.如权利要求4所述的断路保护电路，其特征在于该饱和阈值与该采样电阻(122)的阻值相关。6.如权利要求4所述的断路保护电路，其特征在于该第一晶体管及该第三晶体管为NPN双载子晶体管，该第二晶体管为PNP双载子晶体管。7.如权利要求4所述的断路保护电路，其特征在于该第一晶体管及该第三晶体管为N沟道金氧半场效晶体管，该第二晶体管为P沟道金氧半场效晶体管。8.如权利要求4所述的断路保护电路，其特征在于该第一系统电压高于该地电压，该地电压高于该第二系统电压。9.如权利要求4所述的断路保护电路，其特征在于该缓冲输出电路(132)包含: 第五电阻，具有第一端及第二端，该第五电阻的该第一端耦接于该第三晶体管的该第一端; 二极管，具有阳极及阴极，该二极管的该阳极接收该地电压，及该二极管的该阴极耦接于该第五电阻的该第二端； 第四晶体管，具有第一端、第二端及控制端，该第四晶体管的该第二端接收该地电压，及该第四晶体管的该控制端耦接于该第五电阻的该第二端； 第五晶体管，具有第一端、第二端及控制端，该第五晶体管的该第二端接收该地电压，及该第五晶体管的该控制端耦接于该第四晶体管的该第一端； 第六电阻，具有第一端及第二端，该第六电阻的该第一端接收该第一系统电压，及该第六电阻的该第二端耦接于该第四晶体管的该第一端； 第七电阻，具有第一端及第二端，该第七电阻的该第一端接收该第一系统电压，及该第七电阻的该第二端耦接于该第五晶体管的该第一端； 第八电阻，具有第一端及第二端，该第八电阻的该第一端耦接于该第七电阻的该第二端； 第六晶体管，具有第一端、第二端及控制端，该第六晶体管的该第一端接收该第一系统电压，及该第六晶体管的该控制端耦接于该第八电阻的该第二端；及 第九电阻，具有第一端及第二端，该第九电阻的该第一端耦接于该第六晶体管的该第二端，及该第九电阻的该第二端耦接于该漏电流检测电路(120)。
【文档编号】H02H3/32GK106033879SQ201510102957
【公开日】2016年10月19日
【申请日】2015年3月9日
【发明人】杜明胜, 汪小妹, 罗旭荣
【申请人】西门子公司