用于低功率模式期间的电荷恢复的装置的制造方法

文档序号:10694371阅读:522来源:国知局
用于低功率模式期间的电荷恢复的装置的制造方法
【专利摘要】描述了一种用于功率管理的装置。实施装置包括:第一电源节点;第二电源节点;耦合到所述第一电源节点并且耦合到所述第二电源节点的可控器件,所述可控器件能够操作用于将所述第一电源节点与所述第二电源节点短接;耦合到所述第二电源节点的负载;以及耦合到所述第一电源节点和所述第二电源节点的电荷恢复泵(CRP)。
【专利说明】用于低功率模式期间的电荷恢复的装置
【背景技术】
[0001] 功率口控(例如,睡眠模式)为用于降低电路块的功率消耗的流行技术。在功率口 控期间,将不活动的电路块与电源断开连接W使漏电流最小化。通过图1A公开了一个运样 的常规功率口控方案100。方案100图示了外部电源,例如,电池101,其向电压调节器(VR) 102提供输入供电。VR 102然后生成到集成电路(例如,忍片103)的电源节点Vcc,global的受调 节的供电(具有电流lext)。运里,忍片103包括处理内核(即,内核104),内核操作在由P型睡 眠晶体管MP提供的上电供电Vcc, core上。将内核104表示为具有负载电容Cl的负载和具有漏电 流I leak的电路。睡眠晶体管MP能够由睡眠信号控制。当睡眠晶体管MP接通时,Vcc, global与 Vcc, core短接,并且内核被提供有用于操作的功率。当睡眠晶体管MP关断时,V(X, global与Vcc, core 断开连接,并且将内核104下电,即,功率口控。
[0002] 在常规功率口控方案中,驻留于电容性功率分布网络上的电荷经由功率口控电路 块的漏电流而损失。图1B图示了与图1A的方案100相关联的Ξ个波形的绘图120。运里,X轴 是时间,并且y轴对顶端的两个波形而言为电压(范围为从Vcc到Vss),并且y轴对底端波形而 言为电流(范围从0A到lactive)。顶端的第一信号为剛民间eep)信号。当睡眠信号为逻辑低 时,睡眠晶体管MP接通。当睡眠晶体管MP接通时,V(X,core与Vcc,global(即,Vcc)相同,并且lext等 于lactive(即,由活动的内核104消耗的电流)。当睡眠信号断言时,即,睡眠信号从逻辑低转 变为逻辑高时,睡眠晶体管MP关断。运里,Vcc,core与Vcc,global断开连接。Vcc,core然后开始经由 漏电流Ileak,SS而衰减(即,Cl损失电荷),并且达到Vxss的稳定态水平。该电荷损失为现有功率 口控方案的限制。当睡眠信号取消断言时,睡眠晶体管MP接通,并且Vcc, core上升到Vcc,global (即,Vcc)水平,并且lext变为等于lactive(即,由活动的内核104消耗的电流)。
[0003] 然而,常规功率口控方案100的缺点为:在进入睡眠状态之后,Π 控电源网格(即, Vcc,core)上的电荷由于内核104中的漏电流而泄漏,并且最终将Vcc,core放电至接近地的电压 水平(即,通过由高阻抗MP头器件W及内核的等效阻抗组成的电压分频器给出的最终电压 水平)。一旦唤醒,(即,当MP接通时)先于通过内核104的恢复计算,Vcc,core典型地随着由外 部VR 102提供的电流lext再次斜升。由于非计划的Vcc, core线放电W及随后的充电过程的能 量损失在短睡眠时段的情况下占优势。在睡眠信号启用(即,睡眠信号为逻辑高)时观察到 的电荷损失限制了由功率口控引起的能量节省,运导致对于净能量节省的最小睡眠时间要 求,并且随后限制有利地进入睡眠状态的频度。
【附图说明】
[0004] 根据W下给出的【具体实施方式】并且根据本公开内容的各实施例的附图,将更充分 地理解本公开内容的实施例,然而,运不应被视为将本公开内容限制为特定实施例,而是仅 为了说明和理解。
[0005] 图1A图示了常规功率口控方案。
[0006] 图1B图示了与图1A的常规功率口控方案相关联的各信号的绘图。
[0007] 图2A图示了根据本公开内容的一个实施例的具有电荷恢复(或再循环)累(CRP)的 功率口控方案。
[0008] 图2B图示了与图1A的常规功率口控方案W及图2A的基于电荷恢复累的功率口控 方案相关联的各信号的绘图。
[0009] 图3图示了根据本公开内容的一个实施例的具有多个处理内核(或单元)W及共享 的CRP的功率口控方案。
[0010] 图4图示了根据本公开内容的一个实施例的带有共享的全局供电节点W及均具有 自己的CRP的多个处理内核(或单元)的功率口控方案。
[0011] 图5A图示了根据本公开内容的一个实施例的具有根据具有二极管开关的电压加 倍器来实施的CRP的装置。
[0012] 图5姻示了根据本公开内容的一个实施例的在图5A的CRP的第一相期间可适用的 电容性模型。
[OOK]图5烟示了根据本公开内容的一个实施例的在图5A的CRP的第二相期间可适用的 电容性模型。
[0014] 图6图示了根据本公开内容的一个实施例的具有不带有二极管开关的电压加倍器 的 CRP。
[0015] 图7图示了根据本公开内容的一个实施例的具有电压加倍器的CRP从初始条件到 终止条件的操作。
[0016] 图8图示了示出在随着多次迭代和多个相的电荷恢复期间的绘图。
[0017] 图9A图示了根据本公开内容的一个实施例的具有带有二极管开关的混合电压加 倍器和电压Ξ倍器CRP的装置。
[0018] 图9B图示了根据本公开内容的一个实施例的图9A的CRP的电压加倍器和电压Ξ倍 器的第一相和第二相期间的电容性模型。
[0019] 图10图示了根据本公开内容的一个实施例的VcC.wre随着时间的绘图W及在放电 时应该启用或禁用电压加倍器、电压Ξ倍器、电压四倍器等W从VCC, core恢复电荷的时间点 的绘图。
[0020] 图11图示了根据本公开内容的一个实施例的示出理想电压加倍器、实际电压加倍 器W及具有二极管开关的电压加倍器的效率的绘图。
[0021] 图12为根据本公开内容的一个实施例的禁用CRP的电压加倍器和/或Ξ倍器的基 于反相器的自停止感测电路。
[0022] 图13为根据本公开内容的一个实施例的用于禁用CRP的电压加倍器和/或电压Ξ 倍器的时间数字转换器(TDC)自停止感测电路。
[0023] 图14图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电 压加倍器和电压Ξ倍器、实际电压加倍器W及不具有二极管开关的组合的实际电压加倍器 和电压Ξ倍器的效率的绘图。
[0024] 图15图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电 压加倍器和电压Ξ倍器、实际电压加倍器W及不具有二极管开关的组合的实际电压加倍器 和电压Ξ倍器的平均CRP电流的绘图。
[0025] 图16A图示了根据本公开内容的一个实施例的基于多相多级电压加倍器的CRP。
[0026] 图16B图示了根据本公开内容的一个实施例的图16A的基于多相多级电压加倍器 的CRP的级中的一级。
[0027] 图17为根据本公开内容的一个实施例的带有具有CRP的功率口控方案的智能设备 或计算机系统或SoC(片上系统)。
【具体实施方式】
[0028] 实施例描述了一种装置,所述装置用于在电路块已经被功率口控之后或立即在电 路块已经被功率口控之后从电路块的电容性功率分布网络恢复最大量的电荷。在一个实施 例中,可W将所恢复的电荷供应到活动的电路块,返回到电池或SoC(片上系统)的主电源。 在一个实施例中,可W在功率口控电路块的唤醒期间再次使用所恢复的电荷。在运样的实 施例中,降低了从电池或主电源汲取的电流。在一个实施例中,由于降低的对于净能量节省 的最小睡眠时间要求,包括电荷恢复累(CRP)的装置允许处理器或系统更频繁地进入睡眠 模式(与不具有电荷恢复的基线功率口控相比),并且因此使电池寿命更长。
[0029] 在W下描述中,将讨论很多细节,W提供对本公开内容的实施例的更透彻的解释。 但是,对于本领域的技术人员将显而易见的是,可W在不需要运些具体细节的情况下来实 践本公开内容的实施例。在其它情况下,通过框图的形式而非W细节示出了公知的结构和 设备,W避免模糊本公开内容的实施例。
[0030] 注意,在实施例的对应附图中,用线来表示信号。一些线可能较粗,W指代较多的 构成信号路径,和/或在一个或多个末端具有箭头,W指代主要的信息流/电流方向。运样的 指代并非旨在限制性的。相反,结合一个或多个示例性实施例来使用线W便更容易理解电 路或逻辑单元。任何被表示的如通过设计需要或偏好所指代的信号都可W实际上包括可W 沿任一方向传播并且可W用任何适合类型的信号方案来实施的一个或多个信号。
[0031] 贯穿说明书中通篇并且在权利要求中,术语"连接"指代所连接的东西之间的直接 电气连接,而没有任何中间设备。术语"禪合"要么指代所连接的东西之间的直接电连接,要 么指代通过一个或多个无源或有源中间设备的间接连接。术语"电路"指代布置为彼此协作 W提供期望功能的一个或多个无源和/或有源部件。术语"信号"指代至少一个电流信号、电 压信号或数据/时钟信号。单数冠词的含义包括复数参考。"中"的含义包括"中"和"上"。
[0032] 术语"缩放"通常是指使设计(原理图和布局)从一种工艺技术转换到另一种工艺 技术。术语"缩放"通常还指在相同的技术节点内缩小布局和设备。术语"缩放"还可W指相 对于另一参数(例如,电源水平)而对信号频率的调整(例如,放慢)。术语"大体上"、"接近"、 "大约"、"近乎"W及"约"通常是指处于目标值的+/-20 %内。
[0033] 除非另行规定,否则描述共同对象的"第一"、"第二"、"第等顺序形容词的使 用,只是指代正在参考同类对象的不同实例,而不是旨在暗示如此描述的对象必须时间地、 空间地、排列地或者任何其它方式处于给定顺序。
[0034] 为了实施例的目的,晶体管是金属氧化物半导体(M0S)晶体管,其包括漏极、源极、 栅极和体(bulk)端子。晶体管还包括Ξ栅极和FinFET晶体管、栅极全环绕圆柱形晶体管或 者其它实施晶体管的功能的器件,例如,碳纳米管或电子自旋器件。源极和漏极端子可W是 等同的端子,并且在本文中可互换使用。本领域的技术人员将认识到在不背离本公开内容 的范围的情况下可W采用其它晶体管,例如,双极结型晶体管--BJT PNP/NPN、BiCMOS、 CMOS、e阳Τ等。术语"MN"是指η型晶体管(例如,醒OS、NPN BJT等),并且术语"MP"是指p型晶 体管(例如,PMOS、PNP BJT等)。
[0035] 图2A图示了根据本公开内容的一个实施例的具有电荷恢复(或再循环)累(CRP)的 功率口控方案200。要指出的是,图2A的那些与任何其它图的元件具有相同附图标记(或名 称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0036] 在该实施例中,功率口控方案200包括具有CRP 201的忍片203,并且在其它方面类 似于功率口控方案100。在一个实施例中,CRP 201禪合到VCC,core和VCC,global电源节点。在一 个实施例中,CRP 201能够操作用于由ENcrp信号启用或禁用。在一个实施例中,CRP 201从 Vcc, core(其具有负载电容器紅)恢复电荷并且向Vcc, global节点提供电流ICRP。
[0037] 在一个实施例中,CRP 201在电路块已经被功率口控之后或立即在电路块已经被 功率口控之后从VCC, EDre (即,内核104的电容性功率分布网络)恢复最大量的电荷。在一个实 施例中,可W将所恢复的电荷供应到禪合到VcC.glDba巧点的活动电路块,返回到电池101或 SoC的主电源。在一个实施例中,在功率口控内核104的唤醒期间再次使用所恢复的电荷。在 运样的实施例中,降低了从电池或主电源汲取的电流。在一个实施例中,由于降低的对于净 能量节省的最小睡眠时间要求,CRP 201允许忍片203或SoC更频繁地进入睡眠模式(与不具 有电荷恢复的基线功率口控相比),并且因此使电池寿命更长。
[0038] 在一个实施例中,忍片为包括一个或多个计算内核的微处理器SoC。在一个实施例 中,忍片包括睡眠晶体管ΜΡ,ΜΡ为能够操作用于将局部功率分布网络VCC, core(例如,对每个 内核独立)与全局功率分布网络VCC, global (例如,在所有内核中共享)断开连接的一个或多个 PM0S头晶体管。在该实施例中,由于关断的PM0S头器件展现高阻抗,在"睡眠"信号的断言 时,从全局电源线Vcc,global到地(Vss)的漏电流大幅降低。在一个实施例中,为了缓和Vcc,core 上的电荷损失W降低I ext,CRP 20 1在电荷泄漏之前尽可能多地恢复Vcc, core上的电荷。在一 个实施例中,W电流ICRP的形式将所恢复的电荷供应到全局电源线VCC,global,到总是在线 (Always-ON)的单元或任何活动内核/电路块。
[0039] 图2B图示了与图2A的功率口控方案相关联的各信号的绘图220。要指出的是,图2B 的那些与任何其它图的元件具有相同附图标记(或名称)的元件可W与所描述的方式类似 的任何方式操作或作用,但是不限于此。
[0040] 运里,X轴是时间,并且y轴对顶端的Ξ个波形而言为电压(范围为从Vcc到Vss),并 且y轴对底端波形而言为电流(范围从0A到lactive)。顶端的第一信号为睡眠信号。当睡眠信 号为逻每低时,睡眠晶体官MP接通。当睡眠晶体官MP接通时,VcC, core与VCC, global (即,VCC)相 同,并且lext等于lactive(即,由活动的内核104消耗的电流)。当睡眠信号断言时,即,睡眠信 号从逻辑低转变为逻辑高时,睡眠晶体管MP关断。运里,与VGG,glubal断开连接。实线 Vcc,core为在CRP 201禁用时的Vcc,core。虚线为在CRP 201被启用ENcrp脉冲宽度的持续时间时 的¥[[,。。,6。6化1?>用于启用或禁用0??201。在该示例中,0??201被启用少于曰43但是在一些 其它情况下可W更高。在ENcrp的脉冲宽度期间,CRP 201从Vcc,core恢复电荷并且将其提供为 VCC, global上的电流。
[0041] 虚线Vcc.wre电压水平初始下降到Vcc/2是因为通过CRP的快速电荷移除。随着时间 进化,Vcc, core;开始经由漏电流Ileak, SS而畏减(即,Cl虹失电何),并且达到Vxss的稳走态水平。 当睡眠信号取消断言时,睡眠晶体管MP接通,并且VgG, Gore上升到VgG, global (即,VgG)水平,并且 lext变为等于lastive(即,由活动的内核消耗的电流)。
[0042] 图3图示了根据本公开内容的一个实施例的具有多个处理内核(或单元)W及共享 的CRP的功率口控方案300。要指出的是,图3的那些与任何其它图的元件具有相同附图标记 (或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0043] 在一个实施例中,方案300包括CRP 301、开关MP1a-n、MP2a-n、内核A至内核NW及睡 眠晶体管PGa-n(与MPa-n相同)。运里,示出多个器件或节点字母的使用只是为了示例。可W使 用任何数量的器件或节点。在一个实施例中,每个睡眠晶体管由它对应的睡眠信号来控制。 例如,PGa由睡眠信号-A控审ij,PGB由睡眠信号-B控制,等等。在一个实施例中,开关MPIa-n由通 过开关MPIa-n的对应的栅极端子所接收的对应的控制信号ENout-a至ENout-n来控制。在一个实 施例中,开关MP2A-N由通过开关MP2A-N的对应的栅极端子所接收的对应的控制信号ENin-a至 ENin-n来控制。
[0044] 在一个实施例中,开关MPIa-n的源极/漏极端子禪合到CRP 301的Vee-iN端子。在一个 实施例中,开关MPIa-n的漏极/源极端子禪合到对应的局部电源节点Vcc-A至Vcc-N。在一个实施 例中,开关MP2A-N的源极/漏极端子禪合到CRP 301的Vcc-ouT端子。在一个实施例中,开关 MP2A-N的漏极/源极端子禪合到对应的局部电源节点Vcc-A至Vcc-N。在一个实施例中,PGa-n中的 每个睡眠晶体管(也被称作功率口)禪合到主(或全局)电源VcC.globalW及对应的局部电源节 点(例如,Vcc-A至Vcc-N的其中之一)。
[0045] 在一个实施例中,例如,CRP 301为单CRP,其能够操作用于从与在该示例中处于睡 眠模式的内核A相关联的局部供电线(例如,Vcc-A)恢复电荷,并且能够操作用于根据供电电 压(或电流)来将所恢复的电荷转移到与活动的内核N相关联的另一局部供电线(例如, Vcc-N)。随着该示例继续,因为内核A由于PGa关断而处于睡眠模式,通过ENout-a来接通MPIa,使 得CRP 301可W从Vcc-A恢复电荷。在一个实施例中,对于处于睡眠模式的内核,它们对应的 开关MP2关断。例如,如果内核A关断,那么由ENin-a信号来关断MP2a。
[0046] 随着该示例继续,内核B至内核(N-1)处于睡眠模式,并且所W相应的开关ΜΡΙβ至 MPl(N-i)由它们对应的信号ΕΝ日UT-B至ΕΝ日uT-(N-i)而接通,并且相应的开关ΜΡ2α至ΜΡ2(ν-ι)由它们 对应的信号ENin-a至ENin-(w)而关断,所WCRP 301可W从节点Vgg-b至¥心护。恢复电荷。在一 个实施例中,CRP 301在CRP 301的Vcc-out端子上将所恢复的电荷传出并且最终传到(多个) 内核处于活动模式的那些供电节点。在一个实施例中,如果没有内核为活动的,那么CRP 301将所恢复的电荷存储到VCC, global或电池上。
[0047] 在一个实施例中,由ENcrp信号来启用或禁用CRP 301。在一个实施例中,将CRP 301 启用短的持续时间W恢复电荷。在一个实施例中,如果内核中的至少一个处于睡眠模式,贝U 启用CRP 301。在一个实施例中,如果没有内核处于睡眠模式(即,内核为活动的),那么使用 ENcrp信号来禁用CRP 301。在一个实施例中,通过有限状态机(未示出)来生成信号ENin-a至 ENin-n、信号ENout-a 至 ENout-n W 及信号ENcrp。
[0048] 图4图示了根据本公开内容的一个实施例的带有共享的全局供电节点W及均具有 自己的CRP的多个处理内核(或单元)的功率口控方案400。要指出的是,图4的那些与任何其 它图的元件具有相同附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作 或作用,但是不限于此。
[0049] 在一个实施例中,方案400包括多个CRP 40h-N,其中,'Ν'为大于一的整数。在一个 实施例中,方案400还包括多个处理单元4031-Ν,每个处理单元具有它对应的CRP。在一个实 施例中,每个处理单元类似于图2A的装置。再参考图4,在一个实施例中,每个内核具有它自 己的CRP馈送全局电源线VGG,global。可W容易地将该模块化的方法修改为甚至更复杂的具有 稳定增长数量的内核的SoC,而无需用于更复杂的互连网络的额外设计努力。在一个实施例 中,每个内核禪合到能够由相应的睡眠信号来控制的睡眠晶体管。例如,禪合到内核1的睡 眠晶体管能够由睡眠-1信号来控制,并且禪合到内核2的睡眠晶体管能够由睡眠-2信号来 控制。在一个实施例中,可W独立地控制每个晶体管。
[0050] 在一个实施例中,将睡眠晶体管对其关断的处理单元的CRP启用W从将电荷从局 部VCG, core节点恢复到VgG,global节点。在一个实施例中,将睡眠晶体管对其接通的处理单元的 CRP禁用,并且通过活动的内核来使用从另一 CRP添加到Vcc,global的电荷。
[0051] 图5A图示了根据本公开内容的一个实施例的具有根据带有二极管开关的电压加 倍器来实施的CRP的装置500。要指出的是,图5A的那些与任何其它图的元件具有相同附图 标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0052] 在一个实施例中,装置500包括CRP 501、睡眠晶体管MPW及负载(例如,内核、存储 器或任何可W进入或退出睡眠模式的器件)。在一个实施例中,CRP 501包括第一开关SW1、 第二开关SW2、第Ξ开关SW3、二极管开关MPdW及飞跨电容器Cfiy。为完整起见,示出了飞跨 电容器Cfly的每个端子上的寄生电容Cfly,plW及Cfly,p2。在一个实施例中,SWl能够由周期信 号的第一相Φι来控制。在一个实施例中,SW2能够由周期信号的第二相Φ2来控制。在一个实 施例中,SW3能够由周期信号的第一相Φ1来控制。
[0053]在一个实施例中,SW1能够操作用于将飞跨电容器Cfly的第一端子与Vcore(也被称 作VCC,core)禪合或解禪。在一个实施例中,SW2能够操作用于将飞跨电容器Cfly的另一端子 (即,第二端子)与Vcore禪合或解禪。在一个实施例中,SW3能够操作用于将飞跨电容器Cfly的 第二端子与Vss禪合或解禪。在一个实施例中,SW4能够操作用于将飞跨电容器Cfiy的第一端 子与二极管开关MPd的漏极端子禪合或解禪,其中,MPd的栅极端子禪合到它的源极端子Vcc (与VcC.global相同)。
[0054] 图5B图示了根据本公开内容的一个实施例的在图5A的CRP的第一相期间的电容性 模型520。要指出的是,图5B的那些与任何其它图的元件具有相同附图标记(或名称)的元件 可W与所描述的方式类似的任何方式操作或作用,但是不限于此。在一个实施例中,在周期 信号的第一相Φ1期间,SW1和SW3闭合,并且SW2和SW4打开,使得飞跨电容器Cf ly并联禪合到 负载电容器紅。运里,负载电容器Cl为表示内核的集总负载,并且禪合到VcDre(与Vcc, core相 同)节点和地。
[0055] 图5C图示了根据本公开内容的一个实施例的在图5A的CRP的第二相期间的电容性 模型530。要指出的是,图5C的那些与任何其它图的元件具有相同附图标记(或名称)的元 件,可W与所描述的方式类似的任何方式操作或作用,但是不限于此。在一个实施例中,在 周期信号的第二相Φ2期间,SW1和SW3打开,并且SW2和SW4闭合,使得飞跨电容器Cfiy串联禪 合到负载电容器Cl。在一个实施例中,第一相与第二相不交叠。
[0056] 再参考图5A,根据开关式电容器(SC)电路来实施电压加倍器CRP501。该电路的操 作基于两个非交叠的时钟相(即,Φ?和Φ2)。在第二相Φ2期间,。飞跨"电容器Cfiy与内核电 容器Cl并联禪合。运里,Cl为功率口控内核(或通常而言电路块)的功率分布网络的总解禪和 寄生电容的等效集总表示。在一个实施例中,两个电容器Cl和Cfiy之间发生电荷共享直到它 们的两端展现相同的电压VcC.wre。在一个实施例中,一旦电荷共享完成,就开始第二相Φ2, 在第二相Φ2期间Cfly与Cl串联禪合。在一个实施例中,在切换到第二相Φ2之后(例如,立即 之后),在Cf ly的顶板处的开路电压Vboost等于2VcC, core。在该实施例中,升高的电势2 X Vcc, core (其高于全局电源线的电势VCC,global)产生从电容器到全局电源线的电流ICRP(或电荷Qout)。 [0057]在一个实施例中,将串联禪合的Cl和Cfly电容器放电到Vcc,global电势完成了充电再 循环的第一次迭代。在一个实施例中,在该第一次迭代结束时,可W远小于Cl的飞跨电容器 Cfly几乎完全放电,而Cl两端的电压轻微降低。在一个实施例中,通过再次进入第一相Φι来 开始第二次迭代,W从Cl对飞跨电容器Cfly再次充电并且W在后续的第二相Φ2期间再次恢 复一些电荷。将从Cl和Cfly的串联到并联的循环重复给定数量'η'次迭代,直到在每次迭代 所恢复的电荷量逐渐变小。
[005引在一个实施例中,二极管开关MPd为单向开关。在一个实施例中,MPd避免了逆电流 从全局、受调节的电源线流入CRP 501的飞跨电容器Cfly中。例如,当电压加倍器501的 Vcc,core由于寄生电容(例如,Cfly,pi和Cfly,P2)和内核漏电流而耗尽到Vcc/2之下时,逆电流从 Vcc,global流到Cfly。然而,像MPd-样的单向输出开关可能具有阔值电压(Vt)下降的缺点(即, 电压加倍器501在Vcc, core = ( VcC+Vt)/2时已经停止输送输出电流)。
[0059] 图6图示了根据本公开内容的一个实施例的具有根据不带有二极管开关的电压加 倍器来实施的CRP的装置600。要指出的是,图6的那些与任何其它图的元件具有相同附图标 记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0060] 为了不模糊实施例,参考图5A来描述装置600。简单起见,不再次重复先前讨论过 的部件。在该实施例中,装置600包括具有直接禪合到Vcc,gi〇bai节点的输出而没有图5A的中 间二极管开关MPd的CRP 601。运里,CRP 601还是W与操作电压加倍器501相同的方式来操 作的电压加倍器。假如CRP 601在逆电流变得占优势之前的最佳时间停止,那么与装置500 相比,装置600展现了更局的电何恢夏效率(η - Qout/Qinit,其中,Qout和化nit分别为总恢夏电 荷和总初始电荷)。在一个实施例中,提供自停止电路W检测最优CRP停止时间。参考图12- 13来讨论自停止电路。
[0061] 图7图示了根据本公开内容的一个实施例的示出了具有电压加倍器的CRP 601从 初始条件到终止条件的操作的流程图700。要指出的是,图7的那些与任何其它图的元件具 有相同附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不 限于此。
[0062] 流程图700图示了电压加倍器CRP 601的操作,涵盖了从初始条件,经过第一个两 次迭代的所有相,到任何中间迭代'η',并且到终止条件的所有步骤。通过框701示出了初始 条件。通过框702示出了第一次迭代。通过框703示出了第二次迭代,并且通过框704示出了 第η次迭代。在每次迭代中,在第一相Φι的开始、第一相Φι的结束、第二相Φ2的开始W及第 二相Φ2的结束处,示出电容器Cl和Cfly上的电压。通过框705示出了最终条件。
[0063]如框701所示,假设Cl初始充电到等于Vcc的Vcc,global,而假设Cfly初始完全放电。还 假设将所恢复的电荷输送到具有电势Vcc,gl0bal = vcc的电源线。在大数量的迭代后,在理想情 况下(忽略寄生电容和漏电流),口控内核的斜降电压(Vx(η) = Vcc,。。《)接近Vcc/2的最终值。 运里,只要Cfly和Cl对于并联连接展现Vcc/2,对于串联连接而言它们就实现了 Vcc的开路电压 (即,等于目标电源线的电势的电压),并且不能向负载输送任何更多的电荷。对于具有两个 飞跨电容器的电压Ξ倍器构造的情况,如参考图9A-B所讨论,恢复额外的电荷量直到 VcC, core 达到Vcc/3的值。
[0064] 图8图示了示出在随着多次迭代和多个相的电荷恢复期间的电流的绘图800。要指 出的是,图8的那些与任何其它图的元件具有相同附图标记(或名称)的元件可W与所描述 的方式类似的任何方式操作或作用,但是不限于此。
[0065] 绘图800示出了Ξ个电流波形。运里,X轴为时间,并且y轴对于每个波形而言为电 流。顶端的第一波形为TCLK(即,周期时钟)的两次迭代的流过负载电容器Cl的电流ia。对于 每次迭代,示出了在第一相Φι期间W及在第二相Φ2期间的电流行为。顶端的第二波形为 TCLK的两次迭代的流过负载电容器Cfiy的电流icfiy。顶端的第Ξ波形为TCLK的两次迭代的 向节点Vcc,global提供的输出电流inut。简单起见,讨论了第一次迭代。第二次迭代表现得类似 于第一次迭代。
[0066] 在第一次迭代期间并且在第一相Φι期间,Cl和Cfiy并联禪合在一起。初始地,Cl上 的电荷Δ化放电(因此,A化上为负号),并且电流icL用于对Cfly充电。相应地,icfly为正的,因 为Cfly从Cl接收Δ化(因此,A化上为正号)。在第二相Φ 2期间,Cl和Cfly串联禪合在一起。运 里,Cl上的电荷Δ化放电(因此,A化上为负号)。在第二相Φ2期间,Cfiy禪合到Vcc.gioba说且 电荷从Cfly提供到Vcc.global,运通过-Α(ΜΔ化上的负号指代通过Cfly损失电荷)来指代,因此 通过icfly的负方向来指代。该损失的电荷被Vcc,global获取为它的电容(即,节点Vcc,global上的 分布电容),该电容向节点Vcc, global提供Δ化的电流i out来充电。对于理想情况,在CRP的电压 加倍器构造中,电荷恢复效率为25%。运里,将电荷恢复效率定义为分别为总恢复电荷和总 初始电荷的Qnut与Qinit的比率。
[0067] 图9A图示了根据本公开内容的一个实施例的具有带有二极管开关的混合电压加 倍器和电压Ξ倍器CRP的装置900。要指出的是,图9A的那些与任何其它图的元件具有相同 附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于 此。
[0068] 在一个实施例中,装置900包括基于电压加倍器的CRP 901、基于电压Ξ倍器的CRP 902、由漏电流源Ileak,core和集总电容Cl表示的负载(即,内核似及能够由睡眠信号控制的 睡眠晶体管PG。运里,基于电压加倍器的CRP 901与基于电压加倍器的CRP 501相同。对于基 于电压加倍器的CRP 901,飞跨电容器Cfiy为第一飞跨电容器Cfiyi,并且相关联的寄生电容 器为Cfiyi.pi和Cfiyi,p2,并且二极管开关MPd为第一二极管开关MPdl。在一个实施例中,CRP 901和902-起允许恢复额外的电荷量,直到Vcc,。。《达到Vcc/2的值。如参考图5A所讨论,电压 加倍器可W单独理想地恢复电荷直到VcC,cDre达到Vcc/2的值。
[0069] 再参考图9A,在一个实施例中,基于电压Ξ倍器的CRP 902包括:能够由第一相Φι 控制的第四开关SW4、能够由口控第二相Φ2化巧使SW5只在电压加倍器启用时接通)控制的 第五开关SW5、能够由第一相Φι控制的第六开关SW6、第二飞跨电容器Cfiy2及其相关联的寄 生电容器Cfiy2,pi和Cfiy2,p2W及第二二极管开关MPd2。
[0070]在一个实施例中,SW能够操作用于将Cfly2的第一端子与Vcore (与VcC.core相同)禪合 或解禪。在一个实施例中,SW5能够操作用于将Cfly2的第二端子与Vcore禪合或解禪。在一个实 施例中,SW6能够操作用于将Cfly2的第二端子与地禪合或解禪。在一个实施例中,第二二极 管开关MPd2具有禪合到Cfly2的第一端子的漏极端子W及禪合到VGG,global的源极和栅极端 子。分别具有第一二极管开关和第二二极管开关MPdl和MPd2的一个技术效果为防止逆电流 对Vcc,global放电。在一个实施例中,移除第一二极管开关和第二二极管开关MPdl和MPd2,并 且将Cf lyl和Cf ly2的第一端子直接禪合到Vcc, global。
[0071] 图9B图示了根据本公开内容的一个实施例的在图9A的CRP的电压加倍器和电压Ξ 倍器的第一相和第二相期间的电容性模型920。要指出的是,图9B的那些与任何其它图的元 件具有相同附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但 是不限于此。
[0072] 在一个实施例中,在电压加倍器模式期间,如虚线框921所图示,对于第一相Φι和 第二相巫2,电容器CL、Cflyl和Cfly2不同地禪合在一起。在一个实施例中,在第一相Φ?期间, CL、Cflyl和Cfly2并联禪合在一起。在第二相〇2期间,Cl与并联禪合的Cflyl和Cfly2串联禪合。
[0073] 在一个实施例中,在电压Ξ倍器模式期间,如虚线框922所图示,对于第一相Φι和 第二相巫2,电容器CL、Cflyl和Cfly2不同地禪合在一起。在一个实施例中,在第一相Φ?期间, Cl、Cf lyl和Cf ly2并联禪合在一起。在第二相巫2期间,Cl、Cf lyl和Cf ly2串联禪合在一起。
[0074] 再参考图9A,如上文讨论,一旦Vcc, core接近Vcc, cDre/2,电压加倍器CRP 901 (或501) 就停止工作。为了耗尽VCC, core,甚至为了恢复更多的电荷,使用了电压Ξ倍器,其中,两个飞 跨电容器Cf lyl和Cfly2与Cl串联禪合W生成与3 XVcc, core-样高的开路电压。在一个实施例 中,在两个分立的连续模式(第一模式和第二模式)下使用并且操作装置900。
[0075] 在一个实施例中,在第一模式中,装置900操作在加倍器模式下,其中,两个电容器 Cfiyi和Cfiy2持续地并联连接(分别贯穿第一相和第二相Φι和Φ2)Κ初始地与使用图5A的电 压加倍器电路一样快地从Vcc, core恢复电荷。在该实施例中,图5Α的Cfly分为两部分,例如, Cf ly = Cf lyl+Cf ly2 o
[0076] 在一个实施例中,在第二模式中,装置900操作在Ξ倍器模式下。在该实施例中, i>2dt用于将Cfly2的第二端子禪合到的Cflyl第一端子W形成串联连接。在一个实施例中,在后 续的Ξ倍器模式期间,两个电容器Cf lyl和Cfly2在第一相Φι期间依旧与Cl并联禪合。在一个 实施例中,在第二相Φ2期间,所有的Ξ个电容器现在串联禪合来生成Ξ倍的电压增强W将 电荷输送到电压在Vcc处调节的电源线Vcc,global。在该实施例中,在每次迭代期间输送到 Vcc,global的电荷变得比W前更小,不仅因为总是更小的电压差,还由于在Ξ倍器模式期间飞 跨电容器的更小的值(与加倍模式相比)。在一个实施例中,由于在低Vcc,core下的低的漏电 流,在Ξ倍器模式下快速恢复电荷较不关键。
[0077] 图10图示了根据本公开内容的一个实施例的Vcc, core随着时间的绘图W及在放电 时应该启用或禁用电压加倍器、电压Ξ倍器、电压四倍器等W从Vcc, core恢复电荷的时间点 的绘图1000。要指出的是,图10的那些与任何其它图的元件具有相同附图标记(或名称)的 元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[007引运里,X轴为时间,并且y轴为Vcc, core的电压。y轴从Vss到Vcc,并且还示出了Vcc/2、 Vcc/3、Vcc/4W及Vcc/5的电平。绘图1000还示出了当电压加倍器(加倍器)、电压Ξ倍器(Ξ倍 器)、电压四倍器(四倍器)、电压5倍乘法器(5倍乘法器)激活或去激活时的时间区间。参考 图9A来解释绘图1000。
[0079] 在一个实施例中,CRP 901的电压加倍器启用,其操作直到Vcc, core降低了 Vcc/2。当 VCC, core达到Vcc/2时,理想地,从VCC, core恢复了约25 %的电荷。在一个实施例中,当VCC, core大 体上达到Vcc/2电平时,CRP 901的电压加倍器禁用并且电压Ξ倍器启用(其使用901和902)。 在一个实施例中,电压Ξ倍器从VCC, core恢复更多的电荷,并且工作直到VCC, core电平下降到 Vcc/3,即,Vcc.core从电压加倍器禁用的点下降了Vcc/6。电压Ξ倍器恢复约31%的电荷。
[0080] 尽管实施例没有示出四倍器和5倍乘法器,但是可W拓展电压加倍器和电压Ξ倍 器的概念W实现四倍器和5倍乘法器W及其它更高级别的电压恢复电路。在一个实施例中, 当Vcc,core下降到Vcc/3电平时,电压Ξ倍器关断并且四倍器接通。在一个实施例中,四倍器从 衰减的Vcc, core恢复更多的电荷,并且操作直到Vcc, core下降到Vcc/4电平。在该点,四倍器关断 并且5倍乘法器接通。四倍器从Vcc, core恢复约32.5 %的电荷,运与由电压Ξ倍器恢复的电荷 相比有小的上升。在一个实施例中,5倍乘法器还从衰减的Vcc, core恢复电荷,并且工作直到 VCC, core下降到Vcc/5电平。5倍乘法器从VCC, core恢复约33.5 %的电荷,运与由四倍器和电压Ξ 倍器恢复的电荷相比又有小的上升。如绘图1000所示,大多数电荷由电压Ξ倍器所跟随的 电压加倍器来恢复,并且然后所恢复的电荷量随时间下降。在一个实施例中,最大理论恢复 效率为约35.5%。
[0081] 图11图示了根据本公开内容的一个实施例的示出理想电压加倍器、实际电压加倍 器W及具有二极管开关的电压加倍器的效率的绘图1100。要指出的是,图11的那些与任何 其它图的元件具有相同附图标记(或名称)的元件可W与所描述的方式类似的任何方式操 作或作用,但是不限于此。
[0082] 运里,X轴为时间(ys),并且y轴为CRP效率ri = Q〇ut/Qinit。波形1101为理想电压加倍 器效率,该效率为25%。波形1102为具有建模的寄生电容和泄漏影响的实际电压加倍器的 效率。在该示例中,不具有二极管开关的实际电压加倍器的效率峰值为20%,并且然后由于 逆电流,效率开始下降。波形1103为具有二极管开关MPd并且具有建模的寄生电容和泄漏影 响的实际电压加倍器的效率。为了避免逆电流,主要因为二极管开关阔值Vt,二极管开关 MPd将效率固定在约12%。
[0083] 在一个实施例中,假如CRP在逆电流变得占优势之前的最佳时间(例如,在标记 1104)停止,那么CRP和Vcc,global节点之间的双向输出开关导致更高的电荷恢复效率(如波形 1102所示)。在一个实施例中,自停止电路用于检测最佳CRP停止时间。在一个实施例中,自 停止电路基于追踪W下量:电压(Vcc, core),从Vcc, core供应的环形振荡器的频率,或CRP迭代计 数。
[0084] 在一个实施例中,电压比较器用于检测VCC, core穿过表1所示的跳变点时的时间瞬 间,W停止电压加倍器并且W启用电压Ξ倍器,并且W停止电压Ξ倍器。
[0085] 表1:用于启用和/或禁用电压加倍器和电压Ξ倍器的跳变点
[0086]
[0087]图12为根据本公开内容的一个实施例的禁用CRP的电压加倍器和/或电压Ξ倍器 的基于反相器的自停止感测电路1200。要指出的是,图12的那些与任何其它图的元件具有 相同附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用但是不限 于此。
[008引在一个实施例中,自停止感测电路1200包括P型晶体管P1、P2、P3和P4;n型晶体管 N1、N2、N3和M; W及反相器invl。在一个实施例中,P1与P2串联禪合,其中,P1的源极端子禪 合到非口控电源(Vcc_giDbai)。在一个实施例中,N1与N2串联禪合,其中,N2的源极端子禪合到 地。在一个实施例中,P3形成反馈路径使得P3的栅极端子禪合到P2和N1的漏极端子,并且P3 的源极端子禪合到P1的漏极端子和P2的源极端子,并且P3的漏极端子禪合到地。在一个实 施例中,N3形成反馈路径使得N3的栅极端子禪合到P2和N1的漏极端子,并且N3的漏极端子 禪合到N1的源极端子和N2的漏极端子,并且N3的源极端子禪合到供电(VEE_giDbai)。
[0089] 在一个实施例中,P3、N3的栅极端子W及P2和N1的漏极端子禪合到反相器invl的 输入端。在一个实施例中,反相器inv的输出为C0MP_0UT。在一个实施例中,P1、P2、N1和N2的 栅极端子禪合到C0MP_IN。在一个实施例中,P4和N4形成传输口(TG),使得P4的栅极端子能 够由R0_EN(环形振荡器启用信号)控制,并且N4的栅极端子能够由R0_ENB(其为R0_EN的反 相信号)控制。在一个实施例中,TG接收VCCpUMP (即,VgG, enre )并且输出C0MP_IN。运里,可交换 地使用节点和信号的标记。例如,C0MP_IN用于描述节点C0MP_IN或信号C0MP_IN,取决于句 子的语境。在一个实施例中,N5禪合到C0MP_IN并且能够由R0_ENB控制。
[0090] 在一个实施例中,通过制定晶体管尺寸,将电路1200的跳变点设计为根据表1的期 望值。在一个实施例中,将滞后作用加到电压传输特性W避免在可能包括一些波纹或其它 噪声的缓慢变化的VcC,EDre发生时对CRP的不受控和重复的启用和禁用。在一个实施例中,为 了避免电路1200中的过量短路电流,对于短的时间量,周期性地对Vcc, core采样并且将其施 加到电路1200的输入端。在一个实施例中,相应的TG由来源于环形振荡器的时钟脉冲的脉 冲(即,R0_EN和R0_ENB)来控制。在一个实施例中,通过制定P3和N3的尺寸来调整电路1200 的跳变点。在一个实施例中,P3和N3的尺寸能够由引信信号来控制。
[0091] 图13为根据本公开内容的一个实施例的用于禁用CRP的电压加倍器和/或电压Ξ 倍器的时间数字转换器(TDC)自停止感测电路1300。要指出的是,图13的那些与任何其它图 的元件具有相同附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作 用,但是不限于此。
[0092] 用于检测最佳CRP停止时间的替代(另外)方法是监控环形振荡器频率的变化。如 图2B所示,VCC,core初始快速下降,并且在稍后的CRP迭代期间W较低的速率耗尽。该电压变 化率产生环形振荡器的频率变化率。在一个实施例中,一旦从迭代到迭代的频率变化,下降 到特定阔值之下,CRP就可W停止(或者Ξ倍器部分可W启用)。
[009引再参考图13,在一个实施例中,TDC包括N级--0到(N-1),其中,'N'为整数。在一 个实施例中,TDC级的一部分操作在VCC, global电源域1301,并且TDC级的一部分操作在VCC, core 电源域1302。在一个实施例中,每个TDC级包括两个触发器、XOR口和缓冲器。在一个实施例 中,每级中的缓冲器形成延迟线1303。在一个实施例中,将延迟线1303的每个延迟单元的输 出接收为到TDC态的第一触发器的输入数据。在一个实施例中,由该TDC态的第二触发器来 将第一触发器的输出接收为数据。在一个实施例中,延迟线1303的延迟单元由VCC,global供电 并且展现恒定的传播延迟td,TDC。
[0094] 在一个实施例中,环形振荡器的第一相(本文未示出)用作TDC的开始信号并且沿 着延迟线1303传播。在一个实施例中,来源于环形振荡器的少量的延迟时钟相的脉冲用作 TDC停止信号,并且在半个时钟周期后采集延迟线1303的状态。在一个实施例中,对于Vcc/3 的最低目标的Vcc, core,延迟线的设计是为了满足N X td,TDC〉Tclk, crp/2,其中,'N'表示TDC的延 迟级的数量,并且表示CRP环形振荡器的频率(图16A示出了其实施例)。
[0095] 再参考图13,在一个实施例中,为了检测Tcik, crp/2的持续时间的变化,停止脉冲不 仅采集延迟线的当前状态,还将先前状态传输到第二触发器列。在一个实施例中,将延迟线 1303的当前状态和先前状态进行比较(使用X0RH ),W检测最小频率变化,低于该最小频率 变化时,CRP停止(或切换到Ξ倍器模式)。
[0096] 在一个实施例中,取决于a/Cfiy比率,并且对于最差工艺-溫度-电压(PVT)拐角, 可W定义CRP迭代的最小数量。在一个实施例中,为了降低由自停止电路1300引起的功率开 销,在早期迭代期间可W根据计数器来重新配置触发器列(即,每个TDC级中的第一触发器 和第二触发器在所有预测的PVT条件下执行所需的最小数量的迭代。在一个实施例中, 在完成最小数量的迭代后启用TDC,W找到在当前电压和溫度条件下对于每个制造忍片的 最佳CRP停止时间。
[0097] 图14图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电 压加倍器和电压Ξ倍器、实际电压加倍器W及不具有二极管开关的组合的实际电压加倍器 和电压Ξ倍器的效率的绘图1400。要指出的是,图14的那些与任何其它图的元件具有相同 附图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于 此。
[009引运里,X轴为时间(ys),并且y轴为CRP效率ri = QDut/Qinit。波形1101(图11中)为理想 电压加倍器效率,该效率为25 %。波形1102(图11中)为具有建模的寄生电容和泄漏影响的 实际电压加倍器的效率。实际电压加倍器包括诸如寄生电容、开关的接通电阻、内核漏电 流、功率口(或睡眠晶体管)漏电流之类的非理想性。在该示例中,不具有二极管开关的实际 电压加倍器的效率峰值为20%,并且然后由于逆电流,效率开始下降。波形1401为不具有二 极管开关的组合的理想电压加倍器和电压Ξ倍器的效率,该效率为约30%。波形1402为具 有建模的寄生电容和泄漏影响并且不具有二极管开关MPd的组合的实际电压加倍器和电压 Ξ倍器的效率。
[0099] 在理想情况1101和1401中,电压加倍器W及组合的加倍器和Ξ倍器电路可W分别 恢复Cl上存储的初始电荷的25%和31%。对于电压加倍器W及组合的加倍器和Ξ倍器电 路,寄生电容和内核漏电流产生分别为约20 %和22.5 %的轻微降级的效率。由寄生电容引 起的损失机制为从Cl对Cfiy,p2充电并且随后将其放电到Vss。
[0100] 在一个实施例中,自停止电路(例如,参考图12和图13讨论的那些自停止电路)用 于检测通常在波形1102和1104的转降之前的最佳CRP停止时间。波形1102和1104指示电压 加倍器可W在1104标记周围关断,并且此时可W接通电压Ξ倍器。波形1102和1104还指示 电压加倍器可W在1404标记周围关断W实现最优CRP效率。
[0101] 图15图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电 压加倍器和电压Ξ倍器、实际电压加倍器W及不具有二极管开关的组合的实际电压加倍器 和电压Ξ倍器的平均CRP电流的绘图1500。要指出的是,图15的那些与任何其它图的元件具 有相同附图标记(或名称)的元件可w与所描述的方式类似的任何方式操作或作用,但是不 限于此。
[0102] 运里,X轴为时间(ys),并且y轴为队hA为单位的CRP平均电流rvg。绘图1500示出了 四个波形1501a、150 A、1502aW及1502b。波形1501a为理想电压加倍器的电流(即,没有寄 生和漏电流)。随着时间进行,lavg降低,因为CRP不再能从Vcc.wre恢复更多的电荷(因此电 流)并且将其供应到Vcc,global。波形1501b为组合的理想电压加倍器和电压Ξ倍器的电流 (即,没有寄生和漏电流)。随着时间进行,lavg降低,并且然后在电压加倍器关断并且电压Ξ 倍器启用时上升约0.15ys(在该示例中)。在电压Ξ倍器关断之后,电流继续降低到零,因为 CRP不再能从VcC,core恢复更多的电荷(因此电流)并且将其供应到VCC,global。
[0103] 波形1502a为实际电压加倍器的电流。实际电压加倍包括诸如寄生电容、开关的接 通电阻、内核漏电流、功率口(或睡眠晶体管)漏电流之类的非理想性。波形1502b为组合的 实际电压加倍器和电压Ξ倍器的电流。波形150?和1501a之间W及波形1502b和150化之间 的差别为:由于漏电流,电流继续在零之下降低,而不是衰减到零。
[0104] 绘图1500将每次迭代的平均CRP输出电流嘴P示为时间的函数。在波形1501a和 150化的理想情况下,CRP输出电流在大量的迭代之后变为零。对于波形150?和1502b,由于 寄生电容和漏电流的将VCC,core耗尽到在CRP仍可W工作的点之下的影响,如果CRP不在正确 的时间停止,负的逆电流开始从Vcc,global流入CRP内部。在示例性波形中,尽管电压加倍器具 有单电流峰值,但是一旦Ξ倍器部分启用,与Ξ倍器结合的加倍器电路就展现第二电流峰 值。
[0105] 图16A图示了根据本公开内容的一个实施例的具有基于多相多级电压加倍器的 CRP的装置1600。要指出的是,图16A的那些与任何其它图的元件具有相同附图标记(或名 称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0106] 在一个实施例中,装置1600包括睡眠晶体管PGi和PG2,内核Core-1和Core-2,P型开 关MPIa和ΜΡΙβ,W及多相CRP 1601。在一个实施例中,PGi能够由睡眠-1控制,并且PG2能够由 睡眠-2信号控制。在一个实施例中,MPIa禪合到Vir-Vcci和VCCplmp节点,如所示。在一个实施 例中,ΜΡΙβ禪合到Vir-Vcc2 W及VOUTpump节点,如所示。在一个实施例中,当MPIa由抓T_EN-1 接通时,CRP 1601开始从Vir-Vcci(与其它实施例中Vcc,core的相同)恢复电荷。在一个实施例 中,当ΜΡΙβ由0UT_EN-2接通时,CRP 1601开始从VOUTpump向Vir-Vcc2恢复电荷。
[0107] 在一个实施例中,CRP 1601包括多个累级1602-1至1602-N,其中,'Ν'为整数;环形 振荡器(Ring 0sc)1603,其部分嵌入在累级中的每个累级中;自停止电路1604,ΝΑΝ0Π NANDI; W及反相器invl。在一个实施例中,每个累级随着多个相和多次迭代将所恢复电荷 的小部分添加到VoUtpUMpW避免VoUtpUMP因此Vcc.globa止的过冲。在一个实施例中,每个累表 现得像多相电压发生器中的相。
[0108] 在一个实施例中,环形振荡器1603包括成链的多个反相器(或延迟单元)。在一个 实施例中,通过η型器件来口控到多个反相器中的每个反相器的接地路径。在一个实施例 中,该η型器件的源极端子禪合到地,并且该η型器件的漏极端子禪合到反相器。在一个实施 例中,η型器件的漏极端子彼此短接W提供虚拟接地Vg。在一个实施例中,由VCCpump来为多 个反相器供电。在一个实施例中,第一解禪电容器CpUMPJN禪合到VCCPUMP和地。在一个实施例 中,第二解禪电容器CpUMP_0UT禪合至ijVOUTpUMP和地。
[0109] 在一个实施例中,NAND 口 NAND2用于驱动多个反相器中的第一反相器。在一个实施 例中,NAND2用于禁用多个反相器的输出的翻转(togging)。在一个实施例中,NAND2接收输 入R0_ENW及多个反相器中的最后反相器的输出。
[0110] 在该实施例中,NANDin用于停止时钟信号,W及所有累级中的醒0S脚器件,W降 低电荷恢复之后的漏电流。在一个实施例中,由VCC, core来对CRP的大多数电路进行供电W避 免从全局电源线Vcc,global汲取电流。在运样的实施例中,CRP 1601的操作频率随着减小的 Vcc,core而减小。在一个实施例中,由受调节的Vcc.globa读对诸如电压比较器1604等需要稳定 供电电压的电路供电。在一个实施例中,多个反相器中的每个反相器的输出驱动飞跨电容 器的端子。
[0111] 在一个实施例中,自停止电路1604(例如,电路1200和1300)接收VCCpump并且生成 COMtOUT信号,该信号用于停止电压加倍器,即,用于禁用环形振荡器1603并且因此停止 CRP的正常操作。例如,根据电压比较器而实施的自停止电路1604可W用于感测VCC, core,并 且一旦Vcc,core斜降到接近Vcc/2的值,就停止电压加倍器CRP(或者启用电压Ξ倍器CRP拓展, 如在一些实施例中所讨论)。
[0112] 在一个实施例中,为了降低CRP 1601中的输出电流尖峰W及负载系统中的相关联 的电压干扰,飞跨电容器分为许多部分并且跨过多个累级而分布。图16B图示了根据本公开 内容的一个实施例的具有图6A的基于多相多级电压加倍器的CRP的级中的一级的装置 1620。要指出的是,图16B的那些与任何其它图的元件具有相同附图标记(或名称)的元件可 W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0113] 在CRP永不停止的假设下,生成绘图1620的波形W图示轻微不准确的非最佳停止 时间的低严重性。根据一个实施例,电荷恢复效率η曲线在它们的最大值周围相当平坦,使 得小的停止时间不准确度只导致η的轻微降级。
[0114] 在一个实施例中,每个CRP累级(例如,1620)包括处于互补的相的两个交叉禪合的 半部。在一个实施例中,交叉禪合的半部中的器件包括ΜΡ1、ΜΡ2、ΜΝ1和ΜΝ2。在一个实施例 中,ΜΡ1和ΜΡ2的源极端子的禪合到Vcc-ouT。在一个实施例中,ΜΡ2的栅极端子禪合到飞跨电容 器CfiyA的第一端子W及MP1的漏极端子。在一个实施例中,MP1的栅极端子禪合到飞跨电容 器CfiyB的第一端子W及MP2的漏极端子。在一个实施例中,MN1的源极端子的禪合到CfiyA的第 一端子。在一个实施例中,丽1的栅极端子的禪合到CflyB的第一端子。在一个实施例中,丽1 和丽2的漏极端子的禪合到Vcc-iN(与VCCpump相同)。在一个实施例中,通过环形振荡器1603的 反相器来生成第一相和第二相(Φι和〇2)。例如,反相器η生成第一相Φι,并且反相器i2生 成第二相Φ2。在一个实施例中,反相器η和i2由NAND2的口控输出来禁用,并且来自由R0_ ΕΝ信号控制的η型晶体管丽e巧日丽e2。
[0115] 在一个实施例中,如果左半部(即,MP1、MN1和CfiyA)处于第一相Φ1,那么右半部 (即,MP2、丽巧日CfiyB)处于第二相反之亦然。运允许提高的巧IjVc込上的电平)开关控制 信号的局部生成。在一个实施例中,一个半部在第二相Φ2期间在飞跨电容器的顶板(即,第 一端子)处生成提高的电压,运可W被另一半部使用W恰当地在接通醒0S输入开关(MN1或 丽2)的同时关断PM0S输出开关(MP1或MP2),W在第一相Φι期间从Cl对飞跨电容器充电。 [0116]在一个实施例中,根据反相器来实施在飞跨电容器的底板(即,第二端子)处的进 行控制的开关,运反过来通过级联几个累级而形成环形振荡器1603。在运样的实施例中,实 现低开销解决方案W生成多级多相电压加倍器CRP 1601的各时钟相。可W通过将其应用到 Ξ个基准微处理器SoC来评价具有电荷恢复的功率口控方案的各实施例的效率,如表2所 示,表2假设小型、中型W及大型计算内核将被功率口控。
[0117]表2:使用带有单向输出开关的电压加倍器CRP的具有电荷恢复的功率口控的应用 示例 [011 引
[0119] 对于表2呈现的多个示例,例如,对范围为从25化S到3.85ys的睡眠时间,具有电荷 恢复的功率口控方案的实施例为有利的并且高度显著。对于较长的睡眠时间(例如,大于 3.85ys),使用CRP可能不产生任何缺点(除了小面积开销之外)。在一个实施例中,与功率口 控内核的漏电流相比,由CRP引起的能量节省变得可忽略。
[0120] 对于较短的不活动周期(例如,少于250ns),可W避免具有电荷恢复的功率口控, 因为它将导致比由非口控内核的漏电流引起的能量损失更高的能量损失在再次进入活 动模式时斜升Cl)。与不具有电荷恢复的常规功率口控相比,实施例的电荷恢复方案可W产 生对于净能量节省的最小睡眠时间要求的12.5%的降低。
[0121] 表2还示出:对于CRP拓扑,例如,对于具有单向二极管连接的输出开关,建模的效 率η在12%左右(考虑VT = 300mVW及寄生电容)。假设了根据MIM(金属-绝缘体-金属)电容 器来实施的飞跨电容器的晶体管级仿真示出了 11%左右的相当好的相应效率。将M0SCAP用 作飞跨电容器可W将效率降级到8%左右。
[012^ 总的电荷恢复时间,对应于VcC.cDre斜降时间,取决于T = CL/Cfly比率,并且例如分别 对Τ = 200和Τ = 5000从200ns到4ys左右变化。使用具有双向输出开关、MIM电容器W及正确 的自停止电路的电压加倍器CRP,晶体管级电路仿真可W显示20 %左右的电荷恢复效率。
[0123] 图17为根据本公开内容的一个实施例的带有具有CRP的功率口控方案的智能设备 或计算机系统或SoC(片上系统)。要指出的是,图17的那些与任何其它图的元件具有相同附 图标记(或名称)的元件可W与所描述的方式类似的任何方式操作或作用,但是不限于此。
[0124] 图17图示了可W使用平坦表面界面连接器的移动设备的实施例的框图。在一个实 施例中,计算设备1700表示移动计算设备,例如,计算平板电脑、移动电话或智能手机、无线 启用的电子阅读器或其它无线移动设备。将理解的是,计算设备1700中一般地示出了特定 部件,并且未示出运样的设备的所有部件。
[0125] 在一个实施例中,计算设备1700包括带有参考所讨论的实施例描述的具有CRP的 功率口控方案的第一处理器1710。计算设备1700的其它块也可W包括参考所讨论的实施例 描述的具有CRP的功率口控方案。本公开内容的各种实施例还在1770内包括诸如无线接口 等网络接口,使得系统实施例可W并入诸如手机或个人数字助理等无线设备中。
[01%] 在一个实施例中,处理器1710(和处理器1790)可W包括一个或多个物理设备,例 如,微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理设备。由处理器1710执行 的处理操作包括可W在其上执行应用和/或设备功能的操作平台或操作系统的执行。所述 处理操作包括与和人类用户或者和其它设备的1/〇(输入/输出)相关的操作、与功率管理相 关的操作、和/或与将计算设备1700连接至另一设备相关的操作。所述处理操作还可W包括 与音频I/O和/或与显示I/O相关的操作。
[0127]在一个实施例中,计算设备1700包括音频子系统1720,音频子系统1720表示与向 所述计算设备提供音频功能相关联的硬件(例如,音频硬件和音频电路)和软件(例如,驱动 程序、编解码器)部件。音频功能可W包括扬声器和/或耳机输出W及麦克风输入。可W将用 于运样的功能的设备集成到计算设备1700内,或者将其连接至计算设备1700。在一个实施 例中,用户通过提供由处理器1710接收和处理的音频命令而与计算设备1700交互。
[01%]显示子系统1730表示为用户提供可视和/或触感显示W与计算设备1700交互的硬 件(例如,显示设备)和软件(例如,驱动程序)部件。显示子系统1730包括显示界面1732,显 示界面1732包括用于向用户提供显示的具体屏幕或硬件设备。在一个实施例中,显示界面 1732包括与处理器17710分离的逻辑W执行至少某种与所述显示相关的处理。在一个实施 例中,显示子系统1730包括为用户既提供输出又提供输入的触摸屏(或者触摸板)设备。
[0129] I/O控制器1740表示与和用户之间的交互相关的硬件设备和软件部件。I/O控制器 1740能够操作W管理作为音频子系统1720和/或显示子系统1730的一部分的硬件。此外,1/ 0控制器1740图示了用于连接至计算设备1700的额外设备的连接点,用户可W通过该连接 点与所述系统交互。例如,能够附接至计算设备1700的设备可W包括麦克风设备、扬声器或 者立体声系统、视频系统或者其它显示设备、键盘或小键盘设备或者供特定应用使用的其 它I/O设备,例如,读卡机或其它设备。
[0130] 如上文所提及,I/O控制器1740可W与音频子系统1720和/或显示子系统1730交 互。例如,通过麦克风或其它音频设备的输入能够为计算设备1700的一个或多个应用或功 能提供输入或命令。此外,能够代替显示输出或者除显示输出之外提供音频输出。在另一个 示例中,如果显示子系统1730包括触摸屏,那么所述显示设备还充当输入设备,该设备可W 至少部分受到I/O控制器1740管理。在计算设备1700上还可W有额外的按钮或开关,W提供 受到I/O控制器1740管理的I/O功能。
[0131] 在一个实施例中,I/O控制器1740管理诸如加速度计、照相机、光传感器或其它环 境传感器、或者其它能够包含到计算设备1700中的硬件的设备。所述输入可W是直接用户 交互的一部分,也可W向所述系统提供环境输入W影响其操作(例如,对噪声的过滤、调整 显示器W用于亮度检测、为照相机施加闪光或者其它特征)。
[0132] 在一个实施例中,计算设备1700包括功率管理1750,功率管理1750管理电池功率 使用、电池的充电W及与节能操作相关的特征。存储器子系统1760包括用于存储计算设备 1700内的信息的存储器设备。存储器可W包括非易失性(如果对存储器设备的供电中断那 么状态不发生变化)和/或易失性(如果对存储器设备的供电中断那么状态不确定)存储器 设备。存储器子系统1760可W存储应用数据、用户数据、音乐、照片、文档或其它数据W及与 计算设备1700的应用和功能的执行相关的系统数据(不管是长期的还是暂时的)。
[0133] 也可W将实施例的元件提供为用于存储计算机可执行指令(例如,用于实施本文 中讨论的任何其它过程的指令)的机器可读介质(例如,存储器1760)。所述机器可读介质 (例如,存储器1760)可W包括但不限于:闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、 EEPROM、磁卡或光卡、相变存储器(PCM)或者其它类型的适于存储电子或计算机可读指令的 机器可读介质。例如,可W将本公开内容的实施例作为计算机程序(例如,BIOS)进行下载, 可W经由通信链路(例如,调制解调器或网络连接)通过数据信号将该计算机程序从远程计 算机(例如,服务器)传输至请求计算机(例如,客户端)。
[0134] 连接(connectivity )1770包括使计算设备1700能够与外部设备通信的硬件设备 (例如,无线和/或有线连接器和通信硬件)和软件部件(例如,驱动程序、协议找)。计算设备 1700可W是单独的设备,例如,其它计算设备、无线接入点或基站,W及外围设备,例如,耳 机、打印机或其它设备。
[0135] 连接1770可W包括多种不同类型的连接。为了通用化,将计算设备1700图示为具 有蜂窝连接1772和无线连接1774。蜂窝连接1772-般是指通过无线载波提供的蜂窝网络连 接,例如,经由GSM(全球移动通信系统)或者其变型或衍生品、CDMA(码分多址)或者其变型 或衍生品、TDM(时分多路复用)或者其变型或衍生品或者其它蜂窝服务标准所提供的蜂窝 网络连接。无线连接(或无线接口)1774是指非蜂窝的无线连接,并且可W包括个人区域网 (例如,蓝牙、近场等)、局域网(例如,Wi-Fi)和/或广域网(例如WiMax)或者其它无线通信。
[0136] 外围连接(peripheral connections) 1780包括用于实施外围连接的硬件接口和 连接器W及软件部件(例如,驱动程序、协议找)。应当理解,计算设备1700既可W是到其它 计算设备("到"1782)的外围设备,也可W具有与之连接的外围设备("从"1784)。计算设备 1700通常具有连接至其它计算设备的"对接"连接器,从而实现诸如对计算设备1700上的内 容进行管理(例如,下载和/或上载、修改、同步)的目的。此外,对接连接器能够允许计算设 备1700连接至某些外围设备,从而允许计算设备1700控制对例如视听系统或其它系统的内 容输出。
[0137] 除了专有对接连接器或其它专有连接硬件之外,计算设备1700还能够经由公用的 或者基于标准的连接器来实施外围连接1780。常见类型可W包括通用串行总线(USB)连接 器(其可W包括很多不同硬件接口中的任何接口)、包括迷你显示端口(MDP)的显示端口、高 清晰度多媒体接口化DMI)、火线(Firewire)或其它类型。
[0138] 在说明书中对"实施例"、"一个实施例"、"一些实施例"或者"其它实施例"的参考 是指在至少一些实施例中但是未必在所有实施例中包括的结合所述实施例描述的具体特 征、结构或特性。"实施例"、"一个实施例"或者"一些实施例"的各种出现未必全部是指相同 的实施例。如果说明书陈述"可W"、"或许"或者"可能"包括部件、特征、结构或特性,那么就 是说不要求包含该具体的部件、特征、结构或特性。如果说明书或者权利要求W单数冠词提 及元件,那么其不表示只有一个所述元件。如果说明书或权利要求提到"额外的"元件,那么 不排除有不只一个的额外元件。
[0139] 此外,可W在一个或多个实施例中通过任何适当方式组合特定特征、结构、功能或 特性。例如,只要是在未指出与第一实施例和第二实施例相关的具体特征、结构、功能或特 点相互排斥的地方,就可W将运两个实施例相结合。
[0140] 尽管已经结合本公开内容的具体实施例描述了本公开内容,但是考虑到上述说 明,运样的实施例的很多替代方案、修改和变化对本领域的技术人员显而易见。例如,其它 存储器架构,例如,动态RAM(DRAM)也可W采用所讨论的实施例。本公开内容的实施例旨在 包含落在所附权利要求的宽范围内的所有运样的替代方案、修改和变化。
[0141] 此外,在所给出的附图当中可W或可W不示出公知的与集成电路(1C)忍片和其它 部件的电源/接地连接,其目的在于简化图示和讨论,并且为了不对本公开内容造成模糊。 此外,布置可能是按照块图的形式示出的,W避免对本公开造成模糊,而且还鉴于运样的事 实,即,关于运样的块图布置的实施方式的细节高度依赖于要实施本公开内容的平台(即, 运样的细节应当充分地处于本领域的技术人员的权限内)。在为了描述本公开内容的示例 性实施例而阐述了细节(例如,电路)的地方,对本领域的技术人员显而易见的是,可W在无 需运些细节的情况下或者可W采用运些细节的变型来实践本公开。因而,应当将说明书视 为是说明性的,而非限制性的。
[0142] W下示例设及另外的实施例。可W在一个或多个中的任何地方采用所述示例中的 细节。可W关于方法或过程来实施本文中描述的设备的所有可选特征。
[0143] 例如,提供了一种装置,所述装置包括:第一电源节点;第二电源节点;可控器件, 所述可控器件禪合到所述第一电源节点并且禪合到所述第二电源节点,所述可控器件能够 操作用将所述第一电源节点短接到所述第二电源节点;负载,所述负载禪合到所述第二电 源节点;W及电荷恢复累(CRP),所述CRP禪合到所述第一电源节点和所述第二电源节点。
[0144] 在一个实施例中,所述CRP能够操作用于在所述可控器件关断时接通。在一个实施 例中,所述CRP能够操作用于从与所述负载相关联的负载电容中恢复电荷,并且所述CRP能 够操作用于将所恢复的电荷提供到所述第一电源节点。在一个实施例中,所述CRP包括电压 加倍器。在一个实施例中,所述CRP包括禁用电路,所述禁用电路用于在预定时间之后禁用 所述电压加倍器。在一个实施例中,所述禁用电路包括施密特触发器器件。在一个实施例 中,所述禁用电路包括时间延迟(TDC)转换器。
[0145] 在一个实施例中,所述CRP包括电压加倍器和电压Ξ倍器的组合。在一个实施例 中,所述CRP包括:第一禁用电路,所述第一禁用电路用于在第一预定时间之后禁用所述电 压加倍器并且启用所述电压Ξ倍器;W及第二禁用电路,所述第二禁用电路用于在第二预 定时间之后禁用所述电压Ξ倍器。
[0146] 在一个实施例中,所述负载为处理器、处理器内核或一组逻辑单元。在一个实施例 中,包括所述负载的多个不同负载共享所述CRP。在一个实施例中,所述装置还包括:用于从 所述多个不同负载中的处于睡眠模式的一个或多个负载中恢复电荷并且用于将所恢复的 电荷提供到活动的另一负载的逻辑。在一个实施例中,所述装置还包括二极管连接器件,所 述二极管连接器件禪合到所述CRP和所述第一电源节点。在一个实施例中,所述CRP直接禪 合到所述第一电源节点。在一个实施例中,所述可控器件为能够由睡眠信号控制的睡眠晶 体管。在一个实施例中,所述CRP包括与解禪电容器共享的电容器。
[0147] 在另一示例中,提供了一种装置,所述装置包括:第一电源节点;第二电源节点;多 个电压加倍器,所述多个电压加倍器中的每个电压加倍器禪合到所述第一电源节点和所述 第二电源节点;W及环形振荡器,所述环形振荡器用于提供多个相,所述多个相中的每个相 禪合到每个电压加倍器的电容器。在一个实施例中,所述环形振荡器禪合到所述第二电源 节点。在一个实施例中,所述电压加倍器中的每个电压加倍器包括第一电容器,所述第一电 容器用于与禪合到所述第二电源的负载电容器共享电荷。在一个实施例中,所述电压加倍 器中的每个电压加倍器包括第二电容器,所述第二电容器用于向所述第一电源节点提供电 荷。在一个实施例中,所述电压加倍器中的每个电压加倍器用于在不同时间向所述第一电 源节点提供电荷。
[0148] 在一个实施例中,所述的装置还包括比较器,所述比较器用于将所述第二电源节 点上的电源电平与阔值电平比较,并且所述比较器用于输出控制信号W启用或禁用所述环 形振荡器。在一个实施例中,所述环形振荡器禪合到用于禁用到所述环形振荡器的电流路 径的逻辑。在一个实施例中,所述装置还包括多个电压Ξ倍器,所述多个电压Ξ倍器中的每 个电压Ξ倍器禪合到所述第一电源节点和所述第二电源节点。
[0149] 在一个实施例中,所述装置还包括:第一禁用电路,所述第一禁用电路用于在第一 预定时间之后禁用所述多个电压加倍器中的电压加倍器并且启用所述多个电压Ξ倍器中 的电压Ξ倍器;W及第二禁用电路,所述第二禁用电路用于在第二预定时间之后禁用所述 电压Ξ倍器。
[0150] 在另一示例中,提供了一种装置,所述装置包括:电源节点;多个处理器内核;禪合 到所述第一电源节点的多个睡眠晶体管,所述睡眠晶体管中的每个晶体管禪合到所述多个 处理器内核中的处理器内核,其中,所述处理器内核中的每个处理器内核具有禪合到所述 睡眠晶体管的内部电源节点;W及多个电荷恢复累(CRP),所述CRP中的每个CRP禪合到处理 器内核和所述电源节点。
[0151] 在一个实施例中,所述CRP中的每个CRP能够操作用于在禪合到所述CRP的睡眠晶 体管关断时接通。在一个实施例中,所述CRP中的每个CRP能够操作用于从所述内部电源节 点恢复电荷,并且能够操作用于将所恢复的电荷提供到所述电源节点。在一个实施例中,所 述CRP中的每个CRP包括电压加倍器。在一个实施例中,所述CRP中的每个CRP包括禁用电路, 所述禁用电路用于在预定时间之后禁用所述电压加倍器。在一个实施例中,所述禁用电路 包括施密特触发器器件。
[0152] 在一个实施例中,所述禁用电路包括时间延迟(TDC)转换器。在一个实施例中,所 述CRP中的每个CRP包括电压加倍器和电压Ξ倍器的组合。在一个实施例中,所述CRP中的每 个CRP包括:第一禁用电路,所述第一禁用电路用于在第一预定时间之后禁用所述电压加倍 器并且启用所述电压Ξ倍器;W及第二禁用电路,所述第二禁用电路用于在第二预定时间 之后禁用电压Ξ倍器。
[0153] 在另一示例中,提供了一种系统,所述系统包括:存储器单元;处理器,所述处理器 禪合到所述存储器单元,所述处理器具有根据W上所讨论的装置的装置;W及无线接口,所 述无线接口用于允许所述处理器与另一设备通信。在一个实施例中,所述系统还包括显示 单元。在一个实施例中,所述显示单元为显示屏。
[0154] 提供了说明书摘要,其将允许读者确认本技术公开内容的实质和主旨。在理解不 将说明书摘要用于限制权利要求的范围或含义的情况下来提交说明书摘要。据此将W下权 利要求并入【具体实施方式】中,每个权利要求自身代表一个独立的实施例。
【主权项】
1. 一种装置,包括: 第一电源节点; 第二电源节点; 可控器件,所述可控器件耦合到所述第一电源节点并且耦合到所述第二电源节点,所 述可控器件能够操作用将所述第一电源节点短接到所述第二电源节点; 负载,所述负载耦合到所述第二电源节点;以及 电荷恢复栗(CRP),所述CRP耦合到所述第一电源节点和所述第二电源节点。2. 根据权利要求1所述的装置,其中,所述CRP能够操作用于在所述可控器件关断时接 通。3. 根据权利要求1所述的装置,其中,所述CRP能够操作用于从与所述负载相关联的负 载电容中恢复电荷,并且所述CRP能够操作用于将所恢复的电荷提供到所述第一电源节点。4. 根据权利要求1所述的装置,其中,所述CRP包括电压加倍器。5. 根据权利要求4所述的装置,其中,所述CRP包括禁用电路,所述禁用电路用于在预定 时间之后禁用所述电压加倍器。6. 根据权利要求5所述的装置,其中,所述禁用电路包括施密特触发器器件。7. 根据权利要求5所述的装置,其中,所述禁用电路包括时间延迟(TDC)转换器。8. 根据权利要求1所述的装置,其中,所述CRP包括电压加倍器和电压三倍器的组合。9. 根据权利要求6所述的装置,其中,所述CRP包括: 第一禁用电路,所述第一禁用电路用于在第一预定时间之后禁用所述电压加倍器并且 启用所述电压三倍器;以及 第二禁用电路,所述第二禁用电路用于在第二预定时间之后禁用所述电压三倍器。10. 根据权利要求1所述的装置,其中,所述负载为处理器、处理器内核或一组逻辑单 J L· 〇11. 根据权利要求1所述的装置,其中,包括所述负载的多个不同负载共享所述CRP。12. 根据权利要求11所述的装置,还包括: 用于从所述多个不同负载中的处于睡眠模式的一个或多个负载中恢复电荷并且用于 将所恢复的电荷提供到活动的另一负载的逻辑。13. 根据权利要求1所述的装置,还包括二极管连接器件,所述二极管连接器件耦合到 所述CRP和所述第一电源节点。14. 根据权利要求1所述的装置,其中,所述CRP直接耦合到所述第一电源节点。15. 根据权利要求1所述的装置,其中,所述可控器件为能够由睡眠信号控制的睡眠晶 体管。16. 根据权利要求1所述的装置,其中,所述CRP包括与解耦电容器共享的电容器。17. -种装置,包括: 第一电源节点; 第二电源节点; 多个电压加倍器,所述多个电压加倍器中的每个电压加倍器耦合到所述第一电源节点 和所述第二电源节点;以及 环形振荡器,所述环形振荡器用于提供多个相,所述多个相中的每个相耦合到每个电 压加倍器的电容器。18. 根据权利要求17所述的装置,其中,所述环形振荡器耦合到所述第二电源节点。19. 根据权利要求17所述的装置,其中,所述电压加倍器中的每个电压加倍器包括第一 电容器,所述第一电容器用于与耦合到所述第二电源的负载电容器共享电荷。20. 根据权利要求19所述的装置,其中,所述电压加倍器中的每个电压加倍器包括第二 电容器,所述第二电容器用于向所述第一电源节点提供电荷。21. 根据权利要求17所述的装置,其中,所述电压加倍器中的每个电压加倍器用于在不 同时间向所述第一电源节点提供电荷。22. 根据权利要求17所述的装置,还包括比较器,所述比较器用于将所述第二电源节点 上的电源电平与阈值电平比较,并且所述比较器用于输出控制信号以启用或禁用所述环形 振荡器。23. 根据权利要求17所述的装置,其中,所述环形振荡器耦合到用于禁用到所述环形振 荡器的电流路径的逻辑。24. 根据权利要求17所述的装置,还包括多个电压三倍器,所述多个电压三倍器中的每 个电压三倍器耦合到所述第一电源节点和所述第二电源节点。25. 根据权利要求24所述的装置,还包括: 第一禁用电路,所述第一禁用电路用于在第一预定时间之后禁用所述多个电压加倍器 中的电压加倍器并且启用所述多个电压三倍器中的电压三倍器;以及 第二禁用电路,所述第二禁用电路用于在第二预定时间之后禁用所述电压三倍器。26. -种装置,包括: 电源节点; 多个处理器内核; 耦合到所述第一电源节点的多个睡眠晶体管,所述睡眠晶体管中的每个晶体管耦合到 所述多个处理器内核中的处理器内核,其中,所述处理器内核中的每个处理器内核具有耦 合到所述睡眠晶体管的内部电源节点;以及 多个电荷恢复栗(CRP),所述CRP中的每个CRP耦合到处理器内核和所述电源节点。27. 根据权利要求26所述的装置,其中,所述CRP中的每个CRP能够操作用于在耦合到所 述CRP的睡眠晶体管关断时接通。28. 根据权利要求26所述的装置,其中,所述CRP中的每个CRP能够操作用于从所述内部 电源节点恢复电荷,并且能够操作用于将所恢复的电荷提供到所述电源节点。29. 根据权利要求26所述的装置,其中,所述CRP中的每个CRP包括电压加倍器。30. 根据权利要求29所述的装置,其中,所述CRP中的每个CRP包括禁用电路,所述禁用 电路用于在预定时间之后禁用所述电压加倍器。31. 根据权利要求30所述的装置,其中,所述禁用电路包括施密特触发器器件。32. 根据权利要求30所述的装置,其中,所述禁用电路包括时间延迟(TDC)转换器。33. 根据权利要求26所述的装置,其中,所述CRP中的每个CRP包括电压加倍器和电压三 倍器的组合。34. 根据权利要求33所述的装置,其中,所述CRP中的每个CRP包括: 第一禁用电路,所述第一禁用电路用于在第一预定时间之后禁用所述电压加倍器并且 启用所述电压三倍器;以及 第二禁用电路,所述第二禁用电路用于在第二预定时间之后禁用电压三倍器。35. -种系统,包括: 存储器单元; 处理器,所述处理器耦合到所述存储器单元,所述处理器具有根据装置权利要求1至16 中的任一项所述的装置;以及 无线接口,所述无线接口用于允许所述处理器与另一设备通信。36. 根据权利要求35所述的系统,还包括显示单元。37. 根据权利要求36所述的系统,其中,所述显示单元为触摸屏。38. -种系统,包括: 存储器单元; 处理器,所述处理器耦合到所述存储器单元,所述处理器具有根据装置权利要求17至 25中的任一项所述的装置;以及 无线接口,所述无线接口用于允许所述处理器与另一设备通信。39. 根据权利要求38所述的系统,还包括显示单元。40. 根据权利要求39所述的系统,其中,所述显示单元为触摸屏。41. 一种系统,包括: 存储器单元; 处理器,所述处理器耦合到所述存储器单元,所述处理器具有根据装置权利要求26至 34中的任一项所述的装置;以及 无线接口,所述无线接口用于允许所述处理器与另一设备通信。42. 根据权利要求41所述的系统,还包括显示单元。43. 根据权利要求42所述的系统,其中,所述显示单元为触摸屏。
【文档编号】H02J7/00GK106063071SQ201380081055
【公开日】2016年10月26日
【申请日】2013年12月20日
【发明人】J·P·库尔卡尼, P·A·迈纳扎根, D·索马谢卡尔, J·W·查汉茨, V·K·德
【申请人】英特尔公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1