一种pwm/pfm控制电路的制作方法
【专利说明】
【技术领域】
[0001]本实用新型涉及电源管理电路领域，特别涉及一种开关电源转换器电路中的PffM/PFM控制电路。
【【背景技术】】
[0002]现在许多开关电源转换器(比如，降压型直流-直流转换器)都包含两种工作模式:PffM(Pulse Width Modulat1n)模式和 PFM(Pulse Frequency Modulat1n)模式。一般负载较重时，开关电源转换器工作在PWM模式下，从而使其工作在固定的较高频率下，维持较低的输出电压纹波。但由于在PWM模式下控制电路的开关损耗一般较大，因此，通常当负载较轻时，开关电源转换器切换到PFM模式下工作，随着负载变轻，其工作频率变低，控制电路的开关损耗的平均值随着频率降低而变低。由于传统的兼容PWM模式和PFM模式的控制电路在两种模式切换时为突变过程，因此，当负载电流为切换点附近时，系统容易不稳定，导致切换点附近的输出电压纹波显著增大。美国专利申请US2009/0033305A1揭示了一种改进的PWM/PFM控制电路，其工作原理是产生一个最小导通时间的PFM控制信号A，通过PWM控制电路产生PffM控制信号B，通过信号A和B产生一个时间差信号，然后在此时间差的时间段内对振荡器暂停充电，从而延迟振荡器的周期，延迟后的振荡器周期等于原来PWM模式下振荡器周期加上此时间差的时间长度，通过这种方式可以实现PFM到PffM无缝连续切换过渡，从而在切换时使输出更稳定、输出电压的波纹更小。但是，根据此原理可知，最大的时间差长度等于PFM控制信号A的高电平时间(即最小导通时间)，此时间最长一般不超过PffM模式下振荡器周期时间的一半，因此，降频的最大限度为1.5倍PffM模式下的振荡器周期，即降频至1/1.5 = 2/3倍PffM模式下的振荡频率，这样导致对较轻负载下开关损耗的平均值仍然较大，最极限情况是空载，为了进一步减小较轻负载下或空载下的待机功耗，有必要进一步降低PFM模式下的频率最低值。
[0003]因此，有必要提出一种改进的技术方案来解决上述问题。
【【实用新型内容】】
[0004]本实用新型的目的在于提供一种PWM/PFM控制电路，其不仅可以实现PFM到PffM的连续切换过渡，而且还可以进一步降低PFM模式下的频率最低值，从而减小较轻负载下的功耗和/或空载下的待机功耗。
[0005]为了实现上述目的，本实用新型提出一种PWM/PFM控制电路，其具有PffM控制模式和PFM控制模式，所述PWM/PFM控制电路包括反馈电路、误差放大器、PffM比较器、振荡器和振荡器频率控制电路。所述反馈电路采样一电源转换电路的输出电压VO并形成反映所述输出电压VO的反馈电压，所述电源转换电路基于PWM/PFM控制电路输出的控制信号将一输入电压转换成所述输出电压V0;所述误差放大器基于一基准电压VREF和反馈电压的误差得到误差放大电压；所述振荡器产生三角波振荡信号；所述PWM比较器用于比较所述三角波振荡信号和所述误差放大电压以输出所述控制信号；所述振荡器频率控制电路基于所述误差放大电压输出相应的电流信号给所述振荡器，所述振荡器基于所述电流信号调节所述振荡器的充电电流的大小，以改变所述振荡器输出的三角波振荡信号的频率。
[0006]进一步的，所述振荡器频率控制电路包括第一参考电压VRH和第二参考电压VRL，其中，O < VRL < VRH < VP, VP为所述振荡器输出的三角波振荡信号的峰值电压，VEAO为所述误差放大电压的电压值。当VEAO > VRH时，所述振荡器频率控制电路输出第一电流信号IA给所述振荡器，且(VEAO-VRH)越大，所述振荡器频率控制电路输出的第一电流信号IA越大，导致所述振荡器的充电电流越小，进而使所述振荡器输出的三角波振荡信号的频率越低；当VEAO < VRL时，所述振荡器频率控制电路输出第二电流信号IB给所述振荡器，且(VRL-VEAO)越大，所述振荡器频率控制电路输出的第二电流信号IB越大，导致所述振荡器的充电电流越小，进而使所述振荡器输出的三角波振荡信号的频率越低，当VRL < VEAO< VRH时，所述振荡器频率控制电路输出的第一电流信号IA和第二电流信号的电流为零，此时所述振荡器的充电电流固定，使所述振荡器输出的三角波振荡信号的频率固定。
[0007]进一步的，所述振荡器频率控制电路包括第一跨导放大器和第二跨导放大器，所述第一跨导放大器的第一输入端与所述误差放大电压相连，其第二输入端与第一参考电压VRH相连，所述第一跨导放大器用于比较所述误差放大电压与第一参考电压VRH，产生并输出第一电流信号IA，当VEAO < VRH时，第一电流信号IA的电流为零；当VEAO > VRH时，且(VEAO-VRH)越大，第一电流信号IA的电流越大；所述第二跨导放大器的第二输入端与所述误差放大电压相连，其第一输入端与第二参考电压VRL相连，所述第二跨导放大器用于比较所述误差放大电压和第二参考电压VRL，产生并输出第二电流信号IB，当VEAO > VRL时，第二电流信号IB的电流为零；当所述VEAO < VRL时，且(VRL-VEAO)越大，第二电流信号IB的电流越大。
[0008]进一步的，所述第一跨导放大器的第一输入端和第二输入端分别为第一跨导放大器的正向输入端和负向输入端；所述第二跨导放大器的第一输入端和第二输入端分别为第二跨导放大器的正向输入端和负向输入端。
[0009]进一步的，所述振荡器频率控制电路包括第一跨导放大器，第一跨导放大器包括第一电流源11，PMOS晶体管MP1、MP2、MP3和MP4，NMOS晶体管丽1、丽2和丽3。所述第一电流源Il的负极与一电源端相连，所述第一电流源Il的正极与PMOS晶体管MPl的源极和PMOS晶体管MP2的源极之间的连接节点相连；PM0S晶体管MPl的栅极作为所述第一跨导放大器的第一输入端与所述误差放大电压相连，PMOS晶体管MP2的栅极作为所述第一跨导放大器的第二输入端与第一参考电压VRH相连，NMOS晶体管丽I的漏极与PMOS晶体管MPl的漏极相连，NMOS晶体管丽I的栅极与其自身的漏极相连，NMOS晶体管丽I的源极接地；NM0S晶体管丽2的漏极与PMOS晶体管MP2的漏极相连，NMOS晶体管丽2的栅极与NMOS晶体管丽I的栅极相连，NMOS晶体管丽2的源极接地；PM0S晶体管MP3的源极和PMOS晶体管MP4的源极均与所述第一电流源Il的负极相连，PMOS晶体管MP3的栅极与其自身的漏极相连，PMOS晶体管MP4的栅极与PMOS晶体管MP3的栅极相连，PMOS晶体管MP4的漏极作为所述第一跨导放大器的输出端输出第一电流信号IA给所述振荡器；NM0S晶体管丽3的漏极与PMOS晶体管MP3的漏极相连，NMOS晶体管丽3的栅极与NMOS晶体管丽2的漏极相连，NMOS晶体管丽3的源极接地。
[0010]进一步的，所述振荡器频率控制电路还包括第二跨导放大器，所述第二跨导放大器包括第二电流源12，PMOS晶体管MP5、MP6、MP7和MP8，NMOS晶体管丽5、MN6和丽7。所述第二电流源12的负极与一电源端相连，所述第二电流源12的正极与PMOS晶体管MP5的源极和PMOS晶体管MP6的源极之间的连接节点相连；PM0S晶体管MP5的栅极作为所述第二跨导放大器的第一输入端与第二参考电压VRL相连，PMOS晶体管MP6的栅极作为所述第二跨导放大器的第二输入端与所述误差放大电压相连；NM0S晶体管MN5的漏极与PMOS晶体管MP5的漏极相连，NMOS晶体管丽5的栅极与其自身的漏极相连，NMOS晶体管丽5的源极接地；NM0S晶体管MN6的漏极与PMOS晶体管MP6的漏极相连，NMOS晶体管MN6的栅极与NMOS晶体管MN5的栅极相连，NMOS晶体管MN6的源极接地；PM0S晶体管MP7的源极和PMOS晶体管MP8的源极均与所述第二电流源12的负极相连，PMOS晶体管MP7的栅极与其自身的漏极相连，PMOS晶体管MP8的栅极与PMOS晶体管MP7的栅极相连，PMOS晶体管MP8的漏极作为所述第二跨导放大器的输出端输出第二电流信号IB给所述振荡器；NM0S晶体管丽7的漏极与PMOS晶体管MP7的漏极相连，NMOS晶体管丽7的栅极与NMOS晶体管MN6的漏极相连，NMOS晶体管丽7的源极接地，其中，O < VRL < VRH < VP, VP为所述振荡器输出的三角波振荡信号的峰值电压。
[0011 ] 进一步的所述振荡器包括电容Cl、充电电路、放电电路和比较电路。所述充电电路包括第三电流源13，所述充电电路基于第三电流源13与第一电流信号IA和第二电流信号IB的差产生充电电流Ic，充电电流Ic对电容Cl充电；所述比较电路比较一基准电压Vl和所述电容Cl的电压，并在所述电容Cl的电压大于所述基准电压Vl时，控制所述放电电路对所述电容Cl进行快速放电，所述电容Cl的电压信号就形成了所述三角波振荡信号。
[0012]进一步的，所述充电电路还包括PMOS晶体管MP9和MP10，所述放电电路包括一放电控制开关，所述比较电路包括比较器coml。所述振荡器的输入端接收第一电流信号IA和第二电流信号IB，第三电流源13的负极与所述振荡器的输入端相连，第三电流源13的正极接地；PM0S晶体管MP9的源极和MPlO的源极均与一电源端相连，PMOS晶体管MP9的栅极与其自身的漏极相连，PMOS晶体管MP9的漏极与所述振荡器的输入端相连；PM0S晶体管MPlO的栅极与PMOS晶体管MP9的栅极相连，PMOS晶体管MPlO的漏极与所述电容Cl 一端相连，电容Cl的另一端接地；所述放电控制开关与所述电容Cl并联；比较器coml的第一输入端与PMOS晶体管MPlO的漏极和电容Cl之间的连接节点相连，比较器coml的第二输入端与基准电压Vl相连，比较器coml的输出端与放电控制开关的控制端相连，PMOS晶体管MPlO的漏极和电容Cl之间的连接节点作为振荡器的输出端输出三角波振荡信号。
[0013]进一步的，所述比较器coml的第一输入端和第二输入