时钟芯片供电电路的制作方法
【技术领域】
[0001]本实用新型涉及一种芯片备用电源，尤其是一种时钟芯片供电电路。
【背景技术】
[0002]公知的:在电子产品领域，时钟芯片应用已经很广泛，时钟芯片无疑是作为一种精确计时的电子器件，但是电子设备在断电时时钟芯片需要备用电源供电，否则重新上电后时钟芯片复位或者走停，然而一般采用的备用电源方案是用纽扣电池，纽扣电池可分为一次性电池跟可充电电池，已知时钟芯片的待机功耗已经做的很低，以40mAh —次性的纽扣电池为例理论维持3年以上，但是从纽扣电池规格书中一般标明电池寿命期I年，实际应用也是。可充电纽扣电池可以循环充放电使用，但是成本较高。本实用新型公开的一种使用法拉电容做备用电源储能件，通过电路设计实现主电源与备用电源自动切换的电路，实现了低成本的可充电备用电源。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是提供一种时钟芯片供电电路，该时钟芯片供电电路能够为时钟芯片提供备用电源，且具备低成本的循环充放电功能，满足一般电子产品的需求。
[0004]本实用新型解决其技术问题所采用的技术方案是:时钟芯片供电电路，包括主电源电路、备用电源电路以及时钟芯片；
[0005]所述主电源电路包括主电路接口 ；所述备用电源电路包括备用电路接口、二极管、三极管、第一电容、第一电阻以及第二电阻；所述时钟芯片具有主电源端口、备用电源端口以及接地端口；
[0006]所述备用电路接口具有的电压不高于主电路接口的电压；
[0007]所述主电路接口与主电源端口电连接，所述接地端口接地；所述备用电路接口与二极管具有的正极电连接，所述二极管具有的负极连接到第一电容具有的正极，所述第一电容具有的负极接地；
[0008]所述三极管具有的基极连接到备用电路接口，并通过第一电阻接地；所述三极管具有的发射极与第一电容的正极电连接；所述三极管具有的集电极通过第二电阻连接到时钟芯片的备用电源端口。
[0009]进一步的，时钟芯片供电电路，还包括第二电容；所述第二电容一端接主电路接口，另一端接地。
[0010]优选的，所述第一电容米用法拉电容。
[0011 ] 优选的，所述二极管采用肖特基二极管。
[0012]本实用新型的有益效果是:本实用新型所述的时钟芯片供电电路，通过设置备用电源电路，能够在主电源断电的情况下，代替传统的纽扣电池为时钟芯片供电；同事在备用电源电路中采用电容进行蓄电；因此本实用新型所述的时钟芯片供电电路能够保证时钟在断电情况下持续供电，避免时钟断电失效，同时可以循环使用，成本低。
【附图说明】
[0013]图1是本实用新型所述一种时钟芯片供电电路示意图；
[0014]图中标示:1-主电源电路，11-主电路接口，12-第二电容，2-备用电源电路，21-备用电路接口，22- 二极管，23-三极管，24-第一电容，25-第一电阻，26-第二电阻，3-时钟芯片。
【具体实施方式】
[0015]下面结合附图和实施例对本实用新型进一步说明。
[0016]如图1所示，本实用新型所述时钟芯片供电电路，包括主电源电路1、备用电源电路2以及时钟芯片3 ；
[0017]所述主电源电路I包括主电路接口 11 ;所述备用电源电路2包括备用电路接口21、二极管22、三极管23、第一电容24、第一电阻25以及第二电阻26 ;所述时钟芯片3具有主电源端口 VCC2、备用电源端口 VCCl以及接地端口 GND ；
[0018]所述备用电路接口 21具有的电压不高于主电路接口 11的电压；
[0019]所述主电路接口 11与主电源端口 VCC2电连接，所述接地端口 GND接地；所述备用电路接口 21与二极管22具有的正极电连接，所述二极管22具有的负极连接到第一电容24具有的正极，所述第一电容24具有的负极接地；
[0020]所述三极管23具有的基极连接到备用电路接口 21，并通过第一电阻25接地；所述三极管23具有的发射极与第一电容24的正极电连接；所述三极管23具有的集电极通过第二电阻26连接到时钟芯片3的备用电源端口 VCCl。
[0021]所述时钟芯片供电电路，包括主电源电路1、备用电源电路2 ;所述备用电源电路I具有的电压(F-Vcc)不高于主电源电路2具有的电压(Z-Vcc)。在外电源正常供电时，主电源电路I与备用电源电路2均与外电源连接。根据时钟芯片的芯片资料，可知某一时钟芯片的电源供电范围，已知的，时钟芯片3的主电源电压 > 备用电源电压时，由主电源电路I供电，主电源电压〈备用电源电压时，由备用电源电路2供电，以上因时钟芯片不同稍有差升。
[0022]工作过程中:
[0023]主电路接口 11以及备用电路接口 21均与外部电源通电。可以采用同一个外部电源分别与主电路接口 11和备用电路接口 21接通，只是在外部电源与备用电路接口 21之间设置降压装置，使得所述备用电路接口 21具有的电压不高于主电路接口 11的电压。
[0024]外部电源正常供电时，时钟芯片3通过主电路接口 11与外部电源电连接，外部电源直接对时钟芯片3供电。此时所述三极管23的发射极通过二极管22以及备用电路接口21与外部电源接通，所述三极管23的基极直接连接到备用电路接口 21，因此三极管23的发射极电压低于基极的电压，三极管23截止。因此从备用电路接口 21输入的电源只会通过二极管22给第一电容24充电，直到第一电容24充满为止。
[0025]当当外部电源断电时，主电源电路I停止供电，所述第一电容24正极连接三极管23的发射极，三极管23的基极通过第一电阻25连接到地，同时与三极管23的基极连接的备用电路接口 21断电；因此三极管23导通，第一电容24放电，电流依次经过三极管23发射极、集电极、第二电阻26给时钟芯片3的第二电源端口 VCC2供电，实现断电自动切换备用电源。
[0026]同时可以根据实际应用情况通过设置第一电阻25、第二电阻26、第一电容24的取值大小，改变放电时间，经过测试可以实现大于30天的持续供电。
[0027]综上所述，本实用新型所述的一种时钟芯片供电电路，实现了时钟芯片3外部电源正常供电时的供电与外部电源断开时，备用电源自动切换并持续供电的功能，同时备用电源电路2中采用的储能元件是第二电容器24，成本较低，而且还能循环充放电使用，这样既能保证断电时钟正常走时，又能解决更换纽扣电池的麻烦，也避免了采用可充电纽扣电池的成本较高的问题。
[0028]进一步的，时钟芯片供电电路，还包括第二电容12 ;所述第二电容12—端接主电路接口 11，另一端接地。所述第二电容12能够起到滤波作用。
[0029]为了满足较大的蓄电量，同时降低成本，优选的，所述第一电容24采用法拉电容。
[0030]为了降低压降，优选的所述二极管22采用肖特基二极管。所述肖特基二极管导通压降低，使得第一电容24充满电时电压与充电电压更接近。
【主权项】
1.时钟芯片供电电路，其特征在于:包括主电源电路(I)、备用电源电路(2)以及时钟芯片⑶； 所述主电源电路(I)包括主电路接口(11);所述备用电源电路⑵包括备用电路接口(21)、二极管(22)、三极管(23)、第一电容(24)、第一电阻(25)以及第二电阻(26);所述时钟芯片(3)具有主电源端口(VCC2)、备用电源端口(VCCl)以及接地端口(GND)； 所述备用电路接口(21)具有的电压不高于主电路接口(11)的电压； 所述主电路接口(11)与主电源端口(VCC2)电连接，所述接地端口(GND)接地；所述备用电路接口(21)与二极管(22)具有的正极电连接，所述二极管(22)具有的负极连接到第一电容(24)具有的正极，所述第一电容(24)具有的负极接地； 所述三极管(23)具有的基极连接到备用电路接口(21)，并通过第一电阻(25)接地；所述三极管(23)具有的发射极与第一电容(24)的正极电连接；所述三极管(23)具有的集电极通过第二电阻(26)连接到时钟芯片(3)的备用电源端口(VCCl)。2.如权利要求1所述的时钟芯片供电电路，其特征在于:还包括第二电容(12);所述第二电容(12) —端接主电路接口(11)，另一端接地。3.如权利要求2所述的时钟芯片供电电路，其特征在于:所述第一电容(24)采用法拉电容。4.如权利要求2所述的时钟芯片供电电路，其特征在于:所述二极管(22)采用肖特基二极管。
【专利摘要】本实用新型提供了一种能够为时钟芯片提供备用电源，成本较低的时钟芯片供电电路。该供电电路包括主电源电路、备用电源电路以及时钟芯片；所述主电源电路包括主电路接口；所述备份电源电路包括备用电路接口、二极管、三极管、第一电容、第一电阻以及第二电阻；所述备用电路接口具有的电压不高于主电路接口的电压；所述主电路接口与主电源端口电连接，接地端口接地；所述备用电路接口通过二极管与第一电容电连接，所述三极管的基极连接到备用电路接口，并通过第一电阻接地；三极管的发射极与第一电容电连接；三极管的集电极通过第二电阻连接到时钟芯片的备用电源端口。采用该时钟芯片供电电路，避免时钟断电失效，同时可以循环使用，成本低。
【IPC分类】H02J9/06, G04G19/10
【公开号】CN204886398
【申请号】CN201520539399
【发明人】马振杰, 孔红彦, 赵静, 马小虎, 刘泽华, 王旭升, 鲁万鑫, 罗兴
【申请人】宁夏赛文节能设备制造有限公司
【公开日】2015年12月16日
【申请日】2015年7月24日