一种低功耗的电源供电系统的制作方法
【专利摘要】本实用新型涉及一种低功耗的电源供电系统，包括带隙基准生成电路、参考电压缓冲器、比较器一、比较器二、时序控制电路、PMOS功率管和NMOS功率管，带隙基准生成电路产生基准电压，基准电压保持在电容C1上面，基准电压作为参考电压缓冲器的输入，参考电压缓冲器生成参考电压vref_l和参考电压，参考电压vref_l保持在电容C2a上面，参考电压vref_h保持在电容C2b上面，参考电压vref_l、vref_h分别作为比较器一、二的负向输入端，比较器一、二的输出控制功率管，功率管的输出作为比较器一和比较器二的正向输入。本实用新型解决了现有的降低电源供电系统功耗的方式存在减小功耗有限的技术问题，本实用新型利用供电系统断续工作和电容保持的方法降低了电源供电系统的功耗。
【专利说明】
一种低功耗的电源供电系统
技术领域
[0001]本实用新型涉及一种低功耗的电源供电系统。
【背景技术】
[0002]现有的电源供电系统如图1所示，首先由带隙基准生成电路生成一个带隙基准电压vbgr，带隙基准电压vbgr作为参考电压缓冲器的输入，参考电压缓冲器用vbgr做基准，生成另外一个参考电压vref。参考电压vref作为后面LDO的输入参考电压。LDO由运算放大器，功率管和反馈电阻网络组成。运算放大器保证反馈电压vfb与参考电压vref相等，功率管提供负载需要的大电流，根据电阻Rl和电阻R2的比例，设置需要的输出电压大小。因为带隙基准生成电路、参考电压缓冲器以及运算放大器存在的很大的功耗，导致整个电源供电系统的功耗较大。现有的方法通过减小带隙基准生成电路、参考电压缓冲器和运算放大器的功S(Iq)来减小电源供电系统的整体功耗。
[0003]虽然上述方式可以减少供电系统的功耗，但是还存在以下缺点:
[0004]1、减小运算放大器的功耗会影响电源供电系统的响应速度；
[0005]2、减小带隙基准生成电路和参考电压缓冲器的功耗会影响他们的性能，进而影响电源供电系统的性能；
[0006]3、能减小的整体功耗比较有限。
【发明内容】
[0007]为了解决现有的降低电源供电系统功耗的方式存在减小功耗有限的技术问题，本实用新型提供一种低功耗的电源供电系统。
[0008]本实用新型的技术解决方案:
[0009]—种低功耗的电源供电系统，其特殊之处在于:包括带隙基准生成电路、参考电压缓冲器、比较器一、比较器二、时序控制电路、PMOS功率管和NMOS功率管，
[0010]带隙基准生成电路产生基准电压vbgr，基准电压vbgr保持在电容Cl上面，基准电压vbgr作为参考电压缓冲器的输入，参考电压缓冲器生成参考电压vref_l和参考电压vref_h，参考电压vref_l保持在电容C2a上面，参考电压vref_h保持在电容C2b上面，
[0011]参考电压vref_l作为比较器一的负向输入端，参考电压vref_h作为比较器二的负向输入端，比较器一的输出zgate_p控制PMOS功率管，比较器二的输出zgate_n控制NMOS功率管，PMOS功率管和NMOS功率管的输出电压vout作为比较器一和比较器二的正向输入，
[0012]PMOS功率管和NMOS功率管的输出电压vout保持在负载电容CL上面；
[0013]带隙基准生成电路和电容Cl之间设置有开关SI，参考电压缓冲器与电容C2a之间设置有开关S2，参考电压缓冲器与电容C2b之间设置有开关S3，
[OOM]时序控制电路输入端输入来自外部的时钟信号elk和外部使能信号en_deep_pd，输出开关使能信号S1、开关使能信号s2、使能信号enl、使能信号en2和使能信号en3;
[0015]开关使能信号Si控制开关SI，开关使能信号s2控制开关S2和开关S3，使能信号enl控制带隙基准生成电路，使能信号en2控制参考电压缓冲器，使能信号en3控制比较器一和比较器二。
[0016]开关使能信号sl/s2和使能信号enl/en2在同一个周期中有三个时间段，在Tl时间段，使能信号enl/en2为低电平，开关使能信号sl/s2为低电平；
[0017]在T2时间段，使能信号enl/en2为高电平，开关使能信号sl/s2为低电平；
[0018]在T3时间段，使能信号enl/en2为高电平，开关使能信号sl/s2为高电平；
[0019]Tl时间段内保证基准电压vbgr、参考电压vref_l和参考电压vref_h的电压降在输出误差范围内；
[0020]T2时间段内保证带隙基准生成电路输出的基准电压和参考电压缓冲器输出的参考电压达到目标值；
[0021]T3时间段内保证电容Cl上面保持的基准电压vbgr达到目标值、电容C2a上面保持的参考电压vref_l和电容C2b上面保持的参考电压vref_h达到目标值。
[0022]外部使能信号en_deep_pd为高电平，使能信号en3在同一个周期分为两个时间段，
[0023]时间段T4内使能信号en3为低电平，时间段T5内使能信号en3为高电平；
[0024]T4时间段内保证输出电压vout的值在设定的阈值范围内，在T5时间内，保证负载电容CL保持的输出电压vout达到目标值。
[0025]—种低功耗的电源供电方法，其特殊之处在于:包括以下步骤:
[0026]I)搭建权利要求1 -3之任一所述的低功耗的电源供电系统；
[0027]2)使能信号enl和使能信号en2在Tl时间段保持低电平，带隙基准生成电路和参考电压缓冲器保持关断状态;基准电压vbgrii过电容Cl来保持;参考电压vref_l和参考电压vref_h分别通过电容C2a和电容C2b来保持；
[0028]3)使能信号enl和使能信号en2在T2时间段变为高电平，带隙基准生成电路和参考电压缓冲器保持开启状态，带隙基准生成电路的输出和参考电压缓冲器的输出在一定时间内到达目标值;开关SI和开关S2继续保持关断状态；
[0029]4)使能信号enl和使能信号en2在T3时间段保持高电平;带隙基准生成电路和参考电压缓冲器的输出电压稳定在目标值;开关SI和开关S2为闭合状态，基准电压vbgr被带隙基准生成电路的输出充到其目标值，参考电压vref_l和参考电压vrefj!被参考电压缓冲器的输出充到其目标值；
[°03°] 5)在外部使能信号en_deep_pd为低电平时，使能信号en3处于高电平，比较器一、比较器二正常工作:
[0031 ]当比较器一检测到输出电压vout比参考电压vref_l低，比较器一输出为低电平，同时比较器二输出zgate_n也变为低电平，匪OS功率管关断，通过PMOS功率管给负载电容CL充电；
[0032]当比较器二检测到输出电压VOUt比参考电压vref_h还高时，比较器二输出zgate_η变为高电平，同时比较器一输出zgate_p&变为高电平，PMOS功率管关断，通过NMOS功率管给负载电容CL放电；
[0033]6)在外部使能信号en_deep_pd为高时，系统进入省电模式:
[0034]使能信号en3在T4时间内为低电平，比较器一和比较器二关断；使能信号en3在T5时间内为高电平，比较器一和比较器二正常工作。
[0035]Tl时间段内保证基准电压vbgr、参考电压vref_l和参考电压vref_h的电压降在输出误差范围内；
[0036]T2时间段内保证带隙基准生成电路的输出和参考电压缓冲器的输出达到目标值；
[0037]T3时间段内保证电容Cl上面保持的基准电压vbgr达到目标值、电容C2a上面保持的参考电压vref_l和电容C2b上面保持的参考电压vref_h达到目标值。
[0038]T4时间段内保证输出电压vout的值在设定的阈值范围内，在T5时间内，保证负载电容CL保持的输出电压vout达到目标值。
[0039]本实用新型所具有的优点:
[0040]本实用新型利用供电系统断续工作和电容保持的方法降低了电源供电系统的功耗。
【附图说明】
[0041]图1为现有电源供电电路示意图；
[0042]图2为本实用新型的电源供电系统的电路结构示意图；
[0043]图3为本实用新型带隙基准和参考电压缓冲器的时序控制示意图；
[0044]图4为比较器的使能信号en3的时序控制示意图。
【具体实施方式】
[0045]本实用新型的电源供电系统的电路结构见图2。该电源供电系统由一个“带隙基准生成电路”，“一个参考电压缓冲器”，两个“比较器”，多个分散的“功率管”和“时序控制电路”组成。带隙基准生成电路产生基准电压vbgr，vbgr保持在电容Cl上面。Vbgr作为参考电压缓冲器的输入，参考电压缓冲器用vbgr做参考电压，生成另外两个参考电压:#^_1和vrefjuvref^l和vref_h分别保持在电容C2a和C2b上面。其中vref_l和vref_h分别作为比较器一和比较器二的输入。比较器一的输出“zgate_p”控制PMOS功率管，比较器二的输出zgate_n控制NMOS功率管。“带隙基准生成电路”，“参考电压缓冲器”和“比较器”分别受使能信号enl，en2和en3控制，使他们在大部分时间内是关掉的，从而达到节省功耗的目的。enl，en2和en3由数字控制电路产生。在“带隙基准生成电路”和“参考电压缓冲器”关掉的时间内，靠电容来保持vbgr，vref_l和vref_h。在比较器一和比较器二关掉的时候，输出电压vout靠负载电容来保持。
[0046]“带隙基准生成电路”和开关SI以及“参考电压缓冲器”和开关S2的时序控制见图
3.—个周期中有三个阶段。
[0047](I)在第一个阶段，“enl”和“en2”保持低电平，所以在该阶段，“带隙基准生成电路”和“参考电压缓冲器”保持关断状态；电压vbgrii过电容Cl来保持；电压vref_l和vref_h分别通过电容C2a和C2b来保持。开关SI和S2保持关断，使vbgr不受“带隙基准生成电路”输出的影响，电压vref_l和vref_h不受“参考电压缓冲器”输出的影响。第一个阶段时间Tl的长短由vbgr，vref_l和vref _h上面的漏电流决定:漏电流越小，TI的时间可以越长。在TI时间内，vbgr，vref_l和vref_h上面的电压降需要在输出误差可接受的范围内。
[0048](2)在第二阶段，“enl”和“en2”变为高电平，所以在该阶段，“带隙基准生成电路”和“参考电压缓冲器”保持开启状态，他们的输出电压在一定时间内到达目标值;在该阶段，开关SI和S2继续保持关断状态，使vbgr不受“带隙基准生成电路”输出的影响，电压vref_l和vrefj!不受“参考电压缓冲器”输出的影响。第二个阶段时间T2的长短由“带隙基准生成电路”和“参考电压缓冲器”输出电压达到目标值的时间决定:到达目标值的时间越短，T2的时间就可以越短。在T2时间内，“带隙基准生成电路”和“参考电压缓冲器”的输出电压需要达到稳定的目标值。
[0049](3)在第二阶段，“enl”和“en2”仍然保持高电平；“带隙基准生成电路”和“参考电压缓冲器”的输出电压保持在稳定的目标值;在该阶段，开关SI和S2变为闭合状态，vbgr被“带隙基准生成电路”的输出充到其目标值，vref_l和vrefj!被“参考电压缓冲器”的输出充到其目标值。第三个阶段时间T3的长短由电容上面需要的充电时间长短来决定，需要的充电时间越短，T3就越短;在T3时间内，电容Cl上面的vbgr电压必须达到其目标值，电容C2a和电容C2b上面电压vref_l和vref_h也必须达到其目标值。
[0050]比较器en3的时序控制见图4:
[0051 ] (I)在en_deep_pd为低时，处于正常工作模式，en3—直为高，即比较器一直工作:当比较器I检测到输出电压vout比vref_l还低时，zgate_p变为低电平，通过PMOS功率管给负载电容充电；当比较器2检测到输出电压vout比vref_h还高时，zgate_n变为高电平，通过NMOS功率管给负载电容放电。
[0052](2)在en_deep_pd为高时，供电系统进入省电模式，en3部分时间为高，部分时间为低。在T4时间内，en3为低，比较器I和比较器2关断;在T5时间内，en3为高，比较器I和比较器2正常工作。在T4时间内，需要保证vout在能够容忍的范围内；在了5时间内，需要保证vout能够恢复到目标值。
【主权项】
1.一种低功耗的电源供电系统，其特征在于:包括带隙基准生成电路、参考电压缓冲器、比较器一、比较器二、时序控制电路、PMOS功率管和NMOS功率管， 带隙基准生成电路产生基准电压vbgr，基准电压vbgr保持在电容CI上面，基准电压vbgr作为参考电压缓冲器的输入，参考电压缓冲器生成参考电压vref_l和参考电压vref_h，参考电压vref_l保持在电容C2a上面，参考电压vref_h保持在电容C2b上面， 参考电压vref_l作为比较器一的负向输入端，参考电压vref_h作为比较器二的负向输入端，比较器一的输出zgate_p控制PMOS功率管，比较器二的输出zgate_n控制NMOS功率管，PMOS功率管和NMOS功率管的输出电压vout作为比较器一和比较器二的正向输入， PMOS功率管和NMOS功率管的输出电压vout保持在负载电容CL上面； 带隙基准生成电路和电容Cl之间设置有开关SI，参考电压缓冲器与电容C2a之间设置有开关S2，参考电压缓冲器与电容C2b之间设置有开关S3， 时序控制电路输入端输入来自外部的时钟信号elk和外部使能信号en_deep_pd，输出开关使能信号S1、开关使能信号s2、使能信号enl、使能信号en2和使能信号en3; 开关使能信号si控制开关SI，开关使能信号s2控制开关S2和开关S3，使能信号enl控制带隙基准生成电路，使能信号en2控制参考电压缓冲器，使能信号en3控制比较器一和比较口口 _-?σ~- ο2.根据权利要求1所述的低功耗的电源供电系统，其特征在于:开关使能信号sl/s2和使能信号enl/en2在同一个周期中有三个时间段，在Tl时间段，使能信号enl/en2为低电平，开关使能信号sl/s2为低电平； 在T2时间段，使能信号enl/en2为高电平，开关使能信号sl/s2为低电平； 在T3时间段，使能信号enl/en2为高电平，开关使能信号sl/s2为高电平； Tl时间段内保证基准电压vbgr、参考电压vref_l和参考电压vref_h的电压降在输出误差范围内； T2时间段内保证带隙基准生成电路输出的基准电压和参考电压缓冲器输出的参考电压达到目标值； T3时间段内保证电容Cl上面保持的基准电压vbgr达到目标值、电容C2a上面保持的参考电压vref_l和电容C2b上面保持的参考电压vref_h达到目标值。3.根据权利要求2所述的低功耗的电源供电系统，其特征在于:外部使能信号en_deep_Pd为高电平，使能信号en3在同一个周期分为两个时间段， 时间段T4内使能信号en3为低电平，时间段T5内使能信号en3为高电平； T4时间段内保证输出电压vout的值在设定的阈值范围内，在T5时间内，保证负载电容CL保持的输出电压vout达到目标值。
【文档编号】H02M3/158GK205490150SQ201620197828
【公开日】2016年8月17日
【申请日】2016年3月15日
【发明人】成俊
【申请人】西安紫光国芯半导体有限公司