高精度数字信号处理通用脉冲发生装置的制作方法

专利名称：：高精度数字信号处理通用脉冲发生装置的制作方法
技术领域：
：本发明涉及一种高精度数字信号处理通用脉冲发生装置，属电力系统控制
技术领域：
。脉冲发生器是新型静止无功发生器(ASVG)装置中最为重要的部分之一。首先，为了保证ASVG装置的运行，脉冲发生器必须产生脉冲使ASVG输出的电压始终与系统电压保持高度的步调一致(同步)，否则ASVG装置将过电流而无法工作。其次，脉冲发生器必须产生高度对称的触发脉冲，保证ASVG单相桥正负半周完全对称，否则将导致直流偏磁引起桥内部过电流。其三，由于大型的ASVG装置产生的电压与系统电压的相角差δ在零无功功率时几乎为零，而在额定无功功率时仅3度左右。因此，为了精确控制无功功率，必须对装置和系统电压的相角差进行精密的调节，所以脉冲发生器必须能产生高精度的触发脉冲。触发信号的产生有多种方法，归纳起来有三种模拟方法、模拟和数字相结合的方法以及纯数字方法。模拟方法的主要特点是输出信号的频率、相位连续可调，输出信号的幅值可获得很高的稳定性，但相位和频率的时间稳定性不好，电路调试困难，难以实现程控。实践证明基于锁相环技术的脉冲发生器，频率跟踪速度慢，脉冲精度较差(相对50Hz频率为0.2度电角度)，在系统电压发生变化时，ASVG容易过流，无功功率调节精度不高。而数字方式的主要特点是输出信号频率、相位和幅值稳定性高，相位调节与幅度无关，电路调试简单，与计算机接口方便。在《清华大学学报(自然科学版)》1997年第37卷、第7期上第35页《高精度ASVG数字脉冲发生器研究》一文中介绍的脉冲发生器是采用单片机8798和声表面波器件实现的，现场运行证明精度无法达到设计要求(见《电力系统自动化》1999年第21期上文献介绍)。国外文献上介绍的ASVG脉冲发生器也基本是采用单片机实现的，因而精度不高。本发明的目的是设计高精度数字信号处理通用脉冲发生装置使脉冲发生器能快速地与系统正序电压同步，精确地测量系统正序电压的频率，同时自身具有足够快的处理速度和精度才能保证产生的脉冲与系统电压高度同步、具有高度的对称性和高的精度。本发明设计的高精度数字信号处理通用脉冲发生装置，由数字同步信号产生器，脉冲生成及处理器，锁存器及双口RAM组成；其中的数字同步信号发生器包括将电力系统送来的三相电压信号进行高速同相采样保持、A/D转换的芯片U9、U10和U11；其中的锁存器包括将脉冲生成及处理器产生的脉冲进行锁存的芯片U4、U5、U6、U7；其中的脉冲生成及处理器包括将数字同步信号产生器送来的三相数字同步信号进行处理与测量并根据双口RAM送入的脉冲角度信号产生脉冲的芯片U1；其中的双口RAM电路包括用以储存控制器的角度信号的芯片U7和U8。本发明的效果如表1和表2所示，其中分别给出了实测的本发明装置产生的L和R路脉冲的占空比、三相间的120度相差以及其它各重与0度桥间的相位差。表3则给出了在给定角度下所发出的脉冲与同步信号间的相位差。实验结果显示该脉冲发生器的误差小于0.1度，可以满足工程要求。图7给出了ASVG装置并网前输出的阶梯波形及其频谱，其中频谱以各频率成分与基波幅值相对的分贝数表示。可见输出阶梯波中主要含23、25次谐波，它们的幅值分别为基波的4.15％和3.57％。该结果可以证明脉冲发生器产生的波形相位准确，可以使ASVG输出波形的谐波含量达到设计要求。表1L路脉冲测试结果表2R路脉冲测试结果<表3对给定δ的测试结果</tables>图1是本发明设计的脉冲发生装置的总体框图。图2、图3是脉冲发生装置中数字同步信号产生器的电路图。图4是锁存器的电路图。图5是本发明的装置中脉冲生成及处理器的电路图。图6是本发明的装置中双口RAM的电路图。图7(a)是本发明装置产生的脉冲控制的ASVG装置输出电压的波形。图7(b)是本发明装置产生的脉冲控制的ASVG装置输出电压的频谱。下面结合附图详细介绍本发明的内容。本发明是基于“虚拟转子法”以及DSP芯片的高精度脉冲发生装置，其主要特点为1)对系统电压采用基于“虚拟转子法”滤波的处理算法，使同步电压为纯正序基波信号，因此可以精确地测量电压的基波频率。同时采用纯正序基波电压作同步信号，利用“空间矢量法”可以将脉冲每周期同步一次改进为脉冲任意时刻均保持同步，大大增强了ASVG装置在系统电压变化时的生存能力。具体做法根据测得的某节点处的三相电压瞬时值ua(t)、ub(t)和uc(t)，可以定义该节点的三相电压空间矢量为u-p(t)=13[ua(t)+&alpha;&CenterDot;ub(t)+&alpha;2&CenterDot;uc(t)]]]>其中&alpha;=ej23&pi;]]>设u-p(t)=12[u&alpha;(t)+j&CenterDot;u&beta;(t)]]]>则三相电压空间矢量up(t)在复平面上的实部和虚部分别为u&alpha;(t)u&beta;(t)=23&CenterDot;1-12-12032-32&CenterDot;ua(t)ub(t)uc(t)]]>利用卡尔曼滤波，获得电压基波纯正序空间矢量up1(t)，令其幅值为Ap1(t)，相角为p1(t)，并定义电力系统的节点动态频率为该空间矢量在复平面上的旋转速度，即使用一个一阶惯性环节构成低通滤波器，将测频算法的实测频率作为其输入，其输出就是所需要的信号形成的“虚拟转子”频率。f0(s)=11+Tsfp1(s)]]>式中T为滤波器的时间常数，一般可取0.1到0.2秒。这样就去除了实测频率由于幅值的变化造成的振荡分量，而且同时去除了频率值本身所可能带有的快速变化分量，所得的频率分量更能准确地反映电力系统的功率变化情况。因为这样得到的频率相当于本地一个虚拟发电机的转子频率，所以称为“虚拟转子法”测频。2)采用高速的数字信号处理芯片(DSP)，将产生脉冲的时间精度大大提高可达1微妙，即脉冲精度达到0.02度。既保证了脉冲的高度对称性，又保证了ASVG产生电压与系统电压相角差δ可精密调节，从而可以精确地控制ASVG产生的无功功率。3)该脉冲发生装置不仅可用于ASVG的控制，还可用于使用静止开关器件的其他柔性交流输电技术(简称FACTS)装置。图1为本发明设计的高精度脉冲发生装置的总体框图。其中数字同步信号发生器电路对电网三相电压信号进行高速采样、A/D转换；脉冲生成及处理器将A/D转换的结果处理成三相纯正序同步信号并测量三相同步信号的频率及相位，并根据所测得的频率与相位及双口RAM送入的脉冲角度信号进行计算处理，产生脉冲信号并将其送至脉冲锁存器；锁存器对脉冲生成及处理器送来的脉冲进行锁存；双口RAM电路是控制器与本发明装置交流信息的场所，它可以储存控制器送来的脉冲角度信号，脉冲生成及处理器可以取得该信号，同时脉冲生成及处理器也可以送出信号至双口RAM，以便控制器可以从双口RAM取得。数字同步信号产生器电路如图2、3所示。图2中AD684的保持信号由U12(74273)的输出ADHOLD提供，其地址为420000H，写入“0”为保持状态，可以开始启动A/D转换；写入“1”为采样状态。A/D转换芯片为AD7891AP，8通道12位(U9)，AD地址为430000H。向芯片地址写入XXX100B为启动XXX通道转换，XXX从0到7为通道号。读该芯片地址得到AD转换结果。A/D转换的速度为1.6微秒，因此启动转换后一般要等待一会在读取转换结果。由于8路采用同一个ADHOLD信号，因此可以作到8通道同步采样。利用A/D转换可以获得三相电压同步信号，DSP脉冲发生与处理器采用“虚拟转子法”测量其相位与频率。J4为DSP脉冲发生与处理器与脉冲扩展电路的接口，其中SYIN为输入的单相同步信号(本发明既可采用三相同步信号经“虚拟转子法”测频与同步，也可仅用单路同步信号测频同步，保证了与一般脉冲发生器的兼容性)，SL和RL信号分别为S路脉冲和R路脉冲锁存器的锁存脉冲，D0--D15为数据线。U14A(74LS221)为单稳触发器，对同步信号进行整形。图3为8路A/D转换信号输入的前置级，采用LM324构成的跟随器对输入信号进行隔离，同时带有保护作用，因为后面的AD684采样保持芯片价格较昂贵，加入该级可以对AD684起保护作用。锁存器电路如图4所示，实际上是脉冲扩展电路。U5A输出的为经滤波、过零比较后的方波单相同步脉冲SYIN(保留该信号以保证与一般脉冲发生器的兼容性)。由于电力系统频率在50Hz附近，因此采用带通滤波对同步信号进行滤波，然后进行放大，使同步信号过零点非常陡，再经过限幅，及去抖动、去毛刺电路后产生稳定而干净的方波同步信号。J3为脉冲扩展电路与DSP脉冲产生及处理器的接口。U5、U6、U7、U8为脉冲锁存器，其锁存的脉冲信号经反相后送至高速光电隔离芯片6N137，经隔离后送往脉冲输出接口IDC3。脉冲发生及处理器电路如图5所示，其中U1为TMS320C31DSP芯片，是高精度脉冲发生装置的核心，除了一般的地址线(A0--A23)、数据线(D0--D31)和读写(R/W)等控制线外，带有仿真器接口EMU1及中断接口(INTX0--INTX3)，XTAL12为外部晶振，产生时钟信号，本发明中晶振频率选为40MHz。S2和S3为安装在一起同时动作的复位按钮，按下后松开，在RST和INTX1分别产生低电平脉冲，由于所选电容E2大于E4，因此INTX1低电平脉冲上升时间比RST脉冲滞后，这样按钮松开后，TMS320C31产生复位，并接收到INTX1中断，使其能够从400000H地址读取程序运行。U5为EPROM，其起始地址为400000H，装有数据处理及脉冲发生程序。该DSP的主要功能有三个a)对A/D采样的数据进行处理，如采用“虚拟转子法”对三相数字电压信号进行处理，得出基波纯正序信号，并测量相位及采用一定的惯性进行频率测量。b)根据测得的频率及相位与双口RAM中的脉冲角度计算出反映脉冲时间长短的计数值，并依次将其送给中断定时器。c)一旦中断定时器产生中断即向相应的端口(410000H对应S路和400001H对应R路)发送数据，数据的每一位代表一路脉冲。U1芯片的硬件资源使用如下外部中断0(INT0)用于与系统单相同步，来自扩展板的单相同步信号SYIN经74LS221去除毛刺的干扰，其输出(SYN)送入GAL22V10，经状态机处理后的输出触发C31的外部中断0(INT0)。外部中断服务程序读取上一周期的测频结果并启动相应的定时器装载R、S路的第一个脉冲。采用纯正序三相数字同步信号时该中断不用。U1芯片得到测频结果与相位后根据相位值启动相应的定时器装载R、S路的第一个脉冲。外部中断1(INT1)用于DSP程序的装载，在上电或手动复位后产生此中断。定时器0(TIMER0)用于单相同步信号的频率测量，在外部中断服务程序中被挂起和启动，当时频率从其COUNTER寄存器中读出。该频率受上、下限保护，以减小干扰对脉冲质量的影响。该定时器不引发中断。采用纯正序三相数字同步信号时该定时器不用。定时器1(TIMER1)用于发R/S第一个脉冲，在外部中断服务程序中被加载。该定时器引发中断，负责送出第一个脉冲并加载第二个。采用纯正序三相数字同步信号时该定时器由DSP根据测量的相位启动。串口0发送定时器用于发R/S的其余23个脉冲，在定时器1中断服务程序中被初次加载(加载第二个脉冲)。该定时器引发中断，负责送出当前的脉冲并加载下一个直到加载完毕所有24个脉冲。现脉冲为每15度刷新一次，每周期刷新24次，有可能获得更快的刷新速度。双口RAM电路如图6所示，U7、U8分别为IDT7132、IDT7142双端口RAM芯片，它们共同构成2K16位双口RAM。该双口RAM分别带有两组独立的地址线和数据线，右边的数据线(D0--D15)、地址线(A0--A10)及R/W控制线、选通线(DURAM)等与DSP脉冲发生器相连，而左边相应的线则与能给出脉冲控制角的CPU相连。该双口RAM是DSP脉冲发生器与外部控制器的数据接口。当双口RAM两边对其内部同一内存单元同时进行写或一读一写时，其内部的判断逻辑将给出忙(BSYL或BSYR)信号，根据该信号可以对OEL或OER进行控制，以避免对同一内存单元的同时写或一读一写。本发明中利用U6(GAL22V10)芯片编程实现。脉冲发生器侧双口RAM的起始地址均设定为450000H。U6还为EPROMU5，锁存器U12，A/D转换芯片U9，及脉冲扩展板上的脉冲锁存器(SL和RL)提供选通脉冲。U6对外部整形后的单路同步信号SYN进行处理，使INTX0在SYN上升沿产生纳秒级窄脉冲用于脉冲发生器的测频与同步中断。为方便与外部控制器接口，特别留出J1和J2口。如果外部控制器为一般的微机控制器则可设计一总线接口电路直接与J1相连，构成带脉冲发生器的完整控制器。如果外部控制器带IDT7132、IDT7142双口RAM，则可与J2相接。J1和J2也为一个控制器带多个脉冲发生器提供了接口。权利要求1.一种高精度数字信号处理通用脉冲发生装置，其特征在于该脉冲发生装置由数字同步信号产生器，脉冲生成及处理器，锁存器及双口RAM组成；其中的数字同步信号发生器包括将电力系统送来的三相电压信号进行高速同相采样保持、A/D转换的芯片U9、U10和U11；其中的锁存器包括将脉冲生成及处理器产生的脉冲进行锁存的芯片U4、U5、U6、U7；其中的脉冲生成及处理器包括将数字同步信号产生器送来的三相数字同步信号进行处理与测量并根据双口RAM送入的脉冲角度信号产生脉冲的芯片U1；其中的双口RAM电路包括用以储存控制器的角度信号的芯片U7和U8。全文摘要本发明涉及一种高精度数字信号处理通用脉冲发生装置,包括将电力系统送来的三相电压信号进行采样保持、A/D转换的数字同步信号产生器芯片;将脉冲进行锁存的锁存器;将三相数字同步信号进行处理与测量并根据双口RAM送入的脉冲角度信号产生脉冲的脉冲生成及处理器;用以储存控制器的角度信号的双口RAM电路。本发明设计的脉冲发生器产生的波形相位准确,可以使ASVG输出波形的谐波含量达到设计要求。文档编号H03L7/00GK1260637SQ00100558公开日2000年7月19日申请日期2000年1月25日优先权日2000年1月25日发明者姜齐荣,王强,王仲鸿申请人:清华大学