半导体集成电路的输入缓冲器的制作方法

文档序号:7534903阅读:406来源:国知局
专利名称:半导体集成电路的输入缓冲器的制作方法
技术领域
本发明涉及一种具有不同工作方式的半导体集成电路的输入缓冲器。带有输入缓冲器的集成电路一般也称为输入缓冲器,其作用例如是将集成电路与外部输入输入信号连接。经常使用的公知输入缓冲器驱动电路例如是CMOS反相电路,该电路的特点首先是开关速度高,而且静态损耗电流小。
然而,特别是对于具有相对较低供电电压的集成电路而言,简单的CMOS反相电路就其特定的功能而言,已经无法满足要求。由于反相电路局部具有更低的开关阈值,存在一定的危险是,输入信号的开关电平出现检测错误。其后果是出现错误的开关过程。此外还存在一个不可忽视的不断积累故障信号的问题,因为反相电路的故障敏感性会由于供电电压过低造成的较低开关电平而增加。
为了避免上述缺点,输入缓冲器驱动电路例如为差动放大器,其中在一个输入端送入输入信号,在另一个输入端送入一个用于控制开关阈值的可变参考电位。一般而言,通过一个差动放大器电路将会有静态电流流动,当使用多个具有差动放大器的输入缓冲器时,例如会大大降低集成电路的最小允许电流。
为了在集成电路的省电工作方式中实现比正常工作方式更小的电流消耗,输入缓冲器的差动放大器并不用于省电工作方式,大多将其关闭。输入缓冲器和差动放大器其输入信号用于控制半导体电路工作方式的切换,该缓冲器在激活状态下保持其功能,以便保证迅速切换,或者它也同样关闭。这样就造成相应的输入缓冲器具有相对较长的激活时间。
本发明的任务是,提供一种具有输入缓冲器的半导体电路,它在该半导体电路的多种工作方式之一中具有尽可能小的输入缓冲器耗电量,而且具有相对较小的面积需求。
以上任务通过权利要求1的特征部分所述半导体集成电路方案得到解决。其它有利的改进和完善体现在从属权利要求所述方案中。
所述的半导体集成电路包括多个输入缓冲器,它们分别具有一个用于输入信号的接线端子。为实现在一个第一工作方式和一个第二工作方式之间的转换控制,所述半导体电路包括至少一个输入缓冲器,它具有一个包括反相电路的驱动电路,所述驱动电路可根据规则被驱动进入第一和第二工作方式,其他输入缓冲器分别具有一个差动放大器电路,它在第二工作方式中关闭。所述第一工作方式例如用于半导体电路的正常运行,所述第二工作方式用于半导体电路的省电运行,该方式和正常运行方式相比具有更低的最小耗电量。
在工作方式的转换控制中使用了一个带有反相电路的驱动电路,所以和使用差动放大器电路的方式相比,前者可实现更小的静态最小电流消耗。所述反相电路的设计可保证,与差动放大器电路相比,在使用相对更低的供电电压的情况下,能够得到同样优良和可靠的开关特性。所述输入缓冲器的反相电路可以在第一和第二工作方式中按常规方式驱动。为减小在第二工作方式中的静态最小电流消耗,可将第二工作方式中不使用的输入缓冲器或者其差动放大器关闭。
本发明所述半导体电路的另一个特点是,其面积相对较小,因为所述反相电路可以在两种工作方式中按常规方式驱动,所以不再需要额外的电路,如差动放大器电路。因此本发明所述半导体电路的优点特别是可以使用在移动工作的电路中,例如移动电话或者手提电脑。
在本发明的一个实施例中,所述反相电路具有开关晶体管和一个磁滞晶体管,后者的控制端子连接在驱动电路的输出端,而且其控制线段平行于开关晶体管的控制线段。通过配置磁滞晶体管,就反相电路的开关阈值而言,特别是在迄今为止一直是关键性的输入信号低-高过渡过程中实现更高的开关阈值。
在本发明的另一个有利的实施例中,为控制工作方式之间的转换,所述输入缓冲器的驱动电路具有另一个反相电路它与上述反相电路串联连接。通过在磁滞晶体管的控制极接线之前配置另一个反相电路,除了可实现磁滞晶体管的完全截止外,还可实现磁滞晶体管控制输入端的控制信号的更大的脉冲波前缘上升陡度,从而实现极短的开关时间。
在本发明的另一个实施例中,所述反相电路具有至少两个导通类型不同的开关晶体管,该晶体管根据其导通类型具有不同的尺寸。例如在使用CMOS反相级时,考虑到其电流输出能力,P沟道晶体管的尺寸要大于N沟道晶体管的尺寸。以此方式可在较小的供电电压下至少部分地补偿P沟道晶体管导通性能的下降。与此相关的是除了开关晶体管可有不同的尺寸外,作为选择和补充,同样可以将较多数量的P沟道晶体管串联在一起,从而提高P沟道晶体管的电流输出能力。
下面对照附图所示实施例对本发明作进一步的说明。


图1表示一个具有输入缓冲器的半导体集成电路的示意图,图2表示输入缓冲器的驱动电路,其中包括一个差动放大器,图3表示输入缓冲器的驱动电路,其中包括一个反相电路,图1表示的是一个具有输入缓冲器IB1至IBn的半导体集成电路1的示意图。所述输入缓冲器IB1至IBn各自具有输入信号接线端子IN1至INn。半导体电路1包括一个第一工作方式和一个第二工作方式,两者例如分别对应于所述半导体电路的正常工作方式和省电工作方式(功率降低模式)。为控制所述工作方式之间的转换,其中例如设置了一个输入缓冲器IB1。通过其接线端子IN1可控制所述集成式半导体电路1是处在第一工作方式中,还是处在第二工作方式中。特别是在集成式半导体存储器中,例如同步DRAM,为此还应用了两个输入信号。根据一个对应的激活信号,所述半导体存储器在下一个激活时钟信号作用下,从省电工作方式转换到正常工作方式。其中的目的是,尽量无延迟地在激活时钟信号的开关脉冲前缘之后,使所述半导体存储器重新完全进入工作状态。
图1中所示的其他输入缓冲器IB2至Ibn均具有差动放大器电路。具有差动放大器的输入缓冲器IB2至Ibn之一的一个驱动电路见图2所示。差动放大器DA的输入信号就是用于调节差动放大器DA的开关阈值的信号IN和参考电位Vref。输入缓冲器IB的输出信号就是信号OUT。为尽量保持较低的静态最小电流消耗,只用于一个工作方式,而在第二工作方式中不使用的输入缓冲器IB2至Ibn被关闭。
图3表示的实施例是输入缓冲器IB1的驱动电路,它用于控制所述工作方式之间的切换。所示驱动电路10中包括一个反相电路11,同由两个开关晶体管T1和T2组成,其控制端与输入信号IN1相连。所述晶体管T1和T2以其控制线段串联在一起,其中的晶体管T1是P沟道型,它与正极供电电压V1相连,晶体管T2是N沟道型,它与参考电位GND相连。设置在反相电路11后面的是一个反相电路12及其开关晶体管T11和T12,其连接与反相电路11相同。此外,所述反相电路11还具有一个磁滞晶体管HT,其控制端与具有输出信号OUT的驱动电路输出端相连,并且其控制线段平行于晶体管T1的控制线段布置。
如果所述磁滞晶体管HT处在导通状态(信号IN1处在低电位状态,即位于参考电位GND),则下一次信号IN1过渡到高电位状态(供电电位V1)时,反相电路11的开关阈值将移到更高的电位值。这样例如可在相对较低的供电电压下出现较高的干扰电压,但是还是处在已经提高了的开关阈值以下,不会导致驱动电路10出现错误的开关过程。所以高-低电位的过渡一般不会受到相对较低的供电电压的影响。
这一效果可进一步通过尺寸非对称的开关晶体管T1和T2得到支持。P沟道型晶体管T1由于其电路输出特性,其尺寸大于N沟道型晶体管T2。同样也可将若干个P沟道型晶体管T1并联布置,从而提高其整体导通特性。
还另外设置了一个反相电路12,其输出端与磁滞晶体管HT的控制端相连,所以能加速其开关脉冲的上升。在交点K上的电位值等于反相电路12的阈值电压时,即可满足磁滞晶体管HT完全导通或者截止的条件。所以该方案可整体提高驱动电路10的开关速度。
权利要求
1.一种半导体集成电路,包括-所述半导体电路(1)的一个第一工作方式和一个第二工作方式,-多个输入缓冲器(IB1;IBn),它们分别具有一个用于输入信号(IN1;INn)的接线端子,-还包括至少一个输入缓冲器(IB1),它用于通过其输入信号(IN1)控制在工作方式之间的转换,-所述用于控制在工作方式之间的转换的输入缓冲器(IB1)具有一个包括反相电路(11)的驱动电路(10),所述驱动电路可根据规则被驱动进入第一和第二工作方式,-其他输入缓冲器(IB2;IBn)分别具有一个差动放大器电路(DA),它在所述第二工作方式中关闭。
2.如权利要求1所述的半导体集成电路,其特征在于,所述第一工作方式用于半导体电路(1)的正常运行,所述第二工作方式用于半导体电路(1)的省电运行。
3.如以上权利要求的其中任一所述的半导体集成电路,其特征在于,所述反相电路(11)具有开关晶体管(T1,T2)和一个磁滞晶体管(HT),后者的控制端子连接在驱动电路(10)的输出端(OUT),而且其控制线段平行于开关晶体管(T1)的控制线段。
4.如权利要求3所述的半导体集成电路,其特征在于,所述反相电路(11)具有驱动电路(10)的第一反相电路,并且所述驱动电路(10)具有另一个反相电路(12),它与第一反相电路(11)串联连接。
5.如以上权利要求的其中任一所述的半导体集成电路,其特征在于,所述反相电路(11)具有至少两个导通类型不同的开关晶体管(T1,T2),该晶体管根据其导通类型具有不同的尺寸。
全文摘要
本发明涉及一种半导体集成电路,包括所述半导体电路(1)的一个第一工作方式和一个第二工作方式,包括多个输入缓冲器(IB1;IBn),它们分别具有一个用于输入信号(IN1;INn)的接线端子。还包括至少一个输入缓冲器(IB1),它用于通过其输入信号(IN1)控制在工作方式之间的转换,所述用于控制在工作方式之间的转换的输入缓冲器(IB1)具有一个包括反相电路(11)的驱动电路(10);所述驱动电路可根据规则被驱动进入第一和第二工作方式。其他输入缓冲器(IB2;IBn)分别具有一个差动放大器电路(DA);它在第二工作方式中关闭。通过以上方案可在较低的供电电压下可靠地切换反相电路,并减小所述半导体电路的最小电流消耗
文档编号H03K3/00GK1288290SQ0013311
公开日2001年3月21日 申请日期2000年9月15日 优先权日1999年9月15日
发明者R·福伊勒 申请人:因芬尼昂技术股份公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1