专利名称：无场崩溃的负电压准位转换电路的制作方法
技术领域：
本发明涉及一种负电压准位转换电路(Negative Level Shifter)，且特别涉及一种避免场崩溃(Break-down)的负电压准位转换电路。
在运作时，我们将范围为3.3V到0V切换的输入电压由A点输入，首先我们以3.3V的情况作说明，由于3.3V输入，使得栅极连接到一接地电压Vss的PMOS晶体管10导通，而PMOS晶体管12则无法运作而为截止(Disable)，由于PMOS晶体管10导通，使得3.3V供应到B点，而导通NMOS晶体管16，因此NMOS晶体管16的源极所连接的负电压，传送到C点而作输出，同时也使栅极连接到C点的NMOS晶体管14无法运作而为截止。反之，当0V由A点输入时，PMOS晶体管10无法运作而为截止，PMOS晶体管12则可以导通，使得供应电压(例如3.3V)直接经由C点传送出去，同时导通NMOS晶体管14，而将其源极端所连接的负电压传到B点，使得NMOS晶体管16无法运作而为截止。
由上述的运作中，我们可以轻易的得到负电压准位转换，而得到我们想要的-5V或-10V。但是上述转换中却存在一个很大的问题，即场崩溃电压只能小于12V变化，所以当输入电压3.3V切换到0V，或0V切换到3.3V时，若所需要的负电压很大时，例如-10V情况下，则输出的电压变化将落在-10V或3.3V之间，其范围为13.3V远大于12V所能接受的范围。
本发明提供一种无场崩溃的负电压准位转换电路，以两阶段转换来避免上述场崩溃发生，其包括由第一阶段的第一电压配电器(VoltageDistributor)与第一驱动器(Driver)和第二阶段的第二电压配电器与第二驱动器所构成。其中，第一电压配电器用以将具有一接地电压与一正电压切换的一输入电压，对应转换成具有第一负电压与正电压切换的第一配电电压，以做为输出；第一驱动器连接第一电压配电器，用以将具有正电压与第一负电压切换的第一配电电压，对应转换成具有第一负电压与接地电压切换的第一驱动电压，以做为输出；第二电压配电器连接第一驱动器，用以将具有接地电压与第一负电压切换的第一驱动电压，对应转换成具有第二负电压与接地电压切换的第二配电电压，以做为输出；以及第二驱动器连接第二电压配电器，用以将具有第二负电压与接地电压切换的第二配电电压，对应转换成具有接地电压与第二负电压切换的第二驱动电压；其中第二负电压的绝对值大于第一负电压。
其中上述第一电压配电器的结构包括第一PMOS晶体管，源极接收输入电压，栅极接收接地电压；第一NMOS晶体管，漏极连接到第一PMOS晶体管的漏极，源极连接到第一负电压；第二PMOS晶体管，源极接收一供应电压，栅极接收输入电压，漏极则做为第一配电电压的输出，并连接到第一NMOS晶体管的栅极；以及第二NMOS晶体管，漏极连接到第二PMOS晶体管的漏极，栅极连接到第一NMOS晶体管的漏极，源极连接到第一负电压。上述供应电压与正电压相同，例如为3.3V，而第一负电压则为-5V。
此外，第一驱动器还包括第三PMOS晶体管，源极接收接地电压，栅极接收第一配电电压；第三NMOS晶体管，漏极连接第三PMOS晶体管的漏极，并做为第一驱动电压的输出，栅极接收第一配电电压，源极接收第一负电压。而第二电压配电器还包括第四PMOS晶体管，源极接收第一驱动电压，栅极接收第一负电压；第四NMOS晶体管，漏极连接到第四PMOS晶体管的漏极，源极连接到第二负电压；第五PMOS晶体管，源极接收接地电压，栅极接收第一驱动电压，漏极则做为第二配电电压的输出，并连接到第四NMOS晶体管的栅极；第五NMOS晶体管，漏极连接到第五PMOS晶体管的漏极，栅极连接到第四NMOS晶体管的漏极，源极连接到第二负电压。其中上述的第二负电压例如为-10V。此外第二驱动器还包括第六PMOS晶体管，源极接收接地电压，栅极接收第二配电电压；第六NMOS晶体管，漏极连接第六PMOS晶体管的漏极，并做为第二驱动电压的输出，栅极接收第二配电电压，源极接收第二负电压。
图中标记分别为10、12PMOS晶体管14、16NMOS晶体管20第一阶段 22第二阶段24第一电压配电器26第一驱动器28；第二电压配电器30；第二驱动器32第一PMOS晶体管34第一NMOS晶体管36第二PMOS晶体管38第二NMOS晶体管40第三PMOS晶体管42第三NMOS晶体管44第四PMOS晶体管46第四NMOS晶体管48第五PMOS晶体管50第五NMOS晶体管52第六PMOS晶体管54第六NMOS晶体管在图中，我们可以看出本发明的无场崩溃的负电压准位转换电路分成两个阶段，其中在第一阶段20内部包括由第一电压配电器24与第一驱动器26所构成，而第二阶段22内部也由一第二电压配电器28与第二驱动器30所构成。
其中第一电压配电器24内部电路如图所示包括第一PMOS晶体管32，以其源极接收输入电压Vin，然后栅极由接地电压Vss控制，一第一NMOS晶体管34的漏极连接到第一PMOS晶体管32的漏极，且其源极连接到第一负电压V1(例如以-5V)，接着第二PMOS晶体管36的源极接收一供应电压Vdd(例如为3.3V)，而其栅极接收输入电压Vin，漏极则做为第一配电电压Vh1的输出(即D点所在)，并连接到第一NMOS晶体管34的栅极。以及一第二NMOS晶体管38的漏极连接到第二PMOS晶体管36的漏极，栅极则连接到第一NMOS晶体管34的漏极，源极连接到第一负电压V1。
在第一驱动器26内部的电路则包括由第三PMOS晶体管40与第三NMOS晶体管42所构成。其中第三PMOS晶体管40的源极接收接地电压Vss，栅极接收第一配电电压Vh1。而第三NMOS晶体管42的漏极连接第三PMOS晶体管40的漏极，并输出一第一驱动电压VD1，栅极则接收第一配电电压Vh1，源极接收第一负电压V1。
在第二阶段22的第二电压配电器28则包括一第四PMOS晶体管44，以其源极接收第一驱动电压VD1，栅极则接收第一负电压V1。一第四NMOS晶体管46的漏极连接到第四PMOS晶体管44的漏极，源极则连接到第二负电压V2(例如-10V)。一第五PMOS晶体管48的源极接收接地电压Vss，栅极接收第一驱动电压VD1，漏极则输出第二配电电压Vh2，并连接到第四NMOS晶体管46的栅极。以及一第五NMOS晶体管50的漏极连接到第五PMOS晶体管48的漏极，栅极连接到第四NMOS晶体管46的漏极，源极连接到第二负电压V2。
第二驱动器30则包括一第六PMOS晶体管52，其源极接收接地电压，栅极接收第二配电电压Vh2，以及一第六NMOS晶体管54的漏极连接第六PMOS晶体管52的漏极，并做为第二驱动电压VD2的输出，栅极接收第二配电电压Vh2，源极接收第二负电压V2。
在运作时，首先以输入电压为3.3V为例，因为第一PMOS晶体管32的栅极连接到一接地电压Vss，加上源极连接到输入电压为3.3V，使得第一PMOS晶体管32导通，而第二PMOS晶体管36则因为源极连接到供应电压Vdd(例如为3.3V)，以及栅极接收输入电压为3.3V，因此无法导通而为截止(Disable)状态。由于第一PMOS晶体管32导通，使得3.3V供应到E点，进而导通第二NMOS晶体管38，因此第二NMOS晶体管38的源极所连接的第一负电压V1(例如为-5V)，传送到D点而作输出，即让第一配电电压Vh1的输出为-5V，同时也使栅极连接到D点的第一NMOS晶体管34无法导通而为截止状态。
接着，-5V的第一配电电压Vh1进入到第一驱动器26时，使得第一驱动器26的第三PMOS晶体管40导通，由于其源极端所连接的接地电压Vss(例如为0V)，所以0V直接供应到F点，而使输出的第一驱动电压VD1为0V，但第三NMOS晶体管42却因第一配电电压Vh1为-5V，以及源极连接到第一负电压-5V，无法导通而为截止状态。
然后0V的驱动电压VD1提供到第二电压配电器28内部的第四PMOS晶体管44的源极与第五PMOS晶体管48的栅极。由于第四PMOS晶体管44的栅极连接第一负电压V1为-5V，这将使得第四PMOS晶体管44的源极所接收0V的驱动电压VD1相对高于栅极-5V电压，因此第四PMOS晶体管44导通，而将0V供应到G点，进一步导通源极接到第二负电压V2(例如-10V)的第五NMOS晶体管50，而将-10的电压供应到H点，以产生-10V的第二配电电压Vh2输出。另外在第二电压配电器28内部的第五PMOS晶体管48的栅极接收到0V的驱动电压VD1，且其源极连接到一接地电压Vss，所以第五PMOS晶体管48无法导通而为截止状态。此外，由于H点为-10V电压供应到第四NMOS晶体管46的栅极，与其源极连接到第二负电压V2＝-10V，使得第四NMOS晶体管464也无法导通为截止状态。
最后，-10V的第二配电电压Vh2输出到第二驱动器30内部的第六PMOS晶体管52与第六NMOS晶体管54的栅极，因而使得源极连接到接地电压Vss＝0的第六PMOS晶体管52导通，因此I点的电压为0V，以做为第二驱动电压VD2的输出。至于第六NMOS晶体管54则因源极连接到第二负电压Vh2(-10V)与栅极为-10V的第二配电电压Vh2，而无法导通。
反之，当0V的输入电压Vin输入时，在第一电压配电器24内部的第一PMOS晶体管32源极与栅极都为0V，所以无法运作而为截止，第二PMOS晶体管36则因源极连接到一供应电压Vdd(例如3.3V)而可以导通，因此使得供应电压Vdd(3.3V)直接经由D点传送出去，所以第一配电电压Vh1的输出为3.3V，同时第一配电电压Vh1导通第一NMOS晶体管34，而将其源极端所连接的第一负电压V1(例如为-5V)传到E点，而使得第二NMOS晶体管38因栅极与源极都为-5V，所以无法运作而为截止状态。
接着，3.3V的第一配电电压Vh1进入到第一驱动器26内部，使得第一驱动器26的第三NMOS晶体管42的栅极接收3.3V，而源极接收到第一负电压V1＝-5V，因此导通第三NMOS晶体管42，而使得第一负电压V1＝-5V直接供应到F点，因此输出的第一驱动电压VD1为-5V，但第三PMOS晶体管40却因栅极连接到3.3V的第一配电电压Vh1与源极端所连接的接地电压Vss，所以无法运作而为截止状态。
然后-5V的驱动电压VD1提供到第二电压配电器28内部的第四PMOS晶体管44的源极，加上第四PMOS晶体管44的栅极连接第一负电压V1为-5V，所以使得第四PMOS晶体管44无法导通而为截止状态，但-5V的驱动电压VD1提供到第五PMOS晶体管48的栅极，接上源极连接到接地电压Vss＝0，相对高于栅极-5V电压，所以第五PMOS晶体管48导通，0V电压直接供应到H点，以产生0V的第二配电电压Vh2输出。另外第四NMOS晶体管46的栅极连接到0V的H点与源极连接到第二负电压V2＝-10V，因此第四NMOS晶体管46导通，使得G点电压为-10V，造成栅极连接到G点的第五NMOS晶体管50，也无法导通而为截止状态。
最后，0V的第二配电电压Vh2输出到第二驱动器30内部的第六PMOS晶体管52与第六NMOS晶体管54的栅极，因而使得源极连接到第二负电压V2的第六NMOS晶体管54导通，因此I点的电压为-10V，以做为第二驱动电压VD2的输出。至于第六PMOS晶体管52则因源极连接到接地电压Vss与栅极为0V的第二配电电压Vh2，而无法导通。
因此，上述第一电压配电器24将范围如3.3V/0V的输入电压Vin输入，然后在D点对应转换成范围在-5V/3.3V(第一负电压)的第一配电电压Vh1之间，接着在第一驱动器26作用下，在F点对应转换成为如0V/-5V的第一驱动电压VD1，然后在第二电压配电器28作用下，在H点对应转换成范围在-10V/0V的第二配电电压Vh2，最后再经由第二驱动器30在I点对应转换成范围在0V/-10V的第二驱动电压VD2。由上述D点、F点、H点以及I点的切换电压大小分别为8.3V、5V、10V、10V，都不超过场崩溃电压所能接收12V变化范围，所以能够确实避免场崩溃发生。
综上所述，本发明的特征即分成两阶段转换，来确保切换电压大小不会超过场崩溃电压所能接受的12V变化，当然若有更大的负电压，也可使用多段的转换来实现。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内所作的各种更动与润饰，均属于本发明的保护范围。
权利要求
1.一种无场崩溃的负电压准位转换电路，其特征在于包括一第一电压配电器，用以将具有一接地电压与一正电压切换的一输入电压，对应转换成具有该正电压与一第一负电压切换的一第一配电电压，以做为输出；一第一驱动器，连接该第一电压配电器，用以将具有该正电压与该第一负电压交换的该第一配电电压，对应转换成具有该第一负电压与该接地电压切换的一第一驱动电压，以做为输出；一第二电压配电器，连接该第一驱动器，用以将具有该接地电压与该第一负电压的该第一驱动电压，对应转换成具有一第二负电压与该接地电压切换的一第二配电电压，以做为输出；一第二驱动器，连接该第二电压配电器，用以将具有该第二负电压与该接地电压切换的该第二配电电压，对应转换成具有该接地电压与该第二负电压切换的一第二驱动电压；其中该第二负电压的绝对值大于该第一负电压。
2.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于第一电压配电器还包括；一第一PMOS晶体管，源极接收该输入电压，栅极接收该接地电压；一第一NMOS晶体管，漏极连接到该第一PMOS晶体管的漏极，源极连接到该第一负电压；一第二PMOS晶体管，源极接收一供应电压，栅极接收该输入电压，漏极则做为该第一配电电压的输出，并连接到该第一NMOS晶体管的栅极；一第二NMOS晶体管，漏极连接到该第二PMOS晶体管的漏极，栅极连接到第一NMOS晶体管的漏极，源极连接到该第一负电压。
3.根据权利要求2所述的无场崩溃之负电压准位转换电路，其特征在于该供应电压与该正电压相同。
4.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该输入电压的正电压是3.3V。
5.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该第一负电压是-5V。
6.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该第一驱动器还包括一第三PMOS晶体管，源极接收该接地电压，栅极接收该第一配电电压；一第三NMOS晶体管，漏极连接该第三PMOS晶体管的漏极，并做为该第一驱动电压的输出，栅极接收该第一配电电压，源极接收该第一负电压。
7.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该第二电压配电器还包括一第四PMOS晶体管，源极接收该第一驱动电压，栅极接收该第一负电压；一第四NMOS晶体管，漏极连接到该第四PMOS晶体管的漏极，源极连接到该第二负电压；一第五PMOS晶体管，源极接收该接地电压，栅极接收该第一驱动电压，漏极则做为该第二配电电压的输出，并连接到该第四NMOS晶体管的栅极；一第五NMOS晶体管，漏极连接到该第五PMOS晶体管的漏极，栅极连接到第四NMOS晶体管的漏极，源极连接到该第二负电压。
8.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该第二负电压是-10V。
9.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该第二驱动器还包括一第六PMOS晶体管，源极接收该接地电压，栅极接收该第二配电电压；一第六NMOS晶体管，漏极连接该第六PMOS晶体管的漏极，并做为该第二驱动电压的输出，栅极接收该第二配电电压，源极接收该第二负电压。
10.一种无场崩溃的负电压准位转换电路，其特征在于包括一第一PMOS晶体管，源极接收一输入电压，其中该输入电压范围落在一正电压与一接地电压之间，栅极接收该接地电压；一第一NMOS晶体管，漏极连接到该第一PMOS晶体管的漏极，源极连接到该第一负电压；一第二PMOS晶体管，源极接收一供应电压，栅极接收该输入电压，漏极连接到该第一NMOS晶体管的栅极；一第二NMOS晶体管，漏极连接到该第二PMOS晶体管的漏极，栅极连接到第一NMOS晶体管的漏极，源极连接到该第一负电压；一第三PMOS晶体管，源极接收该接地电压，栅极连接第二PMOS晶体管的漏极；一第三NMOS晶体管，漏极连接该第三PMOS晶体管的漏极，栅极连接到第二PMOS晶体管的漏极，源极接收该第一负电压；一第四PMOS晶体管，源极连接到该第三NMOS晶体管的漏极，栅极接收该第一负电压；一第四NMOS晶体管，漏极连接到该第四PMOS晶体管的漏极，源极连接到该第二负电压；一第五PMOS晶体管，源极接收该接地电压，栅极连接到该第三NMOS晶体管的漏极，漏极连接到该第四NMOS晶体管的栅极；一第五NMOS晶体管，漏极连接到该第五PMOS晶体管的漏极，栅极连接到第四NMOS晶体管的漏极，源极连接到该第二负电压。一第六PMOS晶体管，源极接收该接地电压，栅极连接到该第五PMOS晶体管的漏极；一第六NMOS晶体管，漏极连接该第六PMOS晶体管的漏极，并做为一负电压准位的输出，栅极连接到该第五PMOS晶体管的漏极，源极接收该第二负电压。
11.根据权利要求10所述的无场崩溃的负电压准位转换电路，其特征在于该供应电压与该正电压相同。
12.根据权利要求10所述的无场崩溃的负电压准位转换电路，其特征在于该输入电压的正电压是3.3V。
13.根据权利要求10所述的无场崩溃的负电压准位转换电路，其特征在于该第一负电压是-5V。
14.根据权利要求1所述的无场崩溃的负电压准位转换电路，其特征在于该第二负电压是-10V。
全文摘要
一种无场崩溃的负电压准位转换电路，使用两阶段准位移位来避免电压值传送时由高到低的变化过大，发生场崩溃的情形。其包括第一阶段的第一电压配电器与第一驱动器与第二阶段的第二电压配电器与第二驱动器所构成。在第一阶段时，先将介于正电压与接地电压切换的输入电压转换成介于绝对值较小的第一负电压与接地电压的切换，然后再进入第二阶段，来转换成范围落在接地电压与绝对值较大的第二负电压之间。
文档编号H03K17/687GK1407723SQ0112038
公开日2003年4月2日 申请日期2001年8月29日 优先权日2001年8月29日
发明者何建宏 申请人:力旺电子股份有限公司