接线垫电路以及应用于其上的自动调整增益方法

文档序号:7516871
专利名称:接线垫电路以及应用于其上的自动调整增益方法
技术领域
本发明涉及一种接线垫电路以及应用于其上的自动调整增益方法,尤指设置在一集成电路芯片上的接线垫电路以及应用于其上的自动调整增益方法。
背景技术
在集成电路(Integrated Circuit,IC)芯片中,必然进行着大量数据信号的处理与传输,而在处理与传输速度日益增加且额定工作电压逐渐下降时,接线垫(pad)电路的驱动能力所造成的影响便越来越明显。图1a所示为集成电路芯片1中一接线垫电路12的位置示意图,该接线垫电路12运作于集成电路芯片1上的核心逻辑电路10(core logic circuit)与输入输出接脚11(pin)之间。而图1b则表示出相对一输入输出接脚11的接线垫电路图,其中当进行信号输出动作时,输出致能信号(OutputEnable,简称OE)将输出缓冲器121致能,信号便通过输出缓冲器121与输入输出接脚11(pin)输出。反之,当进行信号输入动作时,输出致能信号改将输出缓冲器121禁能,信号便可通过输入输出接脚11及输入缓冲器122来将信号输入至核心逻辑电路10。
然而因为输入输出接脚11所连接的输出负载会因外界硬件装置的组合而有大幅变化,以整合电子式驱动接口总线(IDE bus)为例,同一排线上即可能连接有数目与组合皆不同的硬盘或光盘,而为能适应不同硬件组合所造成的不同负载,已有手段中的输出缓冲器121必须于出厂前利用手动设定的方式来选定一最佳增益(gain),用以提供该输入输出接脚11(pin)具有足够的驱动能力。但此作法并无法适应所有可能的硬件装置组合来产生适当的驱动能力,因此当使用者于其计算机上所建构的硬件装置组合超出原先手动设定所能涵盖的范围时,便容易造成计算机操作不正常的现象。
另一方面,在具有多个接线垫电路的集成电路芯片上,当多个接线垫电路同时进行信号电位切换时,部分不需切换信号电位的信号线,会因为相邻信号线进行电位切换而发生电位切换的误动作。例如当8位总线的信号线电位”00011100”需切换至”00001000”时,其中的第5位不需切换信号电位。然而因第5位两侧的信号线(即第4、6位)皆需由”1”切换为”0”,因此在第5位上有时会发生由”1”切换至”0”的误动作(即发生”00000000”的情形)。此外,由于各信号线的切换状态也会受到外界环境,如信号线的材质或长度、甚至是端点装置(例如硬盘)的连接状态(例如连结接脚的状况)等影响而产生误动作,然而因每个总线、甚至各个输入输出接脚的外界环境可能都不相同,在调整上相当不易。因此,如何改善上述已有手段的缺失,是本发明的主要目的。

发明内容
本发明要解决的技术问题是提供一种接线垫电路,可对输出缓冲器的增益进行自动调整,以在实践中适应于不同硬件组合所形成的各种负载,避免因输出缓冲器的增益设置不当而发生的误操作,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整;为解决上述技术问题,本发明提供一种接线垫电路,设置于一集成电路芯片上,该集成电路芯片上另具有一逻辑核心电路,而该接线垫电路包含一输入输出接脚;一增益可调的输出缓冲器,电连接于该逻辑核心电路与该输入输出接脚间,该逻辑核心电路的输出信号经该增益可调的输出缓冲器加强能量后通过该输入输出接脚输出至外界;一输入缓冲器,电连接于该输入输出接脚与该逻辑核心电路间,其通过该输入输出接脚来接收外界的输入信号后输出至该逻辑核心电路;以及一信号特性检测器,电连接于该输入缓冲器的输出端与该增益可调的输出缓冲器,当一测试信号经该增益可调的输出缓冲器的作用后而由该输入输出接脚输出至外界时,该输入缓冲器由外界抓回该测试信号并传送至该信号特性检测器,该信号特性检测器根据抓回的该测试信号的波形特性而产生一测试结果,该测试结果用以提供该增益可调的输出缓冲器来调整其增益大小。
根据上述构想,本发明所述的接线垫电路中该信号特性检测器可包含一上升缘检测器,电连接于该输入缓冲器的输出端,有以将抓回的该测试信号的最大值来与一第一门槛电压值进行比较而得到该测试结果的一第一部份;以及一下降缘检测器,电连接于该输入缓冲器的输出端与该增益可调的输出缓冲器,用以将抓回的该测试信号的最小值来与一第二门槛电压值进行比较而得到该测试结果的一第二部份。
根据上述构想,本发明所述的接线垫电路中该上升缘检测器与该下降缘检测器可分别由一正反器构成。
根据上述构想,本发明所述的接线垫电路中该信号特性检测器还可电连接至一缓存器,该缓存器可分别电连接于该上升缘检测器与该下降缘检测器,用以储存该测试结果。
根据上述构想,本发明所述的接线垫电路中该缓存器还可电连接至一判断装置,该判断装置可电连接于该缓存器与该增益可调的输出缓冲器,该判断装置根据该测试结果来调整该增益可调的输出缓冲器的增益大小。
根据上述构想,本发明所述的接线垫电路中还可包含一重置信号输入端,电连接至该信号特性检测器,其可利用一重置信号来将该信号特性检测器进行重置。
根据上述构想,本发明所述的接线垫电路中该增益可调的输出缓冲器还可具有一致能端,该致能端电连接于该逻辑核心电路,其可响应一致能信号而将该增益可调的输出缓冲器致能,使信号可通过该输入输出接脚输出至外界。
根据上述构想,本发明所述的接线垫电路中该增益可调的输出缓冲器还可电连接至一多任务装置,该多任务装置具有五个输入端与二个输出端,其中五个输入端分别接收一测试致能信号、一正常致能信号、该测试信号、一正常信号以及一多任务切换信号,而二个输出端则分别电连接至该增益可调的输出缓冲器的一输入端以及该致能端,该多任务装置受该多任务切换信号的控制,而从该测试致能信号与该测试信号或该正常致能信号与正常信号等两组信号中选择一组信号,并由该输入端以及该致能端分别输出至该增益可调的输出缓冲器。
由上可知,本发明的接线垫电路在实践中可适应于不同硬件组合所形成的各种负载,避免因输出缓冲器的增益设置不当而发生的误操作,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整;本发明的要解决的另一技术问题是提供一种应用于一接线垫电路的自动增益调整方法,以在实践中适应于不同硬件组合所形成的各种负载,避免因输出缓冲器的增益设置不当而发生的误操作,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整。
为了解决上述技术问题,本发明提供一种自动调整增益的方法,应用于设置在一集成电路芯片上的一接线垫电路,该集成电路芯片上另具有一逻辑核心电路,而该接线垫电路包含有一输入输出接脚;一增益可调的输出缓冲器以及一输入缓冲器,本自动调整增益方法包含下列步骤由逻辑核心电路输入一测试信号至该增益可调的输出缓冲器,经其作用后而由该输入输出接脚输出至外界;使该输入缓冲器从外界抓回该测试信号;根据所抓回的该测试信号的波形特性而产生一测试结果;以及根据该测试结果来对该增益可调的输出缓冲器进行增益大小的调整。
根据上述构想,本发明所述的自动调整增益方法中,根据所抓回的该测试信号的波形特性而产生该测试结果的方法可包含下列步骤将抓回的该测试信号的最大值与一第一门槛电压值进行比较而得到该测试结果的一第一部份,当抓回的测试信号的最大值大于该第一门槛电压值时,测试结果的一第一部份为第一逻辑值,反之为第二逻辑值;以及将抓回的该测试信号的最小值来与一第二门槛电压值进行比较而得到该测试结果的一第二部份,当抓回的测试信号的最小值小于该第二门槛电压值时测试结果的一第二部份为该第一逻辑值,反之为该第二逻辑值。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第一时段中是由低电位拉高至高电位,此时当该测试结果的该第一部份与第二部份皆可为该第一逻辑值时,便判断为驱动状态不良,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第一时段中由低电位拉高至高电位,此时当该测试结果的该第一部份与第二部份分别为该第一逻辑值与该第二逻辑值时,判断为驱动状态良好。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第一时段中由低电位拉高至高电位,此时当该测试结果的该第一部份为该第二逻辑值时,即判断为功能无法正常动作,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第一部份与第二部份皆为该第一逻辑值时,判断为驱动状态不良,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第一部份与第二部份分别为该第二逻辑值与该第一逻辑值时,判断为驱动状态良好。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第二部份为该第二逻辑值时,即判断为功能无法正常动作,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该第一逻辑值可代表逻辑1,且该第二逻辑值可代表逻辑0。
由上可知,本发明方法在实践中可适应于不同硬件组合所形成的各种负载,避免因输出缓冲器的增益设置不当而发生的误操作,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整;本发明的要解决的又一技术问题是提供一种应用于设置在一集成电路芯片上的多个接线垫电路的自动增益调整方法,以在实践中适应于不同硬件组合所形成的各种负载,避免因输出缓冲器的增益设置不当而发生的误操作,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整。
为了解决上述问题,本发明提供一种自动调整增益方法,应用于设置在一集成电路芯片上的多个接线垫电路,该集成电路芯片上另具有一逻辑核心电路,而该等接线垫电路中的任一接线垫电路均包含有一输入输出接脚;一增益可调的输出缓冲器以及一输入缓冲器,本自动调整增益方法包含下列步骤由逻辑核心电路输入一并列测试信号至各该增益可调的输出缓冲器,经其作用后而由该等输入输出接脚输出至外界;使该等输入缓冲器从外界抓回该并列测试信号;根据所抓回的该并列测试信号的波形特性而产生一组测试结果;以及根据该组测试结果来对该等增益可调的输出缓冲器进行增益大小的调整。
根据上述构想,本发明所述的自动调整增益方法中根据所抓回的该等测试信号中的一测试信号波形特性而产生该测试结果的方法可包含下列步骤将抓回的该测试信号的最大值来与一第一门槛电压值进行比较而得到该测试结果的一第一部份,当抓回的测试信号的最大值大于该第一门槛电压值时,测试结果的一第一部份为第一逻辑值,反之为第二逻辑值;以及将抓回的该测试信号的最小值来与一第二门槛电压值进行比较而得到该测试结果的一第二部份,当抓回的测试信号的最小值小于该第二门槛电压值时,测试结果的一第二部份为该第一逻辑值,反之为该第二逻辑值。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第一时段中由低电位拉高至高电位,此时当该测试结果的该第一部份与第二部份皆可为该第一逻辑值时,便判断为驱动状态不良,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第一时段中由低电位拉高至高电位,此时当该测试结果的该第一部份与第二部份分别为该第一逻辑值与该第二逻辑值时,判断为驱动状态良好。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第一时段中由低电位拉高至高电位,此时当该测试结果的该第一部份为该第二逻辑值时,即判断为功能无法正常动作,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第一部份与第二部份皆为该第一逻辑值时,判断为驱动状态不良,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第一部份与第二部份分别为该第二逻辑值与该第一逻辑值时,判断为驱动状态良好。
根据上述构想,本发明所述的自动调整增益方法中该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第二部份为该第二逻辑值时,即判断为功能无法正常动作,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
根据上述构想,本发明所述的自动调整增益方法中该第一逻辑值可代表逻辑1,且该第二逻辑值可代表逻辑0。
由上可知,本发明方法在实践中可适应于不同硬件组合所形成的各种负载,避免因输出缓冲器的增益设置不当而发生的误操作,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整;


图1a为集成电路芯片中一接线垫电路12位置示意图;图1b为已有接线垫的电路示意图;图2为本发明接线垫电路的较佳实施例电路示意图。
图3为测试模式中各信号的波形时序示意图。
图4a、图4b为根据第一时段与第二时段测试结果进行判断的判断表。
具体实施例方式
图2所示为本发明为改善已有技术缺失所发展出的关于设置在一集成电路芯片上的接线垫电路的较佳实施例,同样地,集成电路芯片(图中未示出)上也另具有一逻辑核心电路20,而该接线垫电路21主要包含有输入输出接脚211、增益可调的输出缓冲器212、输入缓冲器213以及信号特性检测器214,其中输入输出接脚211、增益可调的输出缓冲器212以及输入缓冲器213的动作原理与已有技术并无不同,故在此不再赘述。而本发明的主要特征在于信号特性检测器214所完成的动作,而为能使信号特性检测器214发挥功效,是通过逻辑核心电路20中增设下列电路来实现自动调整增益的功能。
其中多任务装置201具有五个输入端与二个输出端,其中五个输入端分别接收一测试致能信号、一正常致能信号、一测试信号、一正常信号以及一多任务切换信号,而二个输出端则分别电连接至该增益可调的输出缓冲器212的一输入端2121以及一致能端2122,该多任务装置201受该多任务切换信号的控制,当需进入测试模式时,利用该多任务切换信号便能使该多任务装置201的两输出端分别输出测试致能信号与该测试信号,而欲进入正常模式时,便使该多任务装置201的两输出端分别输出该正常致能信号与正常信号。至于缓存器202用以储存信号特性检测器214所输出的测试结果来供判断装置203进行判断,如此该判断装置203便可根据该测试结果来调整该增益可调的输出缓冲器212的增益大小。
至于信号特性检测器214主要由一上升缘检测器2141与一下降缘检测器2142所构成,两者皆电连接至该输入缓冲器213的输出端2131,其还可通过一门槛设定信号来改变其中的第一门槛电压值与第二门槛电压值(由于各种晶体管组件的特性不同,因此门槛电压值也随之改变而有所不同,以典型TTL为例,第一门槛电压值通常设为2.0伏特,而第二门槛电压值则设为0.8伏特)。另外,重置信号输入端2143则可输入一重置信号来将该信号特性检测器进行重置。当进入测试模式时(其波形时序图如图3所示),该增益可调的输出缓冲器212将先被指定一增益值,然后输出测试致能信号(PADOE_)以使增益可调的输出缓冲器212开启并对测试信号(PADO)进行作用后,通过输入输出接脚211将其输出,而此时输入缓冲器213自输入输出接脚211所抓回的该测试信号(PADI)将提供给上升缘检测器2141与下降缘检测器2142进行比较与判断。
比较判断过程如下所述。首先,对输出测试致能信号(PADOE_)切换至低电位而激活该增益可调的输出缓冲器212,并以重置信号来将该信号特性检测器214重置后进入第一时段中,此时测试信号(PADO)由低电位拉高至高电位,而上升缘检测器2141便将抓回的该测试信号(PADI)的最大值来与第一门槛电压值进行比较后输出测试结果的一第一部份(RSENSE),至于下降缘检测器2142则将抓回的该测试信号(PADI)的最小值来与第二门槛电压值进行比较后输出测试结果的一第二部份(FSENSE)。本例中,以正反器所构筑的上升缘检测器2141,在所抓回的测试信号(PADI)的最大值大于第一门槛电压值时输出逻辑1,反之则输出逻辑0。而相同地,以正反器所架构的下降缘检测器2142,则当所抓回的测试信号(PADI)的最小值小于第二门槛电压值时输出逻辑1,反之则输出逻辑0。随后,再以重置信号来将该信号特性检测器重置后进入第二时段,此时测试信号(PADO)由高电位切换至低电位,而下降缘检测器2142便将抓回的该测试信号(PADI)的最小值来与第二门槛电压值进行比较后输出测试结果的一第二部份,至于上升缘检测器2141则将抓回的该测试信号(PADI)的最大值来与第一门槛电压值进行比较后输出测试结果的一第一部份。同样地,当抓回的测试信号(PADI)的最大值大于第一门槛电压值时上升缘检测器2141输出逻辑1,反之则输出逻辑0,而当抓回的测试信号(PADI)的最小值小于第二门槛电压值时下降缘检测器2142则输出逻辑1,反之则输出逻辑0。上述测试结果(本例为两位的数字数据)储存于缓存器202来供判断装置203来进行判断,而判断装置203可根据图4a、图4b所示的判断表来进行判断,进而用来调整该增益可调的输出缓冲器212的增益大小。
由图4a的判断表可知,在第一时段中,当上升缘检测器2141输出为逻辑1,而下降缘检测器2142输出也为逻辑1时,判断装置203将认定其驱动状态为不良;而当上升缘检测器2141输出为逻辑1,而下降缘检测器2142输出为逻辑0时,判断装置203则认定其驱动状态为良好;至于当上升缘检测器2141输出为逻辑0,则不管下降缘检测器2142输出为逻辑1或0时,判断装置203都将认定其驱动状态为功能错误(functionfail)而导致无法正常动作。至于图4b的判断表则清楚表示出,于第二时段中,当上升缘检测器2141输出为逻辑1,而下降缘检测器2142输出也为逻辑1时,判断装置203将认定其驱动状态为不良;而当上升缘检测器2141输出为逻辑0,而下降缘检测器2142输出为逻辑1时,判断装置203则认定其驱动状态为良好;至于当下降缘检测器2142输出为逻辑0,则不管上升缘检测器2141为逻辑1或0时,判断装置203都将认定其驱动状态为功能错误(function fail)而导致无法正常动作。
上述测试动作可于系统或其它组件未对此输入输出接脚211所连接的总线进行驱动的一段时间内进行(例如系统开机时,或是主动发出一总线忙线信号给系统或其它组件时),而在进行第一时段与第二时段的测试过程后,判断装置203便可根据两时段所分别得到的测试结果来判断该增益可调的输出缓冲器212初始所设定的增益值是否恰当,若不恰当则在自动指定一新增益值后再进行测试,如此循环动作后将可得到一适合当时硬件装置组合的增益值。
另一方面,常见的数据总线都在芯片上同时具有多个接线垫电路,而当多个接线垫电路同时进行信号电位切换时,其操作不正常现象发生的机率更是增加。此外,各输入输出接脚的外界环境,例如信号线材质或长度、甚至与端点装置的连结状态等也会影响信号线的切换状态,然而将本发明技术手段所完成的接线垫电路复制多个而组成的数据总线,即可有效改善上述缺失。在实际的实施上,可特别设计出不同切换状态的并列信号来当做各接线垫电路的测试信号以联合进行测试,举例而言,8位的总线信号由00000000转变成11111111,或是由11111111转变成00000000等各种状态(该并列信号可依据实际的需求进行设计,视情形加以变更),而每个接线垫电路皆根据其相对应位的测试信号的变化而进行上述较佳实施例所公开的测试程序。于是当个别接线垫电路发现驱动状况不良时,便可依据上述较佳实施例所示的方式进行调整,借此自动选择出数据总线中各输出缓冲器的适当增益值。因此,所有切换信号电位的信号线,将不会因为相邻信号线进行电位切换而发生电位切换的误动作,而且可针对个别信号线的状态进行增益调整,有效达到本发明的主要目的。
至于判断装置203也可由储存于内存中的软件程序来完成,而上述电路与测试动作可广泛地运用于各式信号传输接口上,例如上述所提及的整合电子式驱动接口总线(IDE bus),或是小型计算机系统接口(SCSI)以及通用串行总线(USB)上皆可运用,本发明测试方法甚至可支持热插拔的动作,仅需在进行硬件组合改变时主动发出一忙线信号给系统及其它组件,用以禁止其它组件对此传输接口进行存取动作,而趁此一空档便可执行上述测试动作,借此自动选择出各输出缓冲器的适当增益值。
熟知本发明的人士对本发明所作的等同变换及各种修饰,都应在本专利申请的保护范围之内。
权利要求
1.一种接线垫电路,设置于一集成电路芯片上,该集成电路芯片上另具有一逻辑核心电路,其特征在于包含一输入输出接脚;一增益可调的输出缓冲器,电连接于该逻辑核心电路与该输入输出接脚间,该逻辑核心电路的输出信号经该增益可调的输出缓冲器加强能量后通过该输入输出接脚输出至外界;一输入缓冲器,电连接于该输入输出接脚与该逻辑核心电路间,其通过该输入输出接脚来接收外界的输入信号后输出至该逻辑核心电路;以及一信号特性检测器,电连接于该输入缓冲器的输出端与该增益可调的输出缓冲器,当一测试信号经该增益可调的输出缓冲器的作用后而由该输入输出接脚输出至外界时,该输入缓冲器由外界抓回该测试信号并传送至该信号特性检测器,该信号特性检测器根据抓回的该测试信号的波形特性而产生一测试结果,该增益可调的输出缓冲器根据该测试结果来调整其增益大小。
2.如权利要求1项所述的接线垫电路,其特征在于所述的信号特性检测器包含一上升缘检测器,电连接于该输入缓冲器的输出端,其将抓回的该测试信号的最大值来与一第一门槛电压值进行比较而得到该测试结果的一第一部份;以及一下降缘检测器,电连接于该输入缓冲器的输出端与该增益可调的输出缓冲器,其将抓回的该测试信号的最小值来与一第二门槛电压值进行比较而得到该测试结果的一第二部份。
3.如权利要求2所述的接线垫电路,其特征在于所述的信号特性检测器还电连接至一缓存器,该缓存器分别电连接于该上升缘检测器与该下降缘检测器,用以储存该测试结果,该缓存器还电连接至一判断装置,该判断装置电连接于该缓存器与该增益可调的输出缓冲器,该判断装置根据该测试结果来调整该增益可调的输出缓冲器的增益大小。
4.如权利要求1所述的接线垫电路,其特征在于所述的增益可调的输出缓冲器还具有一致能端,该致能端电连接于该逻辑核心电路,其响应一致能信号而将该增益可调的输出缓冲器致能,使信号可通过该输入输出接脚输出至外界,而该增益可调的输出缓冲器还电连接至一多任务装置,该多任务装置具有五个输入端与二个输出端,其中五个输入端分别接收一测试致能信号、一正常致能信号、一测试信号、一正常信号以及一多任务切换信号,而二个输出端则分别电连接至该增益可调的输出缓冲器的一输入端以及该致能端,该多任务装置受该多任务切换信号的控制,而从该测试致能信号与该测试信号或该正常致能信号与该正常信号等两组信号中选择一组信号,并由该输入端以及该致能端分别输出至该增益可调的输出缓冲器。
5.一种自动调整增益方法,应用于设置在一集成电路芯片上的一接线垫电路,该集成电路芯片上另具有一逻辑核心电路,而该接线垫电路包含有一输入输出接脚、一增益可调的输出缓冲器以及一输入缓冲器,其特征在于包含下列步骤由逻辑核心电路输入一测试信号至该增益可调的输出缓冲器,经其作用后而由该输入输出接脚输出至外界;使该输入缓冲器从外界抓回该测试信号;根据所抓回的该测试信号的波形特性而产生一测试结果;以及根据该测试结果来对该增益可调的输出缓冲器进行增益大小的调整。
6.如权利要求5所述的自动调整增益方法,其特征在于所述的根据所抓回的该测试信号的波形特性而产生一测试结果的步骤又可分为下列步骤将抓回的该测试信号的最大值来与一第一门槛电压值进行比较而得到该测试结果的一第一部份,当抓回的测试信号的最大值大于该第一门槛电压值时测试结果的一第一部份为第一逻辑值,反之为第二逻辑值;以及将抓回的该测试信号的最小值来与一第二门槛电压值进行比较而得到该测试结果的一第二部份,当抓回的测试信号的最小值小于该第二门槛电压值时测试结果的一第二部份为该第一逻辑值,反之为该第二逻辑值。
7.如权利要求6所述的自动调整增益方法,其特征在于该测试信号于一第一时段中由低电位拉高至高电位,此时当该测试结果的该第一部份与第二部份皆为该第一逻辑值时,便判断为驱动状态不良,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试,此时当该测试结果的该第一部份与第二部份分别为该第一逻辑值与该第二逻辑值时,则判断为驱动状态良好,而此时当该测试结果的该第一部份为该第二逻辑值时,即判断为功能无法正常动作,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
8.如权利要求6所述的自动调整增益方法,其特征在于该测试信号于一第二时段中由高电位拉至低电位,此时当该测试结果的该第一部份与第二部份皆为该第一逻辑值时,判断为驱动状态不良,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试,此时当该测试结果的该第一部份与第二部份分别为该第二逻辑值与该第一逻辑值时,则判断为驱动状态良好,而此时当该测试结果的该第二部份为该第二逻辑值时,即判断为功能无法正常动作,进而对该增益可调的输出缓冲器重新设定一新增益值后再进行测试。
9.如权利要求6所述的自动调整增益方法,其特征在于该第一逻辑值代表逻辑1,且该第二逻辑值代表逻辑0。
10.一种自动调整增益方法,应用于设置在一集成电路芯片上的多个接线垫电路,该集成电路芯片上另具有一逻辑核心电路,而该等接线垫电路中的任一接线垫电路包含有一输入输出接脚;一增益可调的输出缓冲器以及一输入缓冲器,本自动调整增益方法包含下列步骤由逻辑核心电路输入一并列测试信号至各该增益可调的输出缓冲器,经其作用后而由该等输入输出接脚输出至外界;使该等输入缓冲器从外界抓回该并列测试信号;根据所抓回的该并列测试信号的波形特性而产生一组测试结果;以及根据该组测试结果来对该等增益可调的输出缓冲器进行增益大小的调整。
全文摘要
本发明为一种接线垫电路以及应用于其上的自动调整增益方法,该接线垫电路设置在一具有一逻辑核心电路的集成电路芯片上,包含有一输入输出接脚、一增益可调的输出缓冲器、一输入缓冲器以及一信号特性检测器。该自动调整增益方法首先由逻辑核心电路输入一测试信号至该输出缓冲器后由该输入输出接脚输出至外界;使该输入缓冲器从外界抓回该测试信号;根据该测试信号的波形特性而产生一测试结果;以及根据该测试结果来对该输出缓冲器进行增益大小的调整。本发明在实践中可适应于不同硬件组合所形成的各种负载,且可对多个接线垫电路同时进行电位切换时或因其它因素导致的误动作进行检测和自动调整。
文档编号H03K19/0175GK1372383SQ0210691
公开日2002年10月2日 申请日期2002年3月7日 优先权日2002年3月7日
发明者林坤隆, 朱孟煌 申请人:威盛电子股份有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1