交叉交织理德-所罗门码的校正的制作方法

专利名称：交叉交织理德-所罗门码的校正的制作方法
技术领域：
本发明通常涉及一种使用理德—所罗门码对数字数据进行纠错的方法和装置，更具体地说，涉及一种交叉交织理德—所罗门码(crossinterleave Reed-Solomon code)的校正方法和装置。
背景技术：
在激光唱片中典型地使用的一种纠错码是所谓的CIRC校正码。CIRC是交叉交织理德—所罗门码的首字母简略词。在CIRC的校正码的情况下，对24个数据符号执行(28，24)理德—所罗门码(C2码)的编码过程，其中每一个符号由8位组成。在这样的典型音频应用中，每一个音频抽样是16位，每一个16位的抽样由两个8位的符号组成。因此，每一个8位符号是立体声音频数据的两个声道之一的音频抽样的上部或者下部。
这些数据符号处于第一排列状态，然后，通过交织操作，将数据从第一排列状态重新排列为第二排列状态。然后对此时处于第二排列状态的28个符号，执行(32，28)理德—所罗门码(C1码)的编码过程。当对CIRC校正码进行解码时，首先执行C1解码，然后执行解交织(deinterleave)，再然后，执行C2解码。
已经知道了对CIRC校正码进行解码的各种方法，并且在例如US-A-4546 474、US-A-4 476 562以及US-A-4 497 058中公开了这样的方法的实例。另一方面，还知道了对理德—所罗门码进行解码的各种方法，并且在US-A-4 476 562中公开了这样方法的实例。
依据CIRC校正码的传统解码方法，在第一阶段的C1解码中执行直到并且包括(up to and including)双重纠错的错误处理，并且通过参考从C1解码中获得的指针信息，在下一个阶段的C2解码中执行双重纠错。
已经提出的对纠错码进行解码的方法是所谓的疑符(erasure)校正方法，其中使用指针信息来表示错误符号的位置，并且对该错误符号执行需要的校正。在以上提到的C1和C2码的情况下，可以分别执行直到并且包括双重错误(两个符号)的检测和校正。然而，如果已经知道错误位置，则可以执行直到并且包括四重错误(四个符号)的纠错。
因此，为了提高纠错能力，优先选择的是执行对错误进行解码的疑符校正方法。此外，已经发现疑符校正方法在校正突发错误时特别地有效。另一方面，为了适当地执行疑符校正操作，必须从指针信息中预先知道错误位置，此外，指针信息的可靠性必须相当高。
依据CIRC校正码的传统译码方法，在C1解码器中执行直到并且包括双重错误的纠错。在这样的情况下，因为担心发生当然是不能校正的三重错误，将C1指针发送到下一个阶段的C2指针，以便在C2解码器中使用C1指针，执行纠错。
更具体地说，在传统的CIRC校正码的情况下，由隔一个地包括在两个相邻的帧(一帧32个符号)中32个符号形成一连串的C1码(C1串)。由包括在108个连续帧的预定几个帧中的28个符号形成一连串的C2码(C2串)。因为C1串的交错长度比C2串中的交错长度要短，因此，当执行诸如排队或者检查的快速前向的再现操作时，会出现丢失某些帧，并且失去了帧的连续性的问题。即，使用C1指针表示在不连续点之前和之后的一个帧中存在错误，然而C1指针只表示在另一帧中不存在错误。另一方面，C2串的纠错长度为108个帧，并且这些108个帧将包括不连续的点。通过使用前述的C1指针，执行对不正确的C2串执行疑符校正，纠错将会不正确。
为了解决当对CIRC校正码执行纠错时，不完整纠错或者不正确纠错的问题，其中使用疑符校正方法获得了最大的纠错能力，已经提出了一种纠错方法，其中按照特定的顺序，执行两次C1解码和C2解码(在US-A-4 637 021中公开了这样的对C1解码和C2解码的两次执行)。该顺序可能为例如，进行C1解码、然后进行C2解码、再然后进行C1解码，最后进行C2解码。在第一C2解码中，使用在前面的阶段通过C1解码获得的C1指针，执行疑符校正，通过第二C1解码和C2解码，防止在该疑符校正中可能出现的不正确的校正，其中第二C1解码和C2解码与对CIRC校正码进行解码的传统方法相似。
EP-A-0 278 383显示了使用理德—所罗门码的纠错方法。当通过使用校正子(syndrome)和错误位置相乘的结果执行纠错时，加上另一个校正子，从而形成新的校正子。通过重复地执行该过程，由大量的算术运算获得错误矢量，从而通过所谓的疑符校正技术，执行纠错。然后，通过使用第一次计算得到的错误矢量来计算另一个错误矢量，可以减少算术运算的次数。
图1是说明对理德—所罗门(RS)码进行传统的交叉交织理德—所罗门码(CIRC)解码的方框图。
CIRC解码器的主要任务是执行1.将输入的数据延迟一个符号；2.对C1码(32，28)进行解码，并且校正错误的符号；3.解交织；4.对C2码(28，24)进行解码，并且校正错误的符号；5.延迟两个符号。
输入数据的32个符号形成一个帧，并且将该帧提供给时延线路(一个符号的延迟)，在时延线路中，只对偶数编号的符号按照一定量延迟，以便形成一帧。将从时延线路中输出的32个符号提供给C1解码器，在该解码器中，对(32，28)理德—所罗门码(C1码字)执行实际解码。在C1解码器中执行C1码字中的两个错误符号的纠错。当在C1解码器中检测到3个或者多于3个的错误时，为在C1码字中的所有符号设置C1指针(疑符标记)。此外，在解交织线路(不等长延迟线路)中处理数据和疑符标记。将解交织线路的输出提供给C2解码器。在解交织线路中，按照与对数据进行解交织相似的方式，对从C1解码器中产生的每一个符号的疑符标记进行解交织。在C2解码器中，通过使用C1疑符标记，执行直到4个错误的疑符校正。
如果C2解码器可以执行直到4个错误符号的校正，则清除C1疑符标记。如果C2解码器不能执行直到4个错误符号的校正，则或者在C2码字中拷贝C1疑符标记，或者为C2码字的所有符号设置疑符标记。CIRC解码的最后阶段是两个符号的延迟。由两个符号延迟线路执行该延迟。对CIRC校正码的两次使用导致纠错系统的校正能力的增加。

发明内容
然而，在图1所示的这样类型的传统CIRC解码器的常见缺点在于这些解码器不能对CIRC码块进行两次处理。
因此，本发明的目的是提供一种用于CIRC校正的改进的方法，以及用于CIRC校正的改进的计算机程序和理德—所罗门解码器。
依据本发明的第一方面，本发明提供了一种用于CIRC校正的改进的方法。此外，本依据本发明的另外的独立方面，本发明提供了一种改进的计算机程序和理德—所罗门解码器。
依据本发明的从属方面，提供本发明的优选实施例。
本发明可以实现CIRC解码器的单路(single pass)和双路(doublepass)操作。
通过使用4个单独的存储器，以及通过对每一个存储器的特别的控制和寻址，实现一个符号的延迟操作、两个符号的延迟操作、以及CIRC校正码的双或者单解码。
特别地，本发明的优点在于它可以实现对CIRC码块的双重处理。


参考附图，描述了本发明的典型实施例，图1是现有技术的CIRC解码器的方框图；图2是说明依据本发明的实施例的CIRC解码器的第一路的方框图；图3是说明图2的解码器的第二路的方框图；图4是说明CIRC解码器的可选择的实施例的方框图；图5是用于CIRC校正码的双和单处理的CIRC解码器的操作流程图；图6是说明在M1存储器中的数据流的示意图；图7是说明计算在M1存储器中的地址的方框图；图8是说明存储器M2，a的操作；
图9进一步说明存储器M2，a的操作；图10是说明计算M2存储器中的地址的方框图；图11是说明不同突发错误的校正结果的特征线。
具体实施例方式
图2显示了CIRC解码器的方框图。解码器具有用于存储C1码字(CW)的存储器M1。此外，还有C1解码器、在关联的解交织器D1内的存储器M2，a、在关联的解交织器内的存储器M2，b、C2解码器、以及存储器M3。
在第一路的开始，将C1 CW存储在存储器M1中。从这里将C1 CW输入到C1解码器。C1解码器将另一C1 CW输出到M2，a中。如果存储器M1中的C1 CW是不可校正的，则从C1解码器中输出的C1 CW是存储器M1中的C1 CW的拷贝。
在这样的情况下，为在C1 CW内的所有的符号设置疑符标记。如果存储器M1中的C1 CW是可校正的，则从C1解码器中输出的C1 CW是存储器M1中已校正的C1 CW。
通过解交织器D1执行解交织操作。结果，将C2 CW存储在存储器M2，a中。将存储器M2，a中的C2 CW输入到C2解码器。C2解码器将C2CW写回到存储器M2，a。在原始C2 CW不可校正的情况下，该C2 CW为原始C2 CW的拷贝，或者该C2 CW是已校正的C2 CW。当C2 CW仍旧不可校正时，设置疑符标记。
图3是第二路的说明。将M2，a中的C1 CW输入到C1解码器。C1解码器将C1 CW输出到存储器M2，b。在M2，a中的C1 CW不可校正的情况下，该M2，b中的C1 CW为存储器M2，a中的C1 CW的拷贝，或者M2，b中的C1 CW为M2，a中的已校正的C1 CW。在M2，a中的C1 CW不可校正的情况下，在从C1解码器中输出的码字C1 CW中设置疑符标记，并且将该码字存储在存储器M2，b中。
开始解交织D2。结果，在存储器M2，b中提供了码字C2 CW。并且将该码字输入到C2解码器。C2解码器将码字C2 CW输出到存储器M3。在存储器M2，b中的C2 CW不可校正时，由C2解码器输出的C2 CW是M2，b中的C2 CW的拷贝，或者由C2解码器输出的C2 CW为存储器M2，b中已校正的C2 CW。在存储器M2，b中的C2 CW不可校正的情况下，设置疑符标记。以下将更详细地描述实施例。
系统元件图4说明CIRC解码器的方框图(在该结构体系中实现CIRC解码器的双和单路)，该方框图显示了CIRC解码器的主要元件。
将来自获取部分的数据流存储到输入逻辑1。输入逻辑能够存储32个符号。如果在输入逻辑的缓冲器中可得到充足的数据，则将帧存储到M1存储器。M1存储器用于CIRC解码器中的一个符号的延迟的任务。MUX1复用器(multiplexer)3用于依据CIRC解码器的那一路，或者将来自M1存储器的数据复用到C1解码器，或者将来自M2的数据复用到C1解码器。
块4是传统的RS解码器。在该块中，实现RS码的所谓疑符校正方法。在2*t+E＜d的条件下，RS解码器4能够校正4个疑符、或者两个错误、或者错误和疑符的任意组合，其中t表示码字的错误的数量，E表示疑符的数量，d表示RS码的汉明距离(对于激光唱片的应用，d＝5)。
标记处理器块No.1(块5)产生C1解码器的错误状态，并且定义输出的疑符标记。解复用器(DEMUX1)6用于将C1解码器的输出解复用到M2，a存储器，或者解复用到寄存器(buf_reg)8。解复用器6的输出取决于CIRC解码器的单路或双路。
M2，a存储器7用于在CIRC解码器的第一路期间，进行解交织，以及组合在C2码字中的C1码字。寄存器8用于存储校正的C1码字。M2，b存储器9用于在CIRC解码器的第二路期间，进行解交织，以及组合在C2码字中的C1码字。CIRC解码器的控制器10执行在以下任务期间的存储管理a)一个符号延迟的任务；b)C1解码器任务；c)解交织以及C2解码器任务；d)两个符号延迟的任务。
复用器11(MUX2)用于依据CIRC解码器的单路或双路，或者将来自M2，a存储器的复用到C2解码器，或者将来自M2，b存储器的数据复用到C2解码器。块12是传统的RS解码器。该解码器具有与RS解码器4相同的性能。
标记处理器块No.2(块13)产生C2解码器的错误状态，并且定义输出疑符标记。M3存储器14用于CIRC解码器的两个符号延迟的任务。输出逻辑15用于存储来自M3存储器的24个符号。
控制CIRC解码器中的数据通过图5流程图，显示了用于双和单处理CIRC校正码的CIRC解码器的操作。
如果nxt_frame信号是有效的(步骤2)，则将帧从输入逻辑载入到M1存储器中的对应存储体(bank)中，并且执行一个符号延迟的任务(步骤3)。
在步骤4期间，将数据从M1存储器(见图4)通过MUX1复用器，传输到C1解码器。同时计算校正子。在传输32个符号之后，开始解码过程C1。
在M2，a存储器中执行解交织器任务(步骤5)。将C2码字的28个符号从M2，a存储器通过MUX2解复用器，传输到C2解码器。同时计算校正子。在传输38个符号后，开始解码过程C2。
在开始C1和C2过程之后，控制器等待偶数-C1过程准备好(步骤6)。如果C1过程已准备好，则将来自C1解码器的C1码字写入M2，a存储器(步骤7)。然后控制器等待偶数-C2过程准备好(步骤7)。
在数据流中的下一个步骤取决于CIRC解码器的单路或者双路的操作(步骤9)。如果CIRC解码器执行单路，并且C2过程已准备好，则将来自C2解码器的已校正的C2码字写入到M3存储器中。然后，在M3存储器中执行两个符号延迟的任务。此后，将对应的数据项装入到输出逻辑(步骤16)。
如果CIRC解码器执行双路，并且C2过程已准备好时，则将来自C2解码器的已校正的C2码字写入到M2，a存储器中(步骤10)，并且开始CIRC解码器的第二路。
将C1码字从M2，a存储器通过MUX1复用器，传输到C1解码器。同时，计算校正子。在传输32个符号之后，开始解码过程C1(步骤11)。
在M2，b存储器中执行解交织器任务(步骤12)。将C2码字的28个符号从M2，b存储器，传输到C2解码器。同时，计算校正子。在传输28个符号之后，开始解码过程C2。
在C1、C2过程开始之后，控制器等待偶数-C1过程准备好(步骤13)。
如果C1过程已准备好，则将来自C1解码器的已校正的C1码字写入到buf_reg(步骤14)。
如果C2过程已准备好，则将来自C2解码器的已校正的C2码字写入M3存储器(步骤16)。
然后，在M3存储器中执行两个符号的延迟任务。
此后，将对应的数据项装入到输出逻辑(步骤16)。
在步骤18期间更新计数器。在步骤18之后，ECC块已准备好，以便处理来自输入逻辑的新的帧。
在CIRC解码器中寻址数据使用控制器10，执行在一个符号延迟、解交织、以及两个符号延迟操作期间，不同存储器中的寻址和位置确定，以及按照读写操作，对传输的数据字节的控制。
一个符号延迟的任务M1存储器用于CIRC解码器的一个符号延迟的任务，并且包括具有地址0、1、以及2的三个存储体。每一个存储体包括32个符号，每一个符号包括9个字节。MS位是“疑符标记”，(70)位是数据。疑符位表示符号已被毁坏。如果在输入逻辑的缓冲存储器中可以得到足够的数据，则将帧存储到M1存储器的对应的存储体中，并且执行一个符号的延迟操作。
图6说明在M1存储器中的数据流。M1存储器具有循环特性。在3个next_frame信号之后重复M1存储器中的数据流，即图6a和图6d是相同的。
图7说明在M1存储器中的地址的计算。将来自输入逻辑帧装入到M1存储器中对应的存储体中。依据以下公式计算存储体的地址bank_add_m1_w＝count_m1_w，其中count_m1_w计数器在写操作期间，定义在M1存储器中的存储体地址。
将32个符号装入存储体的对应的符号地址中。Count_b_m1计算器将符号地址定义到存储体中。用于读取M1存储器的存储体地址取决于偶或者奇符号。
依据以下公式，计算存储体地址bank_add_0_m1_r＝count_m1_r， //偶bank_add_1_m1_r＝(count_m1_r+2)％3 //奇存储体地址定义count_m1_r_counter和模3(mod3)线路。将来自M1存储器的符号装入TR临时寄存器(见图7)。是否对字节取反取决于count_b_m1计数器的计数状态(如果count_b_m1＝12，13，14，15，28，29，30，31，则要取反)。不对疑符位取反。
在第一路期间，将延迟的符号传输到C1解码器的校正子发生器。
在CIRC解码器的第一路期间的解交织任务M2，a存储器用于在C2码字中的C1码字的解交织以及组合，并且包括110个存储体。每个存储体包括32个符号。每个符号包括9位。解交织的任务是对C1码字进行解交织，并且将解交织后的C1码字组合为C2码字。
在CIRC解码器的第一路期间，通过M2，a存储器的对应的地址，在M2，a存储器中执行解交织的任务。在C1解码、校正、以及将C1已校正的码字存储到M2，a存储器之后，执行解交织任务。M2，a存储器具有循环特性。
图8和9说明了M2，a存储器，为了更好的理解，可以将M2描述为二维迪卡尔坐标系的元素(图9)。垂直的Y轴定位每一个包括32个符号的数据(C1码字)。每一个水平的X轴表示在每一个Y轴上的符号(9位)。从左到右移动地、按顺序地在每一个Y轴位置内，对符号进行编号。
包括C2码字的符号沿着在M2，a存储空间中的斜线展开。在图9中显示了在1、2、3、4、54、以及108解码器周期中的C2码字的符号。
在连续的解码周期中，改变包括C2码字的符号。用于写入C2码字的初始定位的符号位于Y位置0和X位置0(图8)。
用于计算C2码字中的符号的地址的通用公式为add_c2＝(count_rsd+4*I)％mod 110，其中，count_rsd是解码器周期(0，…，109)的计数器，该解码器周期定义Y位置(存储器的存储体)，以及其中I具有从0到27的值。
在CIRC解码器的第二路期间的解交织的任务在M2，b存储器中执行在CIRC解码器的第二路期间的解交织任务。它是具有不等长的延迟线的典型的解交织(见图1)。在C1解码、校正、以及将C1已校正的码字存储到buf_reg寄存器之后，执行解交织任务。
在读写操作期间寻址M2，a存储器中的数据C1和C2解码器并行地对在CIRC解码器中的数据进行操作。最初定位C1解码器的输出(第一路)，以便将C1码字写到Y位置109上(图8)。在每一个后续的解码器周期中，定位C1解码器的输出，以及将已校正的C1码字写在下一个连续的具有较高值的Y位置(109，0，1，…0)。
最初定位C1解码器的输入(第二路)，以便将C1码字写在Y位置0(图8)。在每一个后续的解码器周期中，定位C1解码器中的输入，以便在下一个连续的具有较高值的Y位置(0，1，2，…)上读取C1码字。
用于写入C2码字的最初定位的符号位于Y位置0和X位置0(图8)。
用于CIRC解码器的双路的M2，a存储器的数据处理(见图5和8)包括以下的步骤
1)进行解交织，将C2码字从M2，a读到C2解码器；2)将已校正的C1码字，从C1解码器写到M2，a存储器；3)将已校正的C2码字，从C2解码器写到M2，a存储器；4)将C1码从M2，a存储器读到C1解码器。
用于CIRC解码器的单路的M2，a存储器的数据处理(见图5和8)包括以下步骤1)进行解交织，将C2码字从M2，a读到C2解码器；2)将已校正的C1码从C1解码器写到M2，a存储器。
图10(地址发生器)说明在对应的步骤期间，在M2，a存储器(add_m2)中地址的计算。Count_rsd计数器定义解码器的周期，并且作为基本的计数器，以便在写和读操作期间，计算M2，a存储器中不同的存储体地址。Count_b_m2_c1计数器定义在存储体中的符号地址(计数器一直计数到31)。count_b_m2_c2定义在存储体中的符号地址(计数器一直计数到27)。
count_b_m2_c1计数器和count_b_m2_c2计数器使用每一个+1sym_add进行累加。
子块1在CIRC解码器的双路的第一步骤期间，计算这些地址。
用于计算M2，a存储器的存储体的地址的公式为bank_add＝(count_rsd+4*count_b_m2_c2)％mod 110，其中count_b_m2_c2计数器定义在存储体中的符号的地址。
依据这些地址，将这些符号从M2，a存储器读到C2解码器。子块2在双路的第二步骤期间，计算这些地址。
用于计算M2，a存储器的存储体的地址的公式为bank_add＝(count_rsd+109)％mod 110，其中，count_b_m2_c1计数器定义在存储体中的符号的地址。
依据这些地址，将已校正的C1码字的符号从C1解码器写到M2，a存储器。
子块3在双路的第三步骤期间，计算地址。
用于计算M2，a存储器的存储体的地址的公式为bank_add＝(count_rsd+4*count_b_m2_c2)％mod 110，
其中，count_b_m2_c2计数器定义了存储体中的符号的地址。依据这些地址，将已校正的C2码字的符号从C2解码器写到M2，a存储器。子块4在双路的第四步骤期间计算地址。
用于计算M2，a存储器的存储体的地址的公式为bank_add＝(count_rsd+109)％mod 110，其中，count_b_m2_c1计数器定义在存储体中的符号的地址。
依据这些地址，将这些符号从M2，a存储器读到C1解码器。
在CIRC解码器的第二路期间的解交织的任务见图1，对于要使用的该任务，传统的解交织具有不等长的延迟线。在M2，b存储器中已经实现了该解交织器。
两个符号延迟的任务M3存储器用于在CIRC解码器中两个符号延迟的任务，它包括具有地址0，1，2的三个存储体。存储体0由28个符号组成，存储体1和存储体2中的每一个由24个符号组成。将C2解码和校正后的数据装入存储体0。
两个符号的延迟任务包括两个步骤1)将延迟的数据读到输出逻辑；2)覆盖M3存储器。
以下的表1用于在第一步骤期间产生地址


其中count_b是字节计数器，bank是在M3中的存储体地址，以及sym_add是在存储体中的符号地址。
以下的表2用于在第二步骤期间产生地址(写/读)。


CIRC解码器的仿真结果(双路)图11显示了对不同的突发错误的校正。由虚线显示了传统的CIRC解码器的校正结果。由实线显示了本发明的CIRC解码器的结果。
为了校正，输入以下的错误组合1) 在每一个码字中具有3个错误的20个C1码字的突发错误(随机错误)；2) 在每一个码字中具有4个错误的20个C1码字的突发错误3) 在每一个码字中具有5个错误的20个C1码字的突发错误4) 在每一个码字中具有6个错误的20个C1码字的突发错误5) 在每一个码字中具有3个错误的30个C1码字的突发错误6) 在每一个码字中具有4个错误的30个C1码字的突发错误7) 在每一个码字中具有5个错误的30个C1码字的突发错误8) 在每一个码字中具有6个错误的30个C1码字的突发错误9) 在每一个码字中具有3个错误的40个C1码字的突发错误10)在每一个码字中具有4个错误的40个C1码字的突发错误11)在每一个码字中具有5个错误的40个C1码字的突发错误12)在每一个码字中具有5个错误的40个C1码字的突发错误发明的CIRC解码器和传统的CIRC解码器都能够校正14个完全毁坏的C1码字的突发错误。显而易见与传统的CIEC解码器相比，本发明的CIRC解码器的优点在于它能够校正在每一个码字中具有3个或者4个错误的20个C1码字的突发错误。
在每一个码字具有5和6个错误的情况下，解码器不能够校正突发的错误，但是音频数据的已标记的字节率仍然比传统的CIRC解码器低得多。
使用‘30个C1码字’突发错误还可获得更好的校正性能。本发明的CIRC解码器能够校正在每一个码字中具有3个错误的30个C1码字的突发错误，并且对于每一个码字具有较高错误数的情况，已标记的字节率还要更低。
应该注意到对四个单独的存储器的单独的控制和寻址显著地增加了本发明的CIRC解码器的速度。
在读和写操作期间对M1、M2，a存储器以及M2，a、M2，b存储器的并行的控制和寻址还显著地增加了本发明的CIRC解码器的速度。
与上述的CIRC解码器相比，将具有较小尺寸的存储器用于解交织的实现。
在第一路期间，在M2，a存储器中执行解交织的任务。
M2，a存储器的尺寸是110×32×9。在第二路期间，在M2，b存储器中执行解交织。M2，b存储器的尺寸是1404×9(传统解交织器)。
具有尺寸256×32×9的存储器用于在上述CIRC解码器中的两个解交织器。
在M3存储器中执行两个符号延迟的任务。M3存储器充当查询表，这另外增加了CIRC解码器的操作速度。
在本发明的CIRC解码器中，可以执行CIRC解码器的单路模式。本解码方法适合于使用RS码的所谓的疑符校正方法。通过较低的输入错误率，对于C1毁坏码字的大量的突发错误校正非常有效(每一个C1码字包括最多达到6个的随机错误)。
权利要求
1.一种交叉交织理德—所罗门码的校正方法，包括步骤从第一存储装置将第一C1码字输入到C1解码装置；从C1解码装置将第二C1码字输出到第二存储装置；对第二C1码字进行解交织，以便在第二存储装置中产生第一C2码字。
2.根据权利要求1所述的方法，其特征在于，在第一C1码字可校正的情况下，第二C1码字是已校正的第一C1码字；在第一C1码字不可校正的情况下，第二C1码字是第一C1码字的拷贝。
3.根据权利要求2所述的方法，其特征在于，在第一C1码字不可校正的情况下，为在第二C1码字中的每一个符号设置疑符标记。
4.根据权利要求1到3中的一个所述的方法，还包括步骤将第一C2码字从第二存储装置输入到C2解码装置；将第二C2码字从C2解码装置输出到第二存储装置。
5.根据权利要求4所述的方法，其特征在于，在第一C2码字可校正的情况下，第二C2码字是已校正的第一C2码字，在第一C2码字不可校正的情况下，第二C2码字是第一C2码字的拷贝。
6.根据权利要求5所述的方法，其特征在于还包括在第一C2码字不可校正的情况下，对在第二C2码字中的每一个符号设置疑符标记。
7.根据权利要求1到6中的一个所述的方法，还包括将第二C1码字从第二存储装置输入到C1解码装置；将第三C1码字从C1解码装置输出到第三存储装置；对第三C1码字进行解交织，以便在第三存储装置中产生第三C2码字。
8.根据权利要求7所述的方法，其特征在于，在第二C1码字可校正的情况下，第三码字是已校正的第二C1码字，在第二C1码字不可校正的情况下，第三C1码字是第二C1码字的拷贝。
9.根据权利要求8所述的方法，其特征在于还包括在第二码字不可校正的情况下，为在第三C1码字中的每一个符号设置疑符标记。
10.根据权利要求7、8和9中的一个所述的方法，其特征在于还包括将第三C2码字从第三存储装置输入到C2解码器；将第四C2码字从C2解码装置输出到第四存储装置。
11.根据权利要求10所述的方法，其特征在于在第三C2码字可校正的情况下，第四C2码字是已校正的第三C2码字，在第三C2码字不可校正的情况下，第四C2码字是第三C2码字的拷贝。
12.根据权利要求11所述的方法，其特征在于还包括在第三C2码字不可校正的情况下，为在第四C2码字中的每一个符号设置疑符标记。
13.一种包括程序装置的计算机程序产品，该程序装置用于执行依据权利要求1到12中的一个所述的方法。
14.一种理德—所罗门解码器，它包括依据权利要求1到12中的一个所述的方法进行交叉交织理德—所罗门码校正的装置。
15.一种诸如CD、DVD播放机或者录音机之类的音频或者视频设备，包括依据权利要求14所述的理德—所罗门解码器。
全文摘要
本发明涉及一种交叉交织理德－所罗门码的校正方法，该方法包括步骤将第一C1码字从第一存储装置输入到C1解码装置；将第二C1码字从C1解码装置输出到第二存储装置；对第二C1码字进行解交织，以便在第二存储装置中产生第一C2码字。
文档编号H03M13/27GK1482744SQ0315309
公开日2004年3月17日 申请日期2003年8月11日 优先权日2002年8月10日
发明者亚历山大·克拉夫琴科, 马腾·卡布兹, 维加亚·拉马杜斯, 阿米特·辛格, 拉马杜斯, 辛格, 亚历山大 克拉夫琴科, 卡布兹 申请人:汤姆森许可贸易公司