专利名称：电压调节器的制作方法
技术领域：
本发明涉及一种电压调节器(以下称作V/R)，它能够提高V/R的响应性能，并能够以小的输出电容稳定地工作。
背景技术：
按照JP04-195613A所述的传统V/R，V/R是由具有单级电压放大的误差放大器组成。换言之，传统的V/R具有如图5所示的电路。V/R的组成是一个误差放大器13和一个输出晶体管14；误差放大器13用于放大基准电压电路10的基准电压和对V/R的输出电压Vout进行分压的分压器电阻11和12的连接点上的电压之间的差分电压。当误差放大器13的输出电压表示为Verr，基准电压电路10的输出电压表示为Vref，分压器电阻11和12的连接点上的电压表示为Va的时候，如果Vref＞Va成立，则Verr变低。另一方面，如果Vref≤Va成立，则Verr变高。
如果Verr变低，因为在这种情况下输出晶体管14是P-ch MOS晶体管，栅极和源极之间的电压变大，ON电阻变小，结果是，V/R提高了输出电压Vout。另一方面，如果Verr变高，V/R增加输出晶体管14的ON电阻，并减小输出电压，由此保持输出电压Vout在固定值。
在传统V/R的情况下，因为误差放大器13是一个单级电压放大电路，一个两-级电压放大结构可以利用这个电路和一个由输出晶体管14和负载25组成的电压放大级来获得。相位补偿电容器15连在误差放大器13的输出端和输出晶体管14的漏极之间。误差放大器13的频带由于镜象效应变窄，由此防止V/R的振荡。因此，由于整个V/R的频带变窄，V/R的响应特性变坏。
通常，要提高V/R的响应特性，必须加宽整个V/R的频带。不过，当整个V/R的频带被加宽的时候，必须增加电压放大电路的消耗电流。特别是，当V/R用于便携设备的电池或类似情况的时候，它的工作时间变得更短。
并且，当采用三级电压放大的时候，即使电流消耗相当小，V/R的频带也能加宽。不过，因为相位容易滞后180°或更多，V/R的工作变得不稳定，最坏的情况是出现振荡。因此，在三级电压放大的情况下，需要恢复由负载和电容的ESR(等效串联电阻)产生的零点相位。注意，如在陶瓷电容器中ESR很小的时候，为了减小零点频率，必须增加陶瓷电容器的电容值。
在传统的V/R中，为了保证稳定性防止振荡，需要使频带变窄。因此，就存在响应特性变坏的问题。此外，当响应特性提高时，消耗电流增加，稳定性变差，从而在V/R的输出端需要一个大电容。
发明内容
因此，为了解决上述传统的问题，本发明的一个目的是获得一种V/R，它具有小消耗电流的良好响应特性，并能以小的输出电容稳定工作。
根据本发明的电压调节器包括连在电源和地之间的基准电压电路；用于对提供到外部负载上的输出电压进行分压的电压分压电路，它由分压器电阻组成；和一个差动放大器，用于把基准电压电路的输出和电压分压电路的输出进行比较并输出一个第一信号。该电压调节器还包括一个相位补偿电路，其中电阻和电容器是串连的；一个MOS晶体管，其中差动放大器的输出被输入到栅极，它连在电源和相位补偿电路之间，其中源极接地；一个恒流电路，连在MOS晶体管和地之间；和一个输出晶体管，其中来自MOS晶体管和相位补偿电路之间连接点的第二信号输入到栅极，该输出晶体管连在电源和电压分压电路之间。并且，相位补偿电路的电阻侧与差动放大器的输出端连接，相位补偿电路的电容器侧与MOS晶体管的漏极相连。此外，输出电压从输出晶体管和电压分压电路之间的连接点输出。
根据本发明的电压调节器特征在于，电容器的值等于或大于输出晶体管的栅极电容值。
根据本发明的电压调节器特征在于，电阻值等于或大于20KΩ，电容器的值等于或大于10pF。
在附图中图1是本发明的一个实施例的V/R电路说明图；图2是本发明的差动放大电路的增益-频率特性图；图3是相位补偿不适当的差动放大电路的增益-频率特性图；图4是电容器的截面结构说明图；和图5是传统V/R电路的说明图。
具体实施例方式
一个两级电压放大被用作V/R的误差放大器。用于相位补偿的电阻和电容器连接在第一输出级和第二输出级之间，由电阻和电容产生的零点在低频下产生，从而V/R具有较好的响应特性，即使在小的输出电容情况下也能稳定工作。
下面参考附图对本发明的实施例进行描述。图1是示出了本发明的一个实施例的V/R电路图。基准电压电路10，分压器电阻11和12，输出晶体管14，和负载25与传统情况相同。
差动放大电路20是一个单级电压放大电路，其输出端与构成共源极放大电路的MOS晶体管23的栅极和作为由电阻21和电容器22构成的相位补偿电路一端的电阻侧相连。晶体管23通过一个恒定电流电路24由恒定电流驱动。共源极放大电路的输出端与相位补偿电路的另一端以及输出晶体管14的栅极相连。
换言之，误差放大电路包括一个两级电压放大电路，它具有差动放大电路20和由晶体管23构成的共源极放大电路；和相位补偿电路，它由电阻21和电容器22组成。误差放大电路的输出通过共源极放大电路放大，该共源极放大电路由输出晶体管14和负载25组成。因此，V/R变成为三极电压放大电路。
因为V/R是三级电压放大电路，即使在低电流消耗中，GB乘积也能增加，V/R的响应特性可以提高。不过，在三级电压放大电路的情况下，相位容易滞后180°或更多，这容易产生振荡。
因此，为了防止振荡，相位在由电阻21和电容器22产生的零点处被恢复。
图2是图1所示电路中差动放大电路20的电压增益的频率特性。在图2中，频率对数是沿横坐标截取的，电压增益的分贝是沿纵坐标截取的。第一极点出现在最小频率处。以下，该极点称为lst极点，它的频率表示为Fp1。
从频率Fp1开始，电压增益以-6dB/oct衰减，相位开始滞后90°。第一零点出现在从频率Fp1开始增加的频率处。以下，该点称作lst零点，它的频率表示为Fz1。
从频率Fz1开始，电压增益相对于频率变得恒定。因为零点使相位超前90°，相位滞后再次变成零。第二零点出现在从频率Fz1开始增加的频率处。以下，这被称作为2nd零点，它的频率表示为Fz2。
从频率Fz2开始，电压增益相对于频率以+6dB/oct增加。因为零点使相位超前90°，相位开始超前90°。第二和第三极点出现在从频率Fz2开始增加的频率处。以下，这些极点称作为2nd极点和3rd极点，它们的频率分别表示为Fp2和Fp3。
从频率Fp2开始，电压增益相对于频率变得恒定。因为极点使相位滞后90°，相位超前变成零。
再有，从频率Fp3开始，电压增益相对于频率以-6dB/oct衰减，相位开始滞后90°。
在图2中，关于各个频率的关系建立表达式(1)。
Fp1＜Fz1＜Fz2＜Fp2＜Fp3……(1)换言之，出现了低于2nd极点频率Fp2的lst零点频率Fz1和2nd零点频率Fz2。因此，在频率Fz1到频率Fz2的范围内相位滞后被抵消，在频率Fz1到频率Fz2的范围内相位最大超前为90°。进而，在频率Fz2到频率Fp2的范围内不会引起相位滞后和相位超前。从频率Fp3开始，相位开始滞后90°。
因此，当差动放大电路的频率特性按上述设置的时候，在频率Fz1到频率Fp3的范围内不产生相位滞后，由此相位最好是超前。因此，整个V/R的稳定性可以提高。
如图1所示，在由晶体管23构成的共源极放大电路中，极点出现在按照晶体管23的漏极结点电容和晶体管23的输出电阻所确定的频率上。它的频率表示为Fp2nd。此外，如图1所示，在由输出晶体管14和负载25构成的共源极放大电路中，极点出现在按照负载25的电阻和电容确定的频率上。它的频率表示为Fp3rd。
在两个放大电路中，对于Fp2nd和Fp3rd的频率，电压增益相对于频率开始以-6dB/oct衰减，相位开始滞后90°。因为存在两个极点，相位总共滞后180°。当Fp2nd和Fp3rd两者都低于Fp2的时候，相位在频率Fz2处通过2nd零点被恢复。因此，当整个V/R的电压增益在高于频率Fp2的频率处变成零的时候，一定会产生相位余量，从而V/R能够稳定地工作而不发生振荡。
如果在差动放大电路电压增益的频率特性中，如图3所示，2nd极点的频率Fp2低于2nd零点的频率Fz2，则在频率Fp2到频率Fz2的范围内相位最大滞后90°。因此，因相位如上所述通过Fp2nd和Fp3rd滞后180°，该相位在整个V/R中相位滞后180°或更多，则V/R工作不稳定。
下面描述构成图1所示相位补偿电路的电阻21和电容器22。图4是电容器形成在集成电路中时的截面视图。图4表示了电容器形成在P-型衬底上的一个例子。P-型对面的N-型杂质扩散层53形成在P-型衬底54中，并且一个薄氧化膜52形成在其上。电极50形成在氧化膜52上，电极51形成在N-型杂质扩散层53上，从而使用氧化膜52的电容器形成在电极50和51之间。在P-型衬底的情况下，因为P-型衬底的电位通常是和集成电路的最小电位相连的，所以N-型杂质扩散层53总是和P-型衬底54绝缘。这里，PN结电容器出现在N-型杂质扩散层53和P-型衬底54之间。因此，一个寄生电容与N-型杂质扩散层上的电极51相连，该寄生电容产生在电极51和P-型衬底之间。寄生电容的值一般是使用氧化膜52的电容器值的约1％到20％。
如果构成图1所示的相位补偿电路的电阻21和电容器22之间的连接反过来把电容器22和差动放大电路侧相连，在差动放大电路20电压增益的频率特性中，一个新的极点就通过电容器22的寄生电容产生。V/R不能稳定工作。
因此，对于构成相位补偿电路的电容器22和电阻21之间的连接，电阻21必须和差动放大电路的输出端连接。此外，与产生在电容器22和衬底之间的电容器22的寄生电容连接的电极与晶体管23的漏极连接。按照这样连接，相位补偿电路可以使电容器22的寄生电容的影响变得最小。因为晶体管23的漏极与输出晶体管14的栅极连接，电容器22的寄生电容的影响就比栅极电容器的小。
下面描述2nd极点的频率Fp2和2nd零点的频率Fz2。如果恒流电路24的输出阻抗是无限大，2nd极点的频率Fp2实质上就由晶体管23的输出阻抗和晶体管23漏极的结点电容，即，输出晶体管14的栅极电容确定。
同时，2nd零点的频率Fz2实质上由电阻21的值和电容器22的值确定。如上所述，当V/R稳定工作的时候，必须保持Fz2＜Fp2的关系。
当电阻21的值表示为R21，电容器22的值表示为C22的时候，由电阻和电容器产生的零点的频率Fz2用表达式(2)表示
Fz2＝1/(2·π·C22·R21)……(2)这里，当Fz2被设置成低于Fp2的频率的时候，必须增加电阻值和电容值。不过，当大电容器形成在集成电路中的时候，就需要大面积。因此，在由电阻和电容器产生相同零点频率的场合，考虑到面积，当电阻值最大的时候，效果较好。另一方面，电容器22的值被减小，lst极点的频率Fp1和lst零点的频率Fz1各自向图2中的高频偏移。
这里，因为要求Fz1低于Fp2nd和Fp3rd，电容器22的值不可能设置得太小。由于这个关系，希望电阻21的值设置为20KΩ或更大。
同时，如果电阻21的值设置成几乎等于晶体管23的输出阻抗，则必须设置电容器22的值到一个大于输出晶体管14栅极电容的值，以便满足Fz2＜Fp2。
输出晶体管14栅极电容的值按照V/R特性，特别是在V/R中被处理的电流值而有大的变化。在许多情况下，栅极电容的值在一般CMOS集成的V/R中是10pF或更大。换言之，希望电容器22的值是10pF或更大。
本发明的V/R是由三级放大电路构成的。当适当地进行差动放大电路的相位补偿的时候，效果为低消耗电流中V/R的高速响应特性能实现，并且V/R可以以小输出电容稳定地工作。
权利要求
1.一种电压调节器，包括一个连在电源和地之间的基准电压电路；一个电压分压电路，用于对加到外部负载上的输出电压进行分压，它由分压器电阻构成；一个差动放大器，用于把基准电压电路的输出和电压分压电路的输出进行比较并输出一个第一信号；一个相位补偿电路，其中电阻和电容器是串联连接的；一个MOS晶体管，其中差动放大器的输出被输入到栅极，它连在电源和相位补偿电路之间，并且其中源极接地；一个恒流电路，连在MOS晶体管和地之间；一个输出晶体管，其中从MOS晶体管和相位补偿电路之间的连接点输出的第二信号被输入到栅极，该输出晶体管连在电源和电压分压电路之间，其中输出电压是从输出晶体管和电压分压电路之间的连接点输出的。
2.如权利要求1的电压调节器，其中相位补偿电路的电阻侧与差动放大器的输出端相连，相位补偿电路的电容侧与MOS晶体管的漏极相连。
3.如权利要求2的电压调节器，其中电容器的值等于或大于输出晶体管的栅极电容值。
4.如权利要求3的电压调节器，其中电阻值等于或大于20KΩ，电容器的值等于或大于10pF。
全文摘要
提供一种电压调节器，它在低电流消耗中具有高速响应特性，在低输出电容中可稳定地工作。该电压调节器具有一个差动放大器，用于把基准电压电路的输出和电压分压电路的输出进行比较并输出一个第一信号；一个相位补偿电路，其中电阻和电容器是串联连接的；一个MOS晶体管，其中差动放大器的输出被输入到栅极，它连在电源和相位补偿电路之间，并且其中源极接地；一个恒流电路，连在MOS晶体管和地之间；一个输出晶体管，其中，从MOS晶体管和相位补偿电路之间的连接点输出的第二信号被输入到栅极，它连在电源和电压分压电路之间。相位补偿电路的电阻侧与差动放大器的一个输出端相连，相位补偿电路的电容侧与MOS晶体管的漏极相连。
文档编号H03F3/343GK1487384SQ0315551
公开日2004年4月7日 申请日期2003年7月25日 优先权日2002年7月26日
发明者须藤稔, 加纳贤次, 次 申请人:精工电子有限公司