专利名称：可调谐电容性组件及备有该组件之lc震荡器的制作方法
技术领域：
本发明系相关于一可调谐电容性组件，以及系相关于备有该可调谐电容性组件的一LC振荡器。
可调谐电容性组件系正常地藉由变容二极管(varactor diodes)而加以提供，在变容二极管中，接面电容(junction capacitance)系取决于一适用的控制电压。
变容二极管或可调谐电容性组件系被用于“电压控制振荡器”(VCOS)之中，举例而言，在大规模的生产中，在一共振电路中的电压控制振荡器系会正常地在一可调谐电阻之外，包括一固定数值电感，并且，系因此称之为LC振荡器，而藉由变化该可调谐电阻的该电容数值系会设定该振荡器的该振荡频率，因此，如此的电压控制振荡器在传输以及接收设备中，举例而言，在行动无线系统中，系为需要的。
第1图系显示一电压控制LC振荡器的一基本电路配置，而该电压控制LC振荡器系具有两个电感1，两个可调谐电容2，以及两个基于习知技术而具有对称设计之交叉耦接的NMOS晶体管3，在第1图中之该LC VCO的振荡频率Fosz系藉由取决于有效电感以及有效电容之乘积的该LC电路的该共振频率而以一良好近似的方式加以决定，因此，该LC VCO之该频率Fosz系可以藉由可藉由电压Vtune而加以控制的该电压控制电容2而加以控制，再者，具有耦接于其上之该实际LC共振电路1，2以及阻尼降低放大器(damping reduction amplifier)3的该LC振荡器系被馈送以一参考电流源4。
在第1图中，该控制电压Vtune系被施加至位于其形成该电路输入5之连接节点处的该等控制电容2，而一对电路节点6、7则是形成该电路输出端，因此，外部施加至参考电位连接8的该控制电压Vtune系不会直接在该等可变电容(varactors)2之该(电容)控制输入处个别地压印(impress)该控制电压，而在该等节点6、7处的该等电压系在一平均电压数值附近的频率Fosz以及振幅Uosz，以一180度相位漂移进行振荡，其中，该平均电压数值系在相对于接地而被测量时取决于该等晶体管3之电流Iref以及布局。再者，在显示于第1图中之该参考电流源4中的该电流Iref系实际上从未完全地独立于该供给电压之外，这表示，在该供给电压中的干扰系会投射进入该参考电流Iref之中，此外，即使是一参考电流源其本身也从未完全地无噪声以及干扰。
在该参考电流Iref中的干扰系会引起在该LC VCO之该等A以及B输出端处的电位中同方向的波动，并且，因此会被投射进入该平均电压数值，而由于该等变性电容2之平均电容数值系直接藉由跨接施加于该等变性电容2上的可调谐电压而加以决定，因此，在该参考电流Iref中的干扰系以会在同时间改变该LC VCO的该频率Fosz、或是该相位。在一振荡器振荡之频率或相位中的任意干扰系会于量测期间，正常地会以相位噪声的形式而受到观察。
因此，对低LC VCO相位噪声而言，重要的是，尤其是，在具有该控制电压之该电容2的改变不要是不必要地高，所以，其系于该电容2可以控制该电压的范围若为尽可能大时，是有需要，并且，同时，该电容2的该电压依赖性系于整个控制电压范围皆为线性。
是以，振幅噪声并不会被转换成为相位噪声，而其亦较具优势的是，若是该控制电容数值并不是跨接该电容2而出现之该电压振幅的一函数时。
所以，用于该电容2的设定范围系在所有的操作状况下皆为完全可利用，而同样重要的是，该电容2之该电压依赖性要独立于横跨该整个控制电压范围的温度之外。
第2A图系显示以具有两个正常时为关闭之NMOS晶体管9，且其四源极/汲极连接系连接至该可调谐输入5的习知技术作为基础的一电压控制电容2，而该输出对节点6、7系连接至在该等晶体管9上的一个别闸极连接。
显示在第2A图中的该电路配置系可以未改变的被用于第1图所显示的该LC VCO之中。于该等连接6、7位置之电位中的共同方向波动系在相较于连接5时，会个别地引起于该等闸极与该等互连之汲极以及源极连接之间的该等NMOS晶体管9中的该等电容器每单位长度中之一共同方向改变-在该闸极以及该晶体管通道之间的该等电容器每单位长度之控制范围内。
对显示于第2图中的该配置而言，在该等电容器中、或是在该等电容器每单位长度中，包括具有一横跨该等操作为变性电容之晶体管9之有效下降的该控制电压的改变，其系相较之下非常大，并且，仅在一非常小，小于50mV，的范围为线性，若是在该LC VCO之该等输出端处的该振幅为非常大时，则该情况系会有一些改善。
第2B图系显示根据第2图之该可调谐电容的电等效电路图式。
另外，文件P.Andreani et al.“A 2.2GHz CMOS VCO with InductiveDegeneration Noise Suppression”，IEEE 2001 Custom Integrated CircuitConference，pp.197□200，IEEE/CICC 2001，ISBN 0□7803□6591□7系载明在利用MOS晶体管而加以建构之一VCO中的一可控制电容。
而文件C.Samori et al.“A-94dBc/Hz@100kHz fully integrated5□GHz CMOS VCO with 18％tuning range for BluetoothApplications”，IEEE 2001 Custom Integrated Circuit Conference，pp.201□204，IEEE.CICC 2001，ISBN 0□7803□6591□7系载明在其中该等所使用之可调谐组件系为PMOS晶体管的一LC VCO。
适合用于VCOs中之该已知可调谐电容性构件的共同缺点系在于，它们并不是仅具有一大的线性调谐范围及/或相对而言较高的串联电阻，高处连电阻系会造成品质的不足，而同时，用于一变性电容、或一可调谐电容之太小的一调谐范围则要承担仅该VCO可在其中进行调谐的一窄频带的该不足，而一般而言是在被用于一VCO中时。最终，一低准位的线性系会造成电路特征要取决于所呈现之该依次具有对控制回路等之执行之不利影响的电容组件的操作点。
因此，本发明之一目的系在于载明一种具有改善之特质且适合用于电压控制振荡器之中的可调谐电容性构件，而本发明的另一目的则在于载明具有该已改善构件的一振荡器。
本发明为了达成该调谐电容性组件的目的，系藉由一可调谐电容性组件，其系包括-一调谐输入，系用于供给一调谐电压；-一对电路节点，而在其间，一可利用该调谐电压而进行调谐之电容系加以提供；-一对MOS晶体管，系被耦接至该调谐输入，并且，其四源极/汲极连接系被连接至彼此；-二耦接电容，系藉由一个别连接而被连接至该等MOS晶体管的一个别闸极连接，以及系藉由一个别另一连接而被连接至该等电路节点的个别其中之一；-二耦接电阻，系藉由一个别连接而被连接至在该等MOS晶体管上之该等闸极连接的个别其中之一，以及系藉由一个别另一连接而被连接至一连接节点；以及-一参考信号输入，其系加以设计，以供给用于设定该等MOS晶体管之操作点的一参考信号，且该参考信号输入系被连接至该等电阻的连接节点、或是被连接至该四源极/汲极连接。
该等向上连接至彼此而作为一对晶体管的MOS晶体管系会形成可控制电容，然而，这些可控制电容并不会直接连接至该对电路节点，而是利用该两个耦接电容产生到达该等电路节点的动态连接，所造成的结果是，在该等切换节点间之电压的平均电压数值中的一低频率以及DC电压波动系较具优势地不再被并入该调谐电压之中。
在该等对MOS晶体管以及该调谐输入之间的耦接系为一间接、或是直接的形式。
该两个耦接电容系较佳地具有比该等MOS晶体管可以设定之最大电容数值为大的电容数值。
该等耦接电阻当与包括2π，该振荡器频率，以及该等MOS晶体管之该电容数值之乘积的倒数进行比较时，系较佳地是具有较大的电阻数值。
本发明之原则作为基础的理解系为，该电容性组件系为一对MOS晶体管形式，以及结合被设计以利用一参考信号而设定该等MOS晶体管之操作点的一参考信号的提供而产生具有一可调整之调谐范围的一可调谐电容性组件之事实。
该调谐输入系较佳地经由耦接电阻，而被连接至该对晶体管的该源极/汲极连接、或是二者择一地连接至该等晶体管的该等闸极连接，该参考信号输入系个别地被耦接至相对的输入。
若该等MOS晶体管系具有一积块(bulk)连接时，则该积块连接系较佳地被连接至该参考电位连接，也就是说，一接地连接。
更进一步，为了以本发明之原则作为基础而改善该可调谐电容性组件的该等线性特质，其系有可能提供一另外对MOS晶体管或是任何数量之另外对MOS晶体管。而该(该等)另外对MOS晶体管系与已提及之该第一对MOS晶体管并联连接，以使得该等闸极连接系能够经由另外之耦接电容对而相同的被连接至形成该电容性组件之输出端的该对电路节点，而该调谐输入以及该参考信号输入系根据该已提及之第一对MOS晶体管会向上连接之方式而加以设计，若是该调谐输入系被连接至该等对MOS晶体管的该四源极/汲极连接时，则所以另外的对晶体管系亦会直接被连接至彼此，以及藉由其个别的四源极/汲极连接而连接至该调谐输入。在此例子中，该等另外的参考信号输入系会成对地经由另外的耦接电阻而被连接至该等对晶体管的该等闸极连接，且该等另外的参考信号输入的个别其一系会相关连于一个别的对晶体管。
或者，该参考信号输入以及该(该等)另外的参考信号输入系被连接至该相关对晶体管的该个别四源极/汲极连接，在此例子中，该等另外的对MOS晶体管系个别地藉由共同调谐输入而被耦接至一另外电阻对。
应该要注意的是，在用于致动具有一调谐以及参考信号的该等对MOS晶体管之该第一个选择的例子中以及在该第二选择的例子中，该等参考信号输入系皆可以被可连接地以及可切断地耦接至该等对晶体管，以用于连接以及切断个别之参考信号的目的。
可被供给至该等个别对晶体管的该等个别相关的参考信号系可以为不同。
由于已呈现之所发展出来的原则系可以被用于设定操作为独立于彼此之可调谐电容的该等对MOS晶体管的操作点，因此，其系有可能获得实际上显示出任何良好程度线性之用于该整体、可调谐、电容性组件的一调谐特征。
被提供用于设定该操作点的该等参考信号系可以简单地加以提供，举例而言，利用连接至一参考信号源、并且具有用于分接个别之参考信号之分接点的一电阻链，而该等分接点系被直接耦接至相关联之参考信号输入、或是以可切换的方式。
较佳地是，个别的开关系加以提供，其系将该等参考信号输入耦接至相关连之该等MOS晶体管，以用于连接以及切断该等个别参考信号的目的。这表示，其系有可能预先充电，举例而言，晶体管端被连接至接地、并且系藉由该等开关打开，即使是在该供给电压上有干扰的例子中，举例而言，而依次确保在该等电路节点之间之该有效电容与该调谐电压之间的该线性关系的稳定电容，也就是说，该调谐特征藉由本发明所达成之高度线性系加以维持。
较具优势地是，该等稳定电容之该等电容数值在相较于该等晶体管电容的电容数值时系为高。
为了补偿来自为了切换该参考信号之该等开关而产生之理想的任何偏差，举例而言，漏电流，其较具优势地是，用于供给该参考信号之信号路径能额外地具有晶体管或是二极管插入其中，其系引起一“非线性电位连结”，而此系使得在该等开关中补偿漏电流耗损成为一简单的事情。
为了该LC振荡器之该目的系藉由如上述之具有一可调谐电容性组件的一LC振荡器而达成，其系具有-一共振核心，系具有一电感以及具有作为决定共振电路频率之组件的该可调谐电容性组件；以及-一阻尼降低放大器(damping reduction amplifier)(3)，系提供一负阻抗，以及系被耦接至该共振器核心，-其中，可以被供给至该调谐输入的该调谐电压系可以被用于调谐该共振电路频率。
本发明之可调谐电容性组件的优点，亦即一高变化率、高度线性以及较佳温度稳定调谐特征，以及低串联电阻，系于该组件被用于一LC振荡器忠实，藉由特别的优势而产生。举例而言，该可调谐电容的一高变化率，也就是说，包括最大以及最小可设定电容的一高商(highquotient)，系允许该LC共振电路之该振荡器频率在一相当大的频率范围中可以加以调谐。此特征系在使用于无线频率传输以及接收装置的局部振荡器中时特别有利，因为其系因此而可能可以寻址分开很长距离之传输频道的一多样性，该可调谐电容性组件的该高度线性调谐特征系允许电路特质可以独立于操作点之外而进行尺寸定义，特别是当执行控制回路时。最后，该电容的该低串联电阻系会造成在该振荡器电路中的一高品质。
总言之，以本发明之原则作为基础而具有该可调谐电容性组件的该LC振荡器系存在有特别低的相位噪声。
本发明原则的更进一步具优势改进系可以在附属权利要求中发现。本发明系藉由显示在图式中之复数个示范性实施例的帮助，而更详尽地进行解释，其中第1图其系显示以习知技术作为基础之一种具有NMOS晶体管之LC VCO的一基本电路图式；第2A图其系显示以习知技术作为基础，一种利用NMOS晶体管而形成之一可控制电容；第2B图其系显示第2A图之电等效电路图；第3A图其系显示以本发明原则作为基础，具有NMOS晶体管之一可控制电容的一第一示范性实施例；第3B图其系显示第3A图之电等效电路图；第4A图其系显示以本发明原则作为基础，具有NMOS晶体管之一可控制电容的一第二示范性实施例；第4B图其系显示第4A图之电等效电路图；第5图其系显示与第3A图一致之具有一可调谐电容的一LC VCO；第6图其系显示具有NMOS晶体管之一可控制电容的调谐特征；第7图其系显示根据第3A图之该可调谐电容的一发展；第8图其系显示根据第7图之该可控制电容的该调谐特征；第9图其系显示具有可切断之预充电之根据第7图的该可调谐电容的一发展；第10A图其系显示根据第9图之一开关的一示范性实施例；第10B图其系显示根据第10A图之该开关的电等效电路图；第11图其系显示根据第9图之具有对操作点之额外温度补偿的该可调谐电容的一发展；第12图其系显示第11图的主题，但是具有依照第4A图之基本电路，以取代第3A图；第13图其系显示根据第11图之该可控制电容的该调谐特征；第14图其系显示依照本发明，用以图例说明，包括具有不同操作点之复数个并联连接电容的该调谐特征的重迭；以及第15图其系显示藉由依照第11图而使用一可调谐电容之依照第5图之一VCO的该控制特征。
第3图系显示在具有两个正常而言会关闭的NMOS晶体管9，且其闸极连接系动态地经由耦接电容10而耦接至该等节点6、7之第2图的主题的一发展中，以本发明之原则作为基础之一电压控制电容的一示范性实施例，其中，该等晶体管之四源极/汲极负载连接系连接至彼此，并且，系连接至该调谐输入5，此外，用于设定该等晶体管9之操作点的一参考信号输入11系加以提供，而其系经由一个别的耦接电阻12而连接置在该等晶体管上的一个别闸极连接。
该等耦接电容的一个优点是，在平均电压数值中的DC以及低频率电压波动系不在被并入用于该等晶体管9的该控制电压之中，较具优势地是，所提供之设定该等晶体管9之该操作点的选择系允许任何用于调谐特征(tunning characteric)的一良好线性程度，正如之后会有更详细之叙述。
较佳地是，此情况应该要满足当与该等可调谐电容9进行比较时，耦接特征系为大的该未平衡方程式。
因此，该较佳为同质的电阻12的电阻数值R并不被并入该LC VCO振荡频率，其中，在该参考信号输入11之该DC电位Vref系经由该电阻数值R而被传输至该等NMOS晶体管9的该等闸极，而其系应该选择为尽可能地高，所以，适用下列式子R>>12π·Fosz·Ct]]>其中，Ct代表操作为一变性电容之该等晶体管9的可控制电容数值。
第3图系显示第3A图之主题的电等效电路图。
第4A图系显示第3A图之主题的一另一个可选择实施例。此主题系大部分地就组件、设计、以及较具优势之操作方面而言，会对应至在第3A图中者，但是，用于该调谐电压以及该参考信号5、11的该等连接系已经被交换。据此，在此情况下，该调谐输入5系会经由电阻12而被连接至该等电听以9的该等闸极，而同时该参考输入11则是被连接至该等晶体管的该源极/汲极连接。
第4B图系显示第4A图之主题的电等效电路图。
第5图系显示以本发明之原则作为基础，具有NMOS晶体管9之一电压控制LC振荡器的一改进电路配置(与第1图比较)，正如第3A图以及第4A图所示。相对于第1图，具有已经解释过之优点以及尺寸规则的该等可控制电容2系不再直接被连接至该等节点6、7，而是经由耦接电容10。
此技术优点系自然变得尤其突出，特别是当位在该参考信号输入11之该参考电位Vref系亦可以在同时间被视为是无干扰。举例而言，此系为该电位相同于在该参考电位连接8处的GND电位时的例子。
第6图系显示，举例而言，对于第3A图中所示之具有经由该等耦接电容10而被动态耦接至该等节点6、7之正常为关闭的NMOS晶体管9之该设计的一电压控制电容2而言，在该控制电压与该等节点6、7之间的该有效电容C之间仿真的低位准信号关系。在该模拟中，该等NMOS晶体管之零场临界电压Vth0＝0.5伏特，以及出现在该连接11上之该参考电压系为0.1伏特。而一般而言，对该闸极/源极以与门极/汲极电压UGS、UGD为真的是UGS＝UGD＝Vref-Vtune从显示在第6图中之模拟显示结果以及该方程式之间的比较，其所得的结果是，一MOS电容的该控制范围系关于其MOS临界电压而集中，并且，系不会多余大约250mV，而由于一MOS电容的该控制范围系总是会偏离原则并关于该MOS临界电压Vth0而进行集中，因此，一MOS电容的该控制范围系亦会以该MOS临界电压Vth0的温度反应作为基础而移动。
对Vref＝0伏特而言，Vtune的该控制电压范围系会完全地移动进入负的范围，然而，由于，在单芯片积体(monolithic integration)中，正常地仅正数值可以用于Vtune之执行，因此，用于显示在第3A图中之该电路配置之Vref的数值系正常地必须总被选择为大于、或相等于Vth0，然而，正如上述已经提及的，对Vref而言，该GND电位其本身系将会是一理想地无干扰参考电位。
在第4A图中该等连接Vtune以及Vref的交换，当与第3A图进行比较时，系表示，对Vref＝0伏特而言，用于Vtune的该控制电压范围系在该正范围之中。此外，在第4A图中，该控制电压Vtune以及与该等节点6、7之间的该有效电容之间的该控制关系在与显示于第6图中之该低位准信号关系进行比较时，进行反相。
注不考虑在该积块(bulk)以及源极连接之间之该电位差异的控制动作对在该MOS晶体管通道(基板控制效应)中反转之程度的影响，Vtune以及Vref的该等连接5系亦可以被视为用于在该等节点6、7之间为有效之该电容的一差动电压控制输入，因此，在此模式的考虑中，显示在第3A图以及第4A图中的该主题系实际上于技术效用中是相同的。
第7图系显示依照第3A图之一电路配置，而其对该调谐输入5以及输出对对节点6、7连接而言，系包括N个并联连接、技术上较具优势地同质电路配置。然而，用于供给该等参考信号Vref1至VrefN之该等参考信号连接并不会连接至彼此。
该等参考信号连接11、13、14系在有关于该GND电位而对称地增加、或对称地减少的电位处，于技术上较具优势地为相同等级的强度，因此，在根据第7图之电路配置中，在该等节点6、7之间之该电容的调整范围系会大略对应于如第3A图所示之一电路配置的该调整范围。举例而言，下列之转变条件系可以加以使用该等耦接电容在与第3A图中之主题相比较时，系藉由一因子N而于尺寸上获得降低，相对之下，该等耦接电阻则是藉由一因子N而在尺寸上获得增加，而在该等晶体管9中之通道长度系加以维持，在该等晶体管中之通道宽度系藉由一因子N而于尺寸上获得降低。再者，为了对称的理由，其于技术上较具优势的是，该等晶体管9的几何布局系为相同的。
原则上，显示在第7图中之该电路配置系可以，以所叙述的方式，利用技术上具优势的同质电路配置，如第4A图所示，而二者择一地加以产生。
该等Vref1至VrefN的连接系位在不同电位的事实系表示，藉由一适当的电位选择，以及藉由一足够大的分开因子(division factor)N，用于如第3A图以及第4A图所示之该N个并联连接之电路配置的个别个别控制特征，其系会覆盖在彼此之上，以产生在Vtune与该等节点6、7之间之该有效电容之间的一全然线性关系。
第8图系显示，举例而言，对如第7图所示之具有正常为关闭之NMOS晶体管的一电压控制电容而言，在控制电压Vtune与该等节点6、7之间之该有效电容之间的该模拟关系，其中，该分开因子N系为10。而显示在第8图中之该模拟结果系显示，现在系在一比较上较大，大约1.5伏特，的范围期间，于该有效电容以及该控制电压Vtune之间具有一大约线性的关系。而与显示在第6图中之该模拟结果的比较系亦显示出，在整个控制电压期间，温度对电容之电压依赖性的影响系已经显著地下降。
显示在第7图中之该电路配置的技术优势反应，其举例而言，系显示在第8图中，系可以于实际上当该Vref1至VrefN的参考电位可以源自于该供给电压，而成为在该供给电压中可能具有的任何干扰皆不会被投射进入该Vref1至VrefN的参考电位之中时，特别地被用于获利。
第9图系显示第8图所示之该电路配置的一发展。该等Vref1至VrefN的电位系藉由利用电阻链之供给电流而加以产生，而为了这个目的，包括电阻15且在该等电阻15之间具有分接点的一串联电路系加以产生，其中该等分接点系耦接至如第3A图所示之一可调谐电容组件上之一个别相关连的参考信号输入，而为了此耦接，一个别的开关16系加以提供，在该变性电容侧，每一个开关系利用一电容17而被向上连接至参考电位。该形成一电压除法器的电阻链系被连接至一参考信号源18，而其系为一电流源形式，该电阻链系亦被连接至参考电位连接8。
该电子开关16系被用于将相关连成对之该等NMOS晶体管9之该等闸极以及该等储存电容器17两者改变为在此方法中所产生的个别电位，而在该充电阶段结束之后，该等开关16系会被打开，再者，施加至该等NMOS晶体管9之该等闸极以及至该等储存电容器17的电荷则现在可以确保，在该等节点6、7之间之该有效电容与该控制电压Vtune之间的该线性关系系加以维持。
就此情况而言，其系较佳地是，该等储存电容器17之该电容数值系为该等NMOS晶体管9之最大MOS电容的一个别倍数(＞10)，而这是由于，根据该控制输入5的观点，该等个别之储存电容器17系会形成具有该等NMOS晶体管9的一电容性电压除法器。当该等开关16已经打开之后，施加至该等NMO晶体管9之该等闸极以及该等储存电容器17上的电荷容量系于实际上无法再次地被改变至+VCC，例如，由于干扰的结果。
上述之陈述系精确地应用，特别是若该等开关16为相同的开关时，该等用于单芯片积体中的电子式开关系较佳地包括具有精细品质特征的真实晶体管(real transistors)，举例而言，电子式MOS开关具有漏电流产生，而该“关闭”电阻系不会为无限高，而该“开启”电阻系不会为零。
原则上，在所叙述的方法中，显示在第9图中依照第4A图之具有技术上优势的同质电路配置的该电路配置系二者择一地亦为可理解。
若是连接至该等节点6、7的电路系具有到达接地的一低电阻路径，则该等耦接电容器17系会额外地作用为储存电容器。
第10A图系显示当，举例而言，可以被用于在第9图中之主题时的一电子式开关16。该开关16系包括互补的切换晶体管19、20，而其控制路径系并联连接，并且，系形成该开关16的负载路径，所以，为了制动该晶体管19的该等闸极，一反相器21系具有其输出端连接至此控制输入，而该等晶体管19、20的该等控制路径系亦具有与它们并联连接之一更进一步互补对晶体管22、23的该等控制路径，这些晶体管22、23系加以连接以作为二极管。
根据在该反相器21之该控制输出端24的状态位准以及因此该开关16，用于该晶体管19的一反相的控制信号系利用该反相器21而加以产生，其中，藉由在该控制输入24的一H位准，该晶体管19以及该晶体管20两者系皆开启，而藉由在该控制输入24的一L位准，该等晶体管19、20则为关闭，再者，该连接25系会形成该开关之该输入，以及该连接26系会形成该输出端，至于连接至该输出端26的该储存电容器17则会藉由在节点25、26之间的顺向电阻(forward resistance)而形成的一时间常数。
正如已经提及的，一电子式开关系可以具有漏电流上升，而其可能伴随着适当使用如显示在第9图中之主题之一部分的如此一开关，而可以造成在该等NMOS晶体管9之该等闸极上之电荷的一缓慢改变，所以，为了此理由，显示在第10A图中之一电子式开关16的该电路配置系已经藉由该等NMOS晶体管22、23而加以延伸，而其系会引起一“非线性的点为连结”。当该等开关连接25、26具有相同电位的同时，该等晶体管22、23系为关闭，亦即，系位在最高电阻，而当该等开关连接25、26具有不同电位时，则根据该电位差异的算术符号(arithmeticsign)，该二极管22、或是该二极管23系会依照该电位差异的位准而变得稍微地导电，当该等晶体管19、20系处于关闭状态时，该等二极管22、23系避免漏电流允许在第9图中之该等NMOS晶体管9之该等闸极以及该等电容17上的所有电流皆改变太大，而该漏电流耗损系藉由在该等开关中之漏电流相依(leakage-current-dependent)导电性而获得补偿。而由于在具有最小尺寸之电子式开关中的漏电流系通常非常的小，也就是说，小于1pA，因此，在该汲极以及源极之间经由二极管22、23的该电压降，以及其差动导电性系总是会维持在非常低，是以，当该等晶体管19、20系处于关闭状态时，则由在该方向26的该连接25的观点来看，在该等连接25、26之间的低通滤波器的时间常数系为非常大，其中，该时间常数系在一漏电流的例子中系藉由该等二极管22、23以及该电容17而实质地加以形成。
第10B图系显示第10A图所示之该开关16的电等效电路。
第11图系显示第9图所示该电路配置的一延伸。此就设计以及动作之有利模式方面，系大部分对应于第9图之该主题，然而，相较之下，个别辅助晶体管27之该等控制路径系会被连接至该电阻链15之该等分接点以及该等开关16之间。
该等晶体管27之该源极连接系会个别地被连接至提供该等参考信号Vref1至VrefN的该等分接点，而该等汲极连接系被连接至该等个别电子式开关16的该等输入，另外，在该等晶体管27之该汲极连接处被馈送进入的一个别参考电流Ic系会再次地消散，而在每一个例子中，藉由连接至该等晶体管27之该等源极连接的电流镜配置28的帮助，系使得没有电流会被馈送进入该等参考电压分接点Vref1至Vref(N-1)。并且，由于第N个辅助晶体管27的该源极连接系被连接至VrefN＝GND，因此该第N个电流镜配置28系被省略，而显示在第10图中之该等个别电子式开关16的该等输入25系具有施加至其上的该等参考电压Vref1’至VrefN’，而该等参考电压Vref1’至VrefN’系个别地藉由该等电压组件Vt1，...VtN而进行漂移(shift)，当相较于之后所述之方法中的该等电压Vref1至VrefN时。
现在，有关于接地而产生之该等电压Vref1至VrefN系不再经由该等电子式开关16而被直接传输至该等晶体管9之该等闸极，在此例子，现在，它们首先藉由该等电压组件Vt1，...VtN而漂移至Vref1至VrefN之上，而其以下式作为基础
Vref1’＝Vref1+Vt1Vref2’＝Vref2+Vt2VrefN’＝VrefN+VtN该等电压组件Vt1，...VtN系利用每一个皆具有流经它们之一参考电流Ic的该等辅助晶体管27而加以产生，而该参考电流Ic之位准系加以选择为，自汲极至源极且跨越该等辅助晶体管27的该电压降系会对应至在一良好近似中的该等临界电压Vt1，...VtN。
理想地是，所产生之该等电压组件Vt1，...VtN会对应至该等已分离电容器9的该等个别临界电压，而若是该等电压组件Vt1，...VtN之产生以及覆盖系精确地进行管理时，则该等已分离MOS电容器9对于在该等节点6、7之间之该有效电容以及该控制电压Vtune之间之特征反应的影响系会完全地被消除，此情形的理由是，一MOS电容器的该控制范围系总是关于该MOS临界电压Vt而加以集中。
在有关于接地而产生之该等电压Vref1至VrefN中，于此所叙述之该漂移系藉由该已分离MOS电容器9之该等个别临界电压Vt1，...VtN而将该等MOS电容器9之该等个别控制范围精确地集中在有关于GND而产生之该等电压Vref1至VrefN之上，因此，取决于温度以及取决于基极偏压的该等MOS临界电压系加以消除。
第12图系显示在第11图中所示之该电路装置的一变化，其系适当地使用在第4A图中所示之该电路配置来取代在第3A图中所示者，而在此例子中，第11图之陈述系以适当的方式施用，然而，在此例子中，对在该等电压Vrefi中藉由该等电压组件而到达Vrefi’上的漂移而言(其中，I＝1..N)，系具有下式的关系Vrefi’＝Vrefi-Vti相较于在第11图中的该配置，在该控制电压Vtune与在该等节点6、7之间之该有效电容之间的该控制关系，其系会相应地进行反向，当与之后在第13图中所示的关系相较时。
第13图系显示，举例而言，对依照第11图之具有正常为关闭之NMOS晶体管的一电压控制电容而言，在该控制电压Vtune与在该等节点6、7之间之该有效电容之间的该模拟关系，其中，该分开因子N系为10。
而在第13图中所图例说明之该模拟结果系显示，在一比较上较大，大约1.6伏特，的范围期间，于该有效电容以及该控制电压之间乃具有一高度线性关系，此外，与显示在第8图中之该模拟结果的比较系显示出，在整个控制电压期间，温度对该电容之电压依赖性的影响系已经甚至更显著地下降。然而，对于在第13图中之该模拟结果以及第8图的一准确考虑则系揭示出，于该有效电容以及该控制电压之间的该线性关系系具有覆盖于其上的一固定涟波(ripple)，而其系于低温时特别会增加。此“涟波系首先藉由该分开因子N，然后，第二，藉由温度而加以决定，因为该等个别MOS电容器之尺寸系为温度的一函数，而翻转范围(reveral range)的尺寸系会随着温度而增加。
第14图系显示用于该等对MOS晶体管9之该等个别控制的电容特征如何重迭，以N＝10作为例子，以及在每一个状况下，其如何关于该等参考电压数值Vref1至VrefN而集中。在所举的一例子中，系存在下列之参数- 该可调谐电容整体的线性控制范围大约为1.6伏特；- 每一个大约160mV之成为控制范围组件的分开；- 用于该等对MOS晶体管的个别最大电容性控制范围在27度时大约为250mV；- 在该等对MOS晶体管之该等电容性控制范围之间的个别重迭在27度时大约为180mV；- 在没有一重迭的情形下，在每一个例子中的电容性控制范围在27度时大约为90mV；以及- 该等对MOS晶体管之个别线性电容性控制范围在27度时大约为50mV。
由于该等对MOS晶体管之个别电容性控制范围在没有一个别重迭的情形下，于27度时系大约较该等对MOS晶体管之个别线性电容性控制范围大40mV，因此，在第13图中可见的该涟波，系在27度时会无法避免地会获得，而总体而言，当维持大约1.6伏特之一线性范围时，就N＞＞10而言，该涟波系会完全消失，然而，极大数值的N却是要承担由于增加寄生效应所伴随的一线路复杂度。
然而，当以本发明之原则作为基础的该高度线性电容被用于如第5图所显示之一LC VCO中时，在该VCO控制特征上的该涟波效应系会完全地消失，甚至当N少于或等于10时，这是因为低相位噪声通常所需要的该大VCO振幅Uosz系表示，该低位准信号涟波系会在一振荡周期期间，横跨该振荡振幅Uosz并以一高位准信号作为基础，而完全平均其本身。
此外，在该等连接6、7之间之该有效电容的该电容性低位准信号数值，其系藉由Vtune而加以定义，系主要会在该等连接6、7间之该高位准信号数值偏离不会超过Vtune之该线性范围之强度等级的范围内，对应于该有效高位准信号数值，而这是因为，藉由增加在时间t的动态振幅，假设为最小数值之该等MOS电容9的比例系总是会相同于假设为最大数值之该等MOS电容9的比例，这表示在该等连结、7之间的该有效净电容系总是大致上维持为常数。
第15图系显示对在第5图中所显示的一LC VCO而言，在27度所测量之一控制特征，而其系依照在第11图中所显示之该配置而具有一可控制电容，该分开因子N系为10。
再者，可以清楚的看见，该VCO控制特征系于该线性范围中不具有涟波，而依照该可控制电容的该线性范围，该VCO控制特征的该线性范围系大约为1.5伏特。
一般而言，上述的该等电路配置系亦可以利用互补电路系统而加以设计，因此，举例而言，MOS电如系可以利用N通道MOS晶体管、或是P通道晶体管而加以产生，而该等MOS晶体管9的该零场临界电压Vth0的位准系亦不是一中心部分。此外，一电流镜电路的功能，举例而言，系可以利用简单、或是复杂电路系统，举例而言，利用串接(cascodes)，而加以执行，因此，在此所指示的电路结构的另一个实施例系可以被视为用于达成本发明之原则且落在本发明之范围内的等效装置。
权利要求
1.一种可调谐电容性组件，其系包括-一调谐输入(5)，其系用于供给一调谐电压(Vtune)；-一对电路节点(6、7)，而在该对节点之间，一可利用该调谐电压(Vtune)而进行调谐之电容系加以提供；-一对MOS晶体管(9)，其系被耦接至该调谐输入(5)，并且，其四源极/汲极连接系被连接至彼此；-二耦接电容(10)，其系藉由一个别连接而被连接至该等MOS晶体管(9)的一个别闸极连接，以及系藉由一个别另一连接而被连接至该等电路节点(6、7)的个别其中之一；-二耦接电阻(12)，其系藉由一个别连接而被连接至在该等MOS晶体管(9)上之该等闸极连接的个别其中之一，以及藉由一个别另一连接而被连接至一连接节点；以及-一参考信号输入(11)，其系加以设计，以供给用于设定该等MOS晶体管(9)之操作点的一参考信号，且该参考信号输入(11)系被连接至该等电阻(12)的连接节点、或是被连接至该四源极/汲极连接。
2.根据权利要求第1项所述之组件，其中，该调谐输入(5)系被连接至该四源极/汲极连接，以及该参考信号输入(11)系被连接至该二电阻(12)的该连接节点。
3.根据权利要求第1项所述之组件，其中，该调谐输入(5)系被连接至该二电阻(12)的该连接节点，以及该参考信号输入(11)系被连接至该四源极/汲极连接。
4.根据权利要求第1至第3项其中之一所述之组件，其中，-一另外对MOS晶体管(9)系加以提供，其系被耦接至该调谐输入(5)，并且，其四源极/汲极连接系被连接至彼此；-二另外耦接电容(10)系加以提供，其系藉由一个别连接而被连接至在该等另外MOS晶体管(9)的一个别闸极连接，以及系藉由一个别另一连接而被连接至该等电路节点(6、7)的个别其中之一；-二另外耦接电阻(12)系加以提供，其系藉由一个别连接而被连接至在该等MOS晶体管(9)上之该等闸极连接的个别其中之一，以及藉由一个别另一连接而被连接至一另一连接节点；以及其中-一另外参考信号输入(13)，其系加以设计，以供给用于设定该等另外MOS晶体管(9)之操作点的一另外参考信号，而该另外参考信号输入(13)系被连接至该等另外耦接电阻(12)的连接节点、或是被连接至该另外对MOS晶体管(9)的该四源极/汲极连接。
5.根据权利要求第4项所述之组件，其中，一连接至一参考信号源(18)的一电阻链(resistor chain)(15)系加以提供，以用于提供该等参考信号的目的，而该电阻链(15)系具有耦接至相关联之参考信号输入(11、13)的分接点。
6.根据权利要求第4或第5项所述之组件，其中，一第一开关(16)系加以提供，而其系将该参考信号输入(11)耦接至该等MOS晶体管(9)的第一对，以用于连接以及切断该参考信号的目的，以及其中一第二开关(16)系加以提供，而其系将该另外参考信号输入(13)耦接至该另外对MOS晶体管(9)，以用于连接以及切断该另外参考信号的目的。
7.根据权利要求第6项所述之组件，其中，一连接至一参考电位连接的一个别电容(17)系加以提供，而其系被连接至该第一开关以及该第二开关(16)之耦接至该等对晶体管(9)或是耦接至该另外对晶体管(9)的连接。
8.根据权利要求第6项所述之组件，其中，一第一温度补偿电路(27、28)系加以提供，以用于补偿温度相关之操作点漂移，且其系被耦接至该参考信号输入(11)，以及其中，一第二温度补偿电路(27、28)系加以提供，以用于补偿温度相关之操作点漂移，且其系被耦接至该另外参考信号输入(13)。
9.一种具有如权利要求第1至第8项其中之一所述之一可调谐电容性组件的LC振荡器，其系包括-一共振核心，系具有一电感(1)以及具有作为决定共振电路频率之组件的该可调谐电容性组件(9)；以及-一阻尼降低放大器(damping reduction amplifier)(3)，其系提供一负阻抗，以及系被耦接至该共振器核心(1、9)，-其中，可以被供给至该调谐输入(5)的该调谐电压系可以被用于调谐该共振电路频率。
全文摘要
本发明系载明一种可调谐电容性组件，系包括一对MOS晶体管(9)，其闸极连接系经由一个别耦接电容(10)而被连接至一对电路节点(6、7)，而在该对节点之间，该已调谐之电容系可以被分接(tapped off)，同时，该等MOS晶体管(9)的四负载连接系被连接至彼此。此外，一调谐输入(5)以及一参考信号输入(11)系加以提供，而该两者系皆被耦接至该对晶体管(9)。而且，在此配置中，该参考信号输入(11)系加以设计，以设定该等晶体管之操作点。再者，所叙述之可调谐电容系具有一大的调谐范围以及一低串联电阻，并且，系由于该操作点设定而允许良好的线性特质。另外，该组件系可以较具优势地被用于LC振荡器之中。
文档编号H03B5/12GK1639961SQ03805146
公开日2005年7月13日 申请日期2003年2月11日 优先权日2002年3月4日
发明者J·奥赫姆, D·普哈姆-斯特纳 申请人:因芬尼昂技术股份公司