专利名称：大功率多赫蒂放大器的制作方法
技术领域：
本发明涉及大功率多赫蒂放大器(Doherty amplifier)，特别涉及大功率多赫蒂放大器电路和大功率多赫蒂放大器电路组件(package)。
很早就已经知道所谓的多赫蒂型放大器并首先在电子管放大器中实现。这样的多赫蒂放大器具有主放大级、峰值放大级以及位于多赫蒂放大器的不同部分之间的(1/4波长)传输线路。人们所熟知的多赫蒂放大技术需要工作在两种不同的模式中的至少两个有源(active)放大设备(一般对于载波放大器而言是A或AB类，对于峰值放大器而言是B或C类)，及提供阻抗变换和所需相移的变换结构。
众所周知，对于多赫蒂放大器而言，与设备输出阻抗相比，变换和相移结构提供了特性阻抗。在半导体功率设备以及功率电平＞5…10W的情况下，该所需阻抗在0.5…3欧姆(Ohm)的范围内。
在2001年12月的《微波杂志》的“使用新的负载匹配技术的微波多赫蒂放大器线性度和效率最优化设计”一文(作者是YoungooYang等)中描述了微带线路技术的设计示例和结果，该文章公开了具有低功率电平和高功率电平下载波和峰值放大器的满载匹配电路的多赫蒂放大器，并且这是第一次阐明该文章。在该电路设计中，将传输线路段插入负载匹配网络中，用于提供功率电平相关的负载阻抗。使用大信号谐波平衡模拟来设计并优化电路元件和偏置点，以同时改进线性度和效率。使用硅LDMOS FET实现了两个1.4GHz的多赫蒂放大器。将多赫蒂放大器-I(B类载波放大器和偏置调谐C类峰值放大器的结合)的RF性能与单独的B类放大器的RF性能进行了比较。将多赫蒂放大器-II(AB类载波放大器和偏置调谐C类峰值放大器的结合)与单独的AB类放大器进行了比较。新的多赫蒂放大器显示出改进的线性度以及更高的效率。该文章描述了晶体管多赫蒂技术的微带实现。
美国专利6359513 B1描述了CMOS F类放大器，其使用差分输入以消除偶次谐波，从而避免了对调谐到第二谐波的电路的需求。这也使设计对于第二谐波频率和/或特定分量值的变化的敏感度最小化(选择所述特定分量值用于选择用于调谐电路的特定分量值的调谐电路敏感度)，通过控制差分输入之间的相位关系来降低三次谐波。通过动态地控制作为输出功率电平函数的放大器的阻抗来获得附加效率。
美国专利6359513 B1提出了使用F类和多赫蒂放大技术的高效率功率放大器。其解决方案是关于用信号工作的放大技术，它限于特殊条件，诸如“持续时间等于调制信号周期的1/3的脉冲”。
目标是降低由F类放大器所产生的第三谐波；提高F类放大器的效率；降低CMOS实施例中的谐波并提高效率；以及提高F类放大器中大量功率的效率。通过提供差分输入(180度)来消除偶次谐波并避免使用调谐用于第二谐波的电路、差分输入之间的相位控制以降低第三谐波来获得上述目标，通过提供两个附加晶体管来配置用于低输出功率上的第三谐波消除、动态负载控制的输出匹配电路。
美国专利6329877 B1公开了一种功率放大器，其包括从输入信号产生两个分离信号的同相功率分离器以及两个能够工作在不同模式中的放大器。提供作为通过传输线路耦合的两个放大器的各自输入的分离信号，以便当第一放大器接近其能够产生的最大功率时，第二放大器的输出开始提供功率放大器输出，并且补充和修改第一放大器提供的功率，从而扩展输入功率的范围，其中在该范围上功率放大器传递输出功率。
美国专利6329877 B1提出了电池放大器的放大器布置，其目标是扩展输入范围，在该范围上功率放大器传递输出功率，在放大器布置中，在第一放大器和第二放大器之间将输入功率分离为功率相同和相位相同的功率，第一放大器是A类放大器，第一放大器可具有输出匹配网络结构，传输线路的阻抗是50Ohm，由第一放大器所看到的阻抗随着第二放大器开始从输入功率打开而增加。
本发明的目的是提供用于高峰值功率电平的大功率多赫蒂放大器电路，并提供用于多赫蒂放大概念的简单设计和灵活性的大功率多赫蒂放大器电路组件。
为了达到本发明的目的，具有至少一个输入端子和至少一个输出端子的大功率多赫蒂放大器电路包括组成主放大级的至少一个载波晶体管；组成峰值放大级的至少一个峰值晶体管；将输入端子连接到载波晶体管的输入的第一输入线路；将输入端子连接到峰值晶体管的输入的第二输入线路；将输出端子连接到载波晶体管的输出的第一输出线路；将输出端子连接到峰值晶体管的输出的第二输出线路。
本发明解决了1/4波长线路的所需低Zo(在0.5到5Ohm的范围内)和微带线路技术限制之间的问题。本发明排除了微带线路技术所包含的限制。于是，大功率设计(实质上大于10W)变为可行的。此外，本发明非常适合峰值功率电平高达600W的大功率发射机(诸如W-CDMA发射机)。
根据本发明的优选实施例，第一输入线路包括电感器。
根据本发明的优选实施例，第二输入线路包括具有至少一个电容和/或至少一个电感的串联电路和/或并联电路。
根据本发明的优选实施例，第二输入线路包括电感器。
根据本发明的优选实施例，第一输入线路包括至少一个电容和/或至少一个电感的串联电路和/或并联电路。
根据本发明的优选实施例，第一输出线路包括电感器。
根据本发明的优选实施例，第二输出线路包括电感器。
根据本发明的优选实施例，输入和输出网络是仿真传输线路。本发明基于这样的理解即使对于非常低的阻抗值(低于1Ohm)而言，也可以用非常简单的方法实现仿真传输线路，此外，可以在传统的晶体管组件中容易地实现仿真传输线路。传统技术能够以非常低的阻抗值和理想的重复性为上述仿真传输线路提供高品质因数。另一个优点是低通路滤波器配置中的传输线路在主放大器的输出提供附加的谐波抑制，用于更好的放大器线性度。
根据本发明的优选实施例，每个晶体管都以其自身的放大类工作。每个晶体管以其自身的放大类工作能够使放大器以最佳效率工作。
根据本发明的优选实施例，载波晶体管和峰值晶体管具有单独的跨导参数和阈值电压值。晶体管的单独的跨导参数和单独的阈值电压值使放大器能够非常有效地工作。
根据本发明的优选实施例，载波晶体管的输出和峰值晶体管的输出每一个都连接到补偿电路。补偿电路消除晶体管的寄生输出电容的不利影响。这导致在工作频带中，放大器的效率得以提高。
根据本发明的优选实施例，补偿电路包括至少一个电感和/或至少一个电容的串联电路和/或并联电路。
根据本发明的优选实施例，载波晶体管和峰值晶体管并联连接。
根据本发明的优选实施例，第一输入线路和第二输入线路并联连接。
根据本发明的优选实施例，第一输出线路和第二输出线路并联连接。
根据本发明的优选实施例，补偿电路并联连接。
根据本发明的优选实施例，阻抗变换电路连接在输入端子/输出端子和输入网络/输出网络之间。阻抗变换电路使端子的不同阻抗与网络相匹配，反之亦然。
根据本发明的优选实施例，阻抗变换电路包括至少一个电感和/或至少一个电容的并联电路和/或串联电路。
根据本发明的优选实施例，载波晶体管和峰值晶体管连接到控制电路，该控制电路提供晶体管的放大类参数的期望动态控制。控制电路提高功率效率或支持放大器的效率和线性度之间的最佳折衷方案。
根据本发明的优选实施例，放大器集成在分立RF功率组件中。这使得可以在移动电话中使用本发明，在移动电话中轻的重量和小的音量是本应用所必需的。
为了实现本发明的目的，公开一种大功率多赫蒂放大器电路组件，其包括支持多赫蒂放大器电路的电路元件的支持结构；至少一个输入端子和至少一个输出端子，在支持结构上支持这两个端子；组成主放大级的至少一个载波晶体管和组成峰值放大级的至少一个峰值晶体管，在支持结构上支持这两个晶体管；将输入端子连接到载波晶体管的输入的第一输入网络；将输入端子连接到峰值晶体管的输入的第二输入网络；将输出端子连接到载波晶体管的输出的第一输出网络；以及将输出端子连接到峰值晶体管的输出的第二输出网络，其中输入和输出网络是仿真传输线路，后者包括至少一个电容和/或至少一个电感的串联电路和/或并联电路。本发明在靠近功率晶体管芯片的RF功率晶体管组件内实现仿真传输线路。可以获得低特性阻抗(甚至低于1Ohm)，这使得能够以最有效的方法实现简单设计和多赫蒂技术。
根据本发明的优选实施例，补偿电路连接到晶体管的输出。补偿电路提高本发明的效率和/或工作频带。
根据本发明的优选实施例，补偿电路包括至少一个电感和/或至少一个电容的串联电路和/或并联电路。
根据本发明的优选实施例，分别通过晶体管和输入及输出端子之间所提供的接合线路构成电感。本发明的有利特征是接合线路用作连接和电感。这节省了成本和布局中的空间。
根据本发明的优选实施例，输入网络包括给定长度的并联接合线路。
根据本发明的优选实施例，通过第一传导层、绝缘层和连接到地的第二传导层配备电容。
根据本发明的优选实施例，晶体管并联连接。有利的特征是不仅仅从一个晶体管提供所需功率，而是从并联的晶体管提供所需功率。因此，每个单晶体管提供总功率的一部分。随后，即使单晶体管发生故障，则提供具有稍小功率值的总功率。
根据本发明的优选实施例，输入网络并联连接。并联输入网络的优点是功率范围输入被分为输入网络的若干个分支。因此，可操作的输入网络的每个分支的输入功率得以降低。
根据本发明的优选实施例，输出网络并联连接。原则上并联输出网络的优点类似于并联输入网络的优点。输出功率分为若干个分支。因此，可操作的输出网络的每个分支的输出功率得以降低。
根据本发明的优选实施例，补偿电路并联连接。
附加到本文的并组成本文一部分的权利要求中详细指出了作为本发明特征的这些和其它不同的优点和新颖性特征。然而，为了更好地理解本发明、本发明的优点和通过使用本发明所能达到的目的，应该参考作为本发明另一部分的附图以及相应的描述性内容，在描述性内容中有本发明说明性和描述性的优选实施例。
图1、2示出简单的仿真传输线路的不同示例；图3、4示出频带中S12的仿真模块和相位；图5示出仿真传输线路的输入阻抗对输出上的负载的曲线路；图6A、6B、7、8、9示出多赫蒂放大器的可能的实施例；图10示出图8的电路组件；图11示出图9的电路组件；
图12示出图6A的电路组件；图13示出多赫蒂放大器的可能的实施例；图14示出图13的电路组件。
图1示出仿真传输线路的实施例，在靠近功率晶体管芯片的RF功率晶体管组件内实现该仿真传输线路。所述仿真传输线路包括连接到电感4(其电感值为0.33nH)的输入端子2。电感4在另一侧连接到电感6(其电感值为0.33nH)和电容10(其电容值为80pF)。电感6在另一侧连接到输出端子8。电容10在另一侧连接到地。一般而言，这种仿真传输线路可获得非常低的特性阻抗(甚至低于1Ohm)，这提供了简单设计。理论上的仿真传输线路应该在工作频带/900MHz/内提供大约90度的相移。
图2包括仿真传输线路的另一个实施例。所述仿真传输线路包括连接到电容20(70pF)一侧以及电感16(0.36nH)一侧的输入端子14。电容20在另一侧连接到地24。电感16在另一侧连接到输出端子18以及电容22(70pF)的一侧。电容22的另一侧连接到地26。这样的仿真传输线路在900MHz上提供90度的相移并具有2Ohm的特性阻抗。可在传统的功率晶体管组件中容易地实现图1和图2中所示的仿真传输线路。低通路滤波器配置中的仿真传输线路在主放大器的输出上提供附加谐波抑制/对于第二谐波2fo约为-10dB/，因此提供了更好的放大器线性度。传统技术能够以非常低的阻抗值和理想的重复性为上述模拟数据线路提供高品质因数。
用MOS电容表示的电容以及在分立RF功率晶体管技术中作为连接媒体使用的并联金接合线表示的电感所构造的仿真传输线路排除了具有传统微带线路设计的多赫蒂放大器中存在的两个问题。
排除了1/4波长线路的所需低Zo(0.5-5Ohm范围)和微带线路技术限制之间的矛盾。换言之，本发明排除了分布微带线路技术所具有的限制。于是，大功率设计(大于10W)变为适宜非常简单的方式。
排除了对于简单设计现代放大器的需求和用于多赫蒂概念的可能的微带线路大小之间的另一个矛盾，其中微带线路的尺寸随着对于更高输出电压的需求而急剧增长，这导致90度传输变换器的所需特性阻抗更低。
图3示出取决于频率(以GHz为单位)的参数S12(以dB为单位)。该图示出直至1GHz，S12基本为恒定。超过1GHz之后，散射参数S12向下线性地倾斜，在2GHz约为-11dB。
图4示出取决于频率(以GHz为单位)的散射参数S12的相位(以度为单位)。所述相位向下线性地倾斜从0.8GHz的约-71°到1GHz的约-93°。
图5示出仿真传输线路的输入阻抗与输出上的负载的关系曲线路。图5示出由晶体管芯片输出看到的阻抗的实部和虚部与应用于仿真线路输出的阻抗的关系曲线路/在1-4Ohm的范围内/。实部和虚部的图形从频率为0.8GHz时开始，到频率为1GHz时结束。对于1Ohm的阻抗而言，图中仅仅示出了实部。1Ohm的阻抗的实部向上倾斜直到0.91GHz，然后该图形向下倾斜到1.0GHz。其它输入阻抗值的实部的图形从0.8GHz的频率向下线性地倾斜到1.0GHz的频率。实部越大，输入阻抗越小。最小的实部一般位于频率的末尾1GHz处。在1GHz的范围内，虚部具有其最小值。3Ohm和4Ohm的输入阻抗的虚部图形向上线性地倾斜到末尾1GHz处，2Ohm的输入阻抗的虚部图形向下倾斜到末尾1GHz处。
图6A示出本发明的电路图。通过线路27将输入端子28连接到晶体管30的栅极端子29。晶体管30表示主放大器。晶体管30示作等效电路。所述等效电路包括栅极电阻34，该栅极电阻连接到栅极端子29，该栅极电阻在另一侧连接到栅极-源极电容38和漏极-栅极电容36。漏极-栅极电容36在另一侧连接到电流源40、电阻42、输出电容44以及漏极端子49。输出电容44在另一侧连接到电阻42的另一侧、电流源40的另一侧、栅极-源极电容38的另一侧以及源电阻46。源电阻46连接到源极端子47。源极端子47连接到地48。通过线路33将漏极端子49连接到输出端子56，线路33是仿真传输线路。
通过线路31将输入端子28连接到输入端子。晶体管32是峰值放大器。晶体管32的图示等效电路与晶体管30的图示等效电路相同。电阻64等于电阻34。电容68与电容38相同。电容66与电容36相同。电流源70和电流源40相同。电阻72与电阻42相同。电容74与电容44相同。电阻76与电阻46相同。晶体管32的源极端子77连接到地78。通过线路35将晶体管32的漏极端子75连接到输出端子56，线路35是仿真传输线路。
在上述实施例中，在多赫蒂放大器的输出上的仿真传输线路(诸如图2中所示的仿真线路)中实现晶体管30、32的输出寄生电容。物理上仿真线路的电容体现在峰值晶体管32和主晶体管30芯片中。
图6B示出与图6A类似的本发明的电路图。通过线路27将输入端子28连接到晶体管30的栅极端子29。晶体管30表示主放大器。和图6A一样，晶体管30示作等效电路。通过线路33将漏极端子49连接到输出端子56。线路33是仿真传输线路。
传输线路33包括连接到晶体管30的输出端49的电感50。电感50的另一侧连接到电容52和电感54，电感54又连接到输出端子56。电容52连接到地。
通过线路31将输入端子28连接到输入端子63。线路31包括电感58。电感58在另一侧连接到电容60以及电感62。电容60在另一侧连接到地。电感62在另一侧连接到晶体管32的栅极端子63。晶体管32是峰值放大器。晶体管32的等效电路与晶体管30的图示等效电路相同。电感58、电感62和电容60组成仿真传输线路。通过线路56将晶体管32的漏极端子75连接到输出端子56，线路35是仿真传输线路。
在上述实施例中，消除了对于传输线路的低特性阻抗和更小传输线路大小的限制，并且提高了应用频带、再生性、简单设计以及多赫蒂放大器设计灵活性。
图7原理上示出和图6相同的电路。因此，用于表示相同部分的相同标号也用于图7。图7和图6之间仅有的区别是将补偿电路应用于晶体管30的漏极端子49上和晶体管32的漏极端子75上。端子49上的补偿电路包括电感80和电容82的串联电路。电感80连接到漏极端子49。电感80在另一侧连接到电容82。电容82的另一侧连接到地。补偿电路补偿晶体管30的输出电容44。原理上晶体管32的端子75也同样。包括电感84和电容86的补偿电路补偿输出电容74。通过电感84的一侧将补偿电路连接到端子75。电感84的另一侧连接到电容86。电容86的另一侧连接到地。此外，可以将补偿电路作为90度仿真传输线路的一部分来提供。
图8原理上示出和图6相同的电路。但在图8中，电感88连接在输入端子28和端子29之间，电感90连接在端子75和输出端子56之间。电感88和90由接合线路组成并用作输入网络或输出网络。输入和输出网络的目的是将输入和输出端子上的晶体管的阻抗与相连的其它电路部分的端子上的阻抗相匹配。图10中示出了图8的实际实施例。
图9示出电路，该电路是图7和图8中所示出并描述的电路的结合。本发明消除了微带线路可能的特性阻抗之间的矛盾，最低的可能值是大约1Ohm，所需的值小于1Ohm，这对于高功率电平的多赫蒂放大技术而言是致命问题。此外，本发明消除了多赫蒂放大器的有源元件的输出上的传输线路的所需物理尺寸和RF、MW频带内可获得的传输线路尺寸之间的矛盾。此外，本发明使得用于大功率放大器(具有大于10W的输出功率)的多赫蒂放大器解决方案小型化。此外，本发明提供了多赫蒂技术实现的简单方法，其中使用了传统技术，即使在非常高的功率电平(大于300W)下，这对于传统的微带线路技术而言是不可能的。
图10示出图8电路的实施例的基本结构。通过多条接合线106将主放大器晶体管芯片92连接到多赫蒂放大器102的输入端。通过多条并联接合线110将主放大器晶体管92连接到输出仿真线路的电容器94。通过多条并联接合线108将电容器94连接到多赫蒂放大器的输出引线96。通过多条并联接合线112将峰值放大器晶体管98连接到多赫蒂放大器的输出引线96。通过多条并联接合线114将峰值放大器晶体管98连接到输入仿真线路的电容器100。通过多条并联接合线116将电容器100连接到多赫蒂放大器的输入引线102。在支持层104上安装所述电路。
图11示出图9的实施例的结构。通过多条并联接合线134将主放大晶体管芯片118连接到多赫蒂放大器的输入引线154。通过多条并联接合线路136将主放大器晶体管芯片118连接到补偿电路120。通过多条并联接合线140将主放大器晶体管芯片118的输出连接到输出仿真线路的电容器122。通过多条并联接合线142将输出仿真线路的电容器122连接到多赫蒂放大器的输出引线124。经由多条并联接合线144将补偿电路126连接到峰值放大器晶体管芯片128。
通过多条并联接合线146将峰值放大器晶体管芯片128连接到输出引线124。通过多条并联接合线148将峰值放大器128连接到输入仿真线路的电容器130。通过多条并联接合线150将电容器130连接到多赫蒂放大器的输入引线156。输入引线154和输入引线156终止到一般输入引线132。在基片152上安装整个前述电路。通过使用现有的传统技术在传统分立功率晶体管组件中构造仿真传输线路，连同功率晶体管芯片和补偿电路一道，来实现本发明，为大功率多赫蒂放大器提供了有效、灵活和简单的解决方案。
图12示出与图6A的电路对应的本发明的简化实施例。通过多条接合线306将主放大器晶体管芯片292连接到多赫蒂放大器302的输入引线。通过多条并联接合线310将主放大器晶体管292连接到多赫蒂放大器的输出引线296。通过多条并联接合线312将峰值放大器晶体管298连接到多赫蒂放大器的输出引线296。通过多条并联接合线314将峰值放大器晶体管298连接到输入仿真线路的电容器300。通过多条并联接合线316将电容器300连接到多赫蒂放大器的输入引线302。在支持层304上安装所述电路。
图13示出与图6B类似的本发明的电路图。通过线路27将输入端子28连接到晶体管30的栅极端子29。晶体管30表示主放大器。晶体管30示作如同图6A中一样的等效电路。通过包括电感400的线路33将漏极端子49连接到阻抗变换电路408。线路33是仿真传输线路，其包括晶体管30的输出电容44。
阻抗变换电路408包括连接到线路33的电感402。电感402的另一侧连接到电容406和电感404，电感404连接到输出端子56。电容406连接到地。
通过线路31将输入端子28连接到输入端子63。线路31包括电感58。电感58在另一侧连接到电容60和电感62。电容60在另一侧连接到地。电感62在另一侧连接到晶体管32的栅极端子63。晶体管32是峰值放大器。晶体管32的等效电路与晶体管30的所示等效电路相同。电感58、电感62和电容60组成仿真传输线路。通过线路35将晶体管32的漏极端子75连接到线路33和阻抗变换电路408的电感402，线路35是仿真传输线路。
图14示出与图13的电路对应的本发明的简化实施例。通过多条接合线502将主放大器晶体管芯片500连接到多赫蒂放大器的输入引线504。通过多条并联接合线506将主放大器晶体管500连接到接点排(contact bank)508。通过多条并联接合线510将接点排508连接到电容器512。通过多条并联接合线514将电容器512连接到输出引线516。通过多条并联接合线520将峰值放大器晶体管518连接到多赫蒂放大器的接点排508。通过多条并联接合线522将峰值放大器晶体管518连接到输入仿真线路的电容器524。通过多条并联接合线526将电容器524连接到多赫蒂放大器的输入引线504。在支持层528上安装所述电路。
在前面的描述已经阐明了本专利文件所覆盖的本发明的新的特征和优点。然而，可以理解本公开在许多方面仅仅是说明性的。不超越本发明保护范围，可以就细节、特别是与形状、大小和部件布置有关的细节作出改动。当然，在表达所附权利要求书的语言中定义了本发明的保护范围。
权利要求
1.一种具有至少一个输入端子和至少一个输出端子的大功率多赫蒂放大器电路，其包括至少一个载波晶体管，其组成主放大级；至少一个峰值晶体管，其组成峰值放大级；第一输入线路，其将所述输入端子连接到所述载波晶体管的输入；第二输入线路，其将所述输入端子连接到所述峰值晶体管的输入；第一输出线路，其将所述输出端子连接到所述载波晶体管的输出；第二输出线路，其将所述输出端子连接到所述峰值晶体管的输出。
2.如权利要求1所述的电路，其特征在于所述第一输入线路包括电感器。
3.如权利要求1所述的电路，其特征在于所述第二输入线路包括至少一个电容和/或至少一个电感的串联电路和/或并联电路。
4.如权利要求3所述的电路，其特征在于所述第二输入线路包括电感器。
5.如权利要求1所述的电路，其特征在于所述第一输出线路包括至少一个电容和/或至少一个电感的串联电路和/或并联电路。
6.如权利要求5所述的电路，其特征在于所述第一输出线路包括电感器。
7.如权利要求1所述的电路，其特征在于所述第二输出线路包括电感器。
8.如权利要求1所述的电路，其特征在于所述载波晶体管和所述峰值晶体管具有单独的跨导参数和阈值电压值。
9.如权利要求1所述的电路，其特征在于所述载波晶体管输出和所述峰值晶体管输出每一个都连接到补偿电路。
10.如权利要求1所述的电路，其特征在于阻抗变换电路连接在所述输入端子/输出端子和所述输入线路/输出线路之间。
11.如权利要求1所述的电路，其特征在于所述载波晶体管和所述峰值晶体管连接到控制电路，所述控制电路提供所述晶体管的放大类参数的期望动态控制。
12.一种大功率多赫蒂放大器电路组件，包括支持结构，其支持所述多赫蒂放大器电路的电路元件；至少一个输入端子和至少一个输出端子，在所述支持结构上支持上述端子；至少一个载波晶体管和至少一个峰值晶体管，所述至少一个载波晶体管组成主放大级，所述至少一个峰值晶体管组成峰值放大级，在所述支持结构上支持上述晶体管；第一输入线路，其将所述输入端子连接到所述载波晶体管的输入；第二输入线路，其将所述输入端子连接到所述峰值晶体管的输入；第一输出线路，其将所述输出端子连接到所述载波晶体管的输出；第二输出线路，其将所述输出端子连接到所述峰值晶体管的输出。
13.如权利要求12所述的组件，其特征在于所述输入和输出线路是仿真传输线路，所述仿真传输线路包括至少一个电容和/或至少一个电感的串联电路和/或并联电路。
14.如权利要求12所述的组件，其特征在于补偿电路连接到所述晶体管的输出。
15.如权利要求12所述的组件，其特征在于所述补偿电路包括至少一个电感和/或至少一个电容的串联电路和/或并联电路。
16.如权利要求12所述的组件，其特征在于分别通过所述晶体管和所述输入和输出端子之间所提供的接合线构成电感。
17.如权利要求12所述的组件，其特征在于所述输入线路包括给定长度的并联接合线。
18.如权利要求12所述的组件，其特征在于通过第一传导层、绝缘层和连接到地的第二传导层来体现电容。
全文摘要
具有至少一个输入端子和至少一个输出端子的大功率多赫蒂放大器电路包括组成主放大级的至少一个载波晶体管(30)；组成峰值放大级的至少一个峰值晶体管(32)；将输入端子(28)连接到载波晶体管(30)的输入(29)的第一输入线路(27)；将输入端子(28)连接到峰值晶体管(32)的输入(63)的第二输入线路(31)；将输出端子(56)连接到载波晶体管(30)的输出(49)的第一输出线路(33)；以及将输出端子(56)连接到峰值晶体管(32)的输出(75)的第二输出线路(35)。大功率多赫蒂放大器电路组件包括支持多赫蒂放大器电路的电路元件的支持结构(104)；至少一个输入端子(102)和至少一个输出端子(96)，在支持结构(104)上支持上述端子；组成主放大级的至少一个载波晶体管(92)和组成峰值放大级的至少一个峰值晶体管(98)，在支持结构(104)上支持上述晶体管；将输入端子(102)连接到载波晶体管(92)的输入的第一输入网络(106)；将输入端子(102)连接到峰值晶体管(98)的输入的第二输入网络(100、114、116)；将输出端子(96)连接到载波晶体管(92)的输出的第一输出网络(94、108、110)；以及将输出端子(96)连接到峰值晶体管(98)的输出的第二输出网络(112)，其中输入网络和输出网络是仿真传输线路，该模拟输出线路包括至少一个电容和/或至少一个电感的串联电路和/或并联电路。
文档编号H03F1/07GK1675826SQ03819374
公开日2005年9月28日 申请日期2003年7月18日 优先权日2002年8月19日
发明者I·I·布勒德诺 申请人:皇家飞利浦电子股份有限公司