专利名称：数字锁相回路的制作方法
技术领域：
本发明涉及一种数字锁相回路，特别是指一种可有效节省电路布局面积的数字锁相回路。
背景技术：
等化器(Equalizer)常见于CDROM/CDR/CDRW/DVDROM等光碟机的控制晶片中，其主要用以对光学读取头读取碟片所产生的射频讯号做振幅等化，使输出讯号的振幅不致因射频讯号的频率及振幅变化而改变。因此，如何让等化器滤波器的-3dB频率fE保持稳定变成一很重要的因素。设若-3dB频率fE＝常数k1(频率/电压)*输入电压vin，且当等化器滤波器中的电子零件特性随着温度变化而漂移时，常数k1亦会随之改变。此时，如果输入电压vin仍维持原先准位时，滤波器的-3dB频率fE将会改变，而影响后续数字讯号处理器(DSP)处理讯号的效能。
所以，如图1所示，以往的做法是使用一锁相回路1与一压控震荡器2构成一闭回路控制电路3来适时调整该等化器滤波器6的输入电压vin的大小，使等化器滤波器6的-3dB频率fE维持不变。
锁相回路1包括与压控震荡器2依序串接形成一闭回路的一除频器11、一相位检测器12、一电荷汲取器13及一低通滤波器14。电荷汲取器13及低通滤波器14用以产生输入电压vin分别供给压控震荡器2及该等化器滤波器6，使压控震荡器2根据输入电压vin产生一输出频率fo，该输出频率fo经过除频器11适当除频后，经由相位检测器12与一目标频率fB进行相位比较后，产生一误差讯号Te控制电荷汲取器13改变电流，该电流经过低通滤波器14改变输入电压vin值，借此，使压控震荡器2的输出频率fo经除频器11后能趋近于目标频率fB。
所以，若fE＝k1*vin，fB＝k2*vin，且k1正比于k2时，当k2随锁相回路1中的电子元件特性漂移而改变时，锁相回路1将随电子元件特性漂移适时调整输入电压vin，使压控震荡器2的输出经除频器11后能维持在目标频率fB，且由于k1、k2随电子元件特性漂移时，具有近似的改变比值，因此，可同时保证滤波器的-3dB频率fE维持不变。
然而，以往的锁相回路1中的相位检测器12、电荷汲取器13及低通滤波器(RC电路)14在电路布局(layout)上会占掉极大的空间，不符IC设计的实际效益。
发明内容
本发明的主要目的在于提供一种能有效节省电路布局空间的数字锁相回路。
一种数字锁相回路，用以控制一压控振荡器产生一目标频率，其中该数字锁相回路包括一暂存器，用以暂存一数值；一数字/模拟转换器，与该压控振荡器及该暂存器连接，用以将该数值转换成一模拟电压控制该压控振荡器产生一输出频率；一计数器，与该压控振荡器连接，用以计数该输出频率并产生一计数值；及一比较器，与该计数器及该暂存器连接，用以比较该计数值与一目标值，并根据比较结果产生一控制讯号调整该暂存器中的数值，使该压控振荡器的输出频率趋近于该目标频率。
所述的数字锁相回路还包括一除频器，其连接在该压控振荡器与该计数器之间，用以将该输出频率适当除频后再输入该计数器中。
所述的数字锁相回路，其中当该计数值小于该目标值时，该控制讯号是一增值讯号，用以增加该暂存器中的数值。
所述的数字锁相回路，其中当该计数值大于该目标值时，该控制讯号是一减值讯号，用以减少该暂存器中的数值。
所述的数字锁相回路还包括一低通滤波器，其设在该数字/模拟转换器与该压控振荡器之间，用以滤除该模拟电压上的杂讯。
所述的比较器还根据该计数值与该目标值的比较结果产生一差值讯号。
所述的数字锁相回路还包括一控制电路，其可根据该差值讯号及一标准差值讯号控制该低通滤波器动作与否，当该差值讯号大于该标准差值讯号时，即令该低通滤波器不动作，否则令该低通滤波器进行滤波动作。
所述的暂存器还可选用一高一低两组数值来做为其更新频率，当该低通滤波器不动作时，该暂存器是使用该较高数值组来提升其更新频率，而当该低通滤波器动作时，该暂存器则使用该较低数值组来降低其更新频率。
所述的计数器是以一计数脉波对该输出频率进行计数。
由上，采用本发明可有效节省电路布局空间。
图1是以往的模拟锁相回路的电路方块图。
图2是本发明的数字锁相回路的电路方块图。
图3是本发明实施例中暂存器的连接图。
具体实施例方式
本发明的数字锁相回路，用以控制一压控振荡器产生一目标频率。该数字锁相回路包括一暂存器、一数字/模拟转换器、一计数器及一比较器。该暂存器用以暂存一数值。该数字/模拟转换器与该压控振荡器及该暂存器连接，用以将该数值转换成一模拟电压以控制该压控振荡器产生一输出频率。该计数器与该压控振荡器连接，用以计数该输出频率并产生一计数值。该比较器与该计数器及该暂存器连接，并将该计数值与一目标值比较，以产生一控制讯号调整该暂存器中的数值，使该压控振荡器的输出频率趋近于该目标频率。
有关本发明的前述及其他技术内容、特点与功效，在以下配合附图的一实施例的详细说明中，将可清楚的明白。
参阅图2所示，是本发明的数字锁相回路4的一实施例，在本实施例中，数字锁相回路4分别与一等化器滤波器6及一压控震荡器5连接，用以产生一控制电压vcon供给等化器滤波器及压控震荡器5，使分别产生一-3dB频率fE及一目标频率fB。且-3dB频率fE及目标频率fB可以如下关系式表示fE＝k1*vcon，fB＝k2*vcon，其中k1与k2分别代表等化器滤波器6与数字锁相回路4中的电子零件特性，其会随着电子零件特性漂移而改变，且改变的比值近似，所以等化器滤波器6与数字锁相回路4即使在不同温度环境下工作，k1将正比于k2。
数字锁相回路4包括一暂存器41、一数字/模拟转换器42、一低通滤波器43、一除频器44、一计数器45及一比较器46。其中，低通滤波器43是一RC电路，且压控震荡器5是连接在低通滤波器43与除频器44之间。
其中，该除频器(frequency divider)44，是一种用于将信号的频率降低的电子装置。
暂存器41用以暂存一数值，当数字锁相回路4开始动作时，暂存器41会被设定一初始值，该初始值经过数字/模拟转换器42及低通滤波器43转换成一模拟的控制电压vcon，以控制压控震荡器51产生一脉波讯号vconclk，该脉波讯号vconclk经由除频器44适当除频后，被送入计数器45中以一固定频率的计数脉波讯号clk进行计数，而获得一计数值vconclk_cnt，该计数值vconclk_cnt被送入比较器46中与一由目标频率fB产生的目标值target_cnt进行比较，当计数值vconclk_cnt小于目标值target_cnt时，比较器46会输出一增值讯号vcondac_inc将暂存器41中的数值增值后输出，使经由数字/模拟转换器42及低通滤波器43转换产生的控制电压vcon提高，以令压控震荡器5输出更高频率的脉波讯号vconclk，而当计数值vconclk_cnt大于目标值target_cnt时，比较器46将输出一减值讯号vcondac_dec将暂存器41中的数值减值后输出，使经由数字/模拟转换器42及低通滤波器43转换产生的控制电压Vcon降低，以令压控震荡器5输出更低频率的脉波讯号vconclk，借此，使压控震荡器5的脉波讯号vconclk频率趋近于目标频率fB。此外，比较器46还根据该计数值vconclk_cnt与该目标值target_cnt的比较结果产生一差值讯号cnt_diff。
因此，当压控震荡器5的脉波讯号频率vconclk等于目标频率fB时，若k1因电子零件特性漂移而改变时，为使压控震荡器5输出的脉波讯号vconclk频率维持在目标频率fB，数字锁相回路4将适时调整控制电压vcon，此时，虽然k2亦随等化器滤波器6中的电子零件特性漂移而变动，但由于k2正比于k1，所以当数字锁相回路针对k1改变而适时调整控制电压vcon时，输入等化器滤波器6的控制电压vcon亦随将之调整，而使得等化器滤波器的-3dB频率fE维持不变。
而且，由于低通滤波器43会减缓数字/模拟转换器42的反应时间，但是有时候却希望控制电压vcon能尽快反应数字/模拟转换器42的输出变化。因此，本实施例更在低通滤波器43的电阻R与电容C之间设有一开关431，并利用一控制电路47控制开关431启闭，且控制电路47是受差值讯号cnt_diff及一标准差值讯号conclk_diff的控制，当差值讯号cnt_diff小于标准差值讯号conclk_diff时，表示脉波讯号vconclk的计数值vconclk_cnt和目标值target_cnt很接近，控制电压vcon并不需急于反应数字/模拟转换器42的输出变化，因此，令控制电路47将开关431关闭(ON)，使低通滤波器43进行滤波动作；相反地，当差值讯号cnt_diff大于标准差值讯号conclk_diff时，表示脉波讯号vconclk的计数值vconclk_cnt和目标值target_cnt有一段差距，控制电压vcon必需立刻反应数字/模拟转换器42的输出变化，此时，则令控制电路47将开关431打开(OFF)，使低通滤波器43不动作，以让计数值vconclk_cnt尽快去追上目标值target_cnt。
另外，考虑到暂存器41的更新频率不能大于低通滤波器43的-3dB频宽，以免控制电压vcon来不及反应数字/模拟转换器42的输出变化，所以，在本实施例中，更设定一高一低两组数值411、412来决定暂存器41的更新频率。当低通滤波器43不动作时，使用该较高数值组411来提升暂存器41的更新频率，但是当低通滤波器43动作时，则使用该较低数值组412来降低暂存器41的更新频率。
综上所述，本发明的数字锁相回路4确实可借由将控制电压vcon同时供给等化器滤波器6及压控震荡器2，以在随着温度变化而改变控制电压vcon的同时，让等化器滤波器6的-3dB频率fE维持不变。而且由于数字锁相回路4中包含的暂存器41、计数器45、比较器46、数字/模拟转换器42及控制电路47等的占用面积与上述模拟锁相回路1中的相位检测器12、电荷汲取器13所占用面积相较，明显减少许多，可大大节省IC空间。而且，由于数字锁相回路4中的低通滤波器43所使用的电容量亦较模拟锁相回路1的低通滤波器14中使用的电容量小很多，更可进一步节省IC布局空间。
其中，上述的暂存器因不具有自动加减的功能，所以，如图3所示，在暂存器的前端应具有一加法器，用于进行加1及加-1(即减1)动作后，再将结果存入暂存器中，而所加的1或-1即是由比较器46提供(vcondac-inc代表1，vcondac-dec即代表-1)。暂存器的初始值可经由另一条路径回到加法器，再由加法器决定加减再存到暂存器。
最后，我们将模拟PLL与数字PLL的占用面积进行比较模拟PLL不包含VCO及RC电路的布局面积大约为280000μm2；数字PLL不包含VCO及RC电路的布局面积大约为16320μm2；由上述数据可知，两者的布局面积大约相差17倍。由此可以看出，采用本发明的数字锁相回路可大大节省IC布局空间。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
1.一种数字锁相回路，用以控制一压控振荡器产生一目标频率，其特征在于该数字锁相回路包括一暂存器，用以暂存一数值；一数字/模拟转换器，与该压控振荡器及该暂存器连接，用以将该数值转换成一模拟电压控制该压控振荡器产生一输出频率；一计数器，与该压控振荡器连接，用以计数该输出频率并产生一计数值；及一比较器，与该计数器及该暂存器连接，用以比较该计数值与一目标值，并根据比较结果产生一控制讯号调整该暂存器中的数值，使该压控振荡器的输出频率趋近于该目标频率。
2.如权利要求1所述的数字锁相回路，其特征在于该数字锁相回路还包括一除频器，其连接在该压控振荡器与该计数器之间，用以将该输出频率适当除频后再输入该计数器中。
3.如权利要求1所述的数字锁相回路，其特征在于当该计数值小于该目标值时，该控制讯号是一增值讯号，用以增加该暂存器中的数值。
4.如权利要求1所述的数字锁相回路，其特征在于当该计数值大于该目标值时，该控制讯号是一减值讯号，用以减少该暂存器中的数值。
5.如权利要求1所述的数字锁相回路，其特征在于该数字锁相回路还包括一低通滤波器，其设在该数字/模拟转换器与该压控振荡器之间，用以滤除该模拟电压上的杂讯。
6.如权利要求5所述的数字锁相回路，其特征在于该比较器还根据该计数值与该目标值的比较结果产生一差值讯号。
7.如权利要求6所述的数字锁相回路，其特征在于该数字锁相回路还包括一控制电路，其可根据该差值讯号及一标准差值讯号控制该低通滤波器动作与否，当该差值讯号大于该标准差值讯号时，即令该低通滤波器不动作，否则令该低通滤波器进行滤波动作。
8.如权利要求6所述的数字锁相回路，其特征在于该暂存器还可选用一高一低两组数值来做为其更新频率，当该低通滤波器不动作时，该暂存器是使用该较高数值组来提升其更新频率，而当该低通滤波器动作时，该暂存器则使用该较低数值组来降低其更新频率。
9.如权利要求1所述的数字锁相回路，其特征在于该计数器是以一计数脉波对该输出频率进行计数。
全文摘要
一种数字锁相回路，用以控制一压控振荡器产生一目标频率。该数字锁相回路包括一用以暂存一数值的暂存器，一用以将该数值转换成一模拟电压控制该压控振荡器产生一输出频率的数字/模拟转换器，一用以计数该输出频率并产生一计数值的计数器，以及一将该计数值与一目标值比较以产生一控制讯号的比较器，该控制讯号用以调整该暂存器中的数值，使该压控振荡器的输出频率趋近于该目标频率。
文档编号H03L7/06GK1622465SQ200310115419
公开日2005年6月1日 申请日期2003年11月25日 优先权日2003年11月25日
发明者林俊伟, 廖学坤, 陈志卿 申请人:联发科技股份有限公司