专利名称：8b／10b编码的实现装置的制作方法
技术领域：
本发明涉及一种编码的实现装置，尤其涉及一种8B/10B编码的实现装置。
背景技术：
在千兆/万兆以太网、甚短距离传输(VSR)系统、光纤通信系统及以光纤系统背板等中广泛应用的8B/10B码有几种实现方法，传统的基于逻辑的方法逻辑复杂，而且有多扇入、扇出的逻辑单元；而对于查表的方法，因为使用大量存储单元，所以一般占用资源比较多。
技术内容技术问题 本发明提供一种运行速度高且逻辑简单的8B/10B编码的实现装置。
技术方案 一种8B/10B编码的实现装置，由三位负游程编码器、三位正游程编码器、五位负游程编码器、五位正游程编码器和D触发器组成，三位负游程编码器的Hin端口和三位正游程编码器的Hin端口相连，作为第一外部输入端口；三位负游程编码器的Gin端口和三位正游程编码器的Gin端口相连，作为第二外部输入端口；三位负游程编码器的Fin端口和三位正游程编码器的Fin端口相连，作为第三外部输入端口；三位负游程编码器的en4端口和三位正游程编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负游程编码器的Rd6b1端口和五位正游程编码器的Rd6b2端口相连，三位负游程编码器的ex0端口与五位负游程编码器的ex0端口相连，三位正游程编码器的ex1端口与五位正游程编码器的ex1端口相连，五位负游程编码器的Ein端口和五位正游程编码器的Ein端口相连，作为第四外部输入端口；五位负游程编码器的Din端口和五位正游程编码器的Din端口相连，作为第五外部输入端口；五位负游程编码器的Cin端口和五位正游程编码器的Cin端口相连，作为第六外部输入端口；五位负游程编码器的Bin端口和五位正游程编码器的Bin端口相连，作为第七外部输入端口；五位负游程编码器的Ain端口和五位正游程编码器的Ain端口相连，作为第八外部输入端口；五位负游程编码器的en6端口和五位正游程编码器的eh6端口相连，作为内部输入，与D触发器的输出端相连，输入时钟作用于D触发器的时钟端，时钟端是第九外部输入端口，三位负游程编码器的f1端口与三位正游程编码器的f2端口分别和与门的两个输入端连接，与门的输出端为第七输出端；三位负游程编码器的g1端口与三位正游程编码器的g2端口分别和与门的两个输入端连接，与门的输出端为第八输出端；三位负游程编码器的h1端口与三位正游程编码器的h2端口分别和与门的两个输入端连接，与门的输出端为第九输出端；三位负游程编码器的j1端口与三位正游程编码器的j2端口分别和与门的两个输入端连接，与门的输出端为第十输出端，三位负游程编码器的Rd4b1端口与三位正游程编码器的Rd4b2端口分别和与门的两个输入端连接，与门的输出端与D触发器的D端相连，五位负游程编码器的a1端口与五位正游程编码器的a2端口分别和与门的两个输入端连接，与门的输出端为第一输出端；五位负游程编码器的b1端口与五位正游程编码器的b2端口分别和与门的两个输入端连接，与门的输出端为第二输出端；五位负游程编码器的c1端口与五位正游程编码器的c2端口分别和与门的两个输入端连接，与门的输出端为第三输出端；五位负游程编码器的d1端口与五位正游程编码器的d2端口分别和与门的两个输入端连接，与门的输出端为第四输出端；五位负游程编码器的e1端口与五位正游程编码器的e2端口分别和与门的两个输入端连接，与门的输出端为第五输出端；五位负游程编码器的i1端口与五位正游程编码器的i2端口分别和与门的两个输入端连接，与门的输出端为第六输出端。
有益效果1、逻辑简单，不需要进行复杂的逻辑运算，输入码与输出码的对应关系已经固化在电路中；结构紧凑，整个电路规模为1000门(以2输入与门为单位)。
2、速度较高，用0.25um CMOS工艺能完成不低于300Mb/s速率的码转换，满足千兆以太网(125Mb/s)、万兆以太网1000BASE-X(312.5Mb/s)编码要求。
3、采用CMOS工艺实现，易于大规模集成4、本发明在其三位负游程编码器、三位正游程编码器、五位负游程编码器、五位正游程编码器的内部输出节点上分别连接了成对反相器，该成对反相器可使本发明具有以下优点(1)波形整形，使输出端口的电平为全摆幅CMOS电平；(2)增强驱动后续电路的能力，因为编码网络中mos管的尺寸比较小，不能很好驱动后续电路；(3)使本级电路与后续电路隔离。
图1是本发明8B/10B编码总体结构图。
图2是本发明三位负游程编码器的电路图。
图3是本发明三位正游程编码器的电路图。
图4是本发明五位负游程编码器的电路图。
图5是本发明五位正游程编码器的电路图。
图6是本发明三位负游程中的受控3/8译码器电路图。
图7是本发明三位正游程中的受控3/8译码器电路图。
具体实施方案一种8B/10B编码的实现装置，由三位负游程编码器3b4b1、三位正游程编码器3b4b2、五位负游程编码器5b6b1、五位正游程编码器5b6b2和D触发器DFF组成，三位负游程编码器3b4b1的Hin端口和三位正游程编码器3b4b2的Hin端口相连，作为第一外部输入端口；三位负游程编码器3b4b1的Gin端口和三位正游程编码器3b4b2的Gin端口相连，作为第二外部输入端口；三位负游程编码器3b4b1的Fin端口和三位正游程编码器3b4b2的Fin端口相连，作为第三外部输入端口；三位负游程编码器3b4b1的en4端口和三位正游程编码器3b4b2的eh4端口相连，作为内部输入，和与门11的输出端相连，与门11的两输入端分别与五位负游程编码器5b6b1的Rd6b1端口和五位正游程编码器5b6b2的Rd6b2端口相连，三位负游程编码器3b4b1的ex0端口与五位负游程编码器5b6b1的ex0端口相连，三位正游程编码器3b4b2的ex1端口与五位正游程编码器5b6b2的ex1端口相连，五位负游程编码器5b6b1的Ein端口和五位正游程编码器5b6b2的Ein端口相连，作为第四外部输入端口；五位负游程编码器5b6b1的Din端口和五位正游程编码器5b6b2的Din端口相连，作为第五外部输入端口；五位负游程编码器5b6b1的Cin端口和五位正游程编码器5b6b2的Cin端口相连，作为第六外部输入端口；五位负游程编码器5b6b1的Bin端口和五位正游程编码器5b6b2的Bin端口相连，作为第七外部输入端口；五位负游程编码器5b6b1的Ain端口和五位正游程编码器5b6b2的Ain端口相连，作为第八外部输入端口；五位负游程编码器5b6b1的en6端口和五位正游程编码器5b6b2的en6端口相连，作为内部输入，与D触发器DFF的输出端Q相连，输入时钟作用于D触发器DFF的时钟端c1k，时钟端c1k是第九外部输入端口，三位负游程编码器3b4b1的f1端口与三位正游程编码器3b4b2的f2端口分别和与门7的两个输入端连接，与门7的输出端为第七输出端fo；三位负游程编码器3b4b1的g1端口与三位正游程编码器3b4b2的g2端口分别和与门8的两个输入端连接，与门8的输出端为第八输出端go；三位负游程编码器3b4b1的h1端口与三位正游程编码器3b4b2的h2端口分别和与门9的两个输入端连接，与门9的输出端为第九输出端ho；三位负游程编码器3b4b1的j1端口与三位正游程编码器3b4b2的j2端口分别和与门10的两个输入端连接，与门10的输出端为第十输出端jo，三位负游程编码器3b4b1的Rd4b1端口与三位正游程编码器3b4b2的Rd4b2端口分别和与门12的两个输入端连接，与门12的输出端与D触发器DFF的D端相连，五位负游程编码器5b6b1的a1端口与五位正游程编码器5b6b2的a2端口分别和与门1的两个输入端连接，与门1的输出端为第一输出端ao；五位负游程编码器5b6b1的b1端口与五位正游程编码器5b6b2的b2端口分别和与门2的两个输入端连接，与门2的输出端为第二输出端bo；五位负游程编码器5b6b1的c1端口与五位正游程编码器5b6b2的c2端口分别和与门3的两个输入端连接，与门3的输出端为第三输出端co；五位负游程编码器5b6b1的d1端口与五位正游程编码器5b6b2的d2端口分别和与门4的两个输入端连接，与门4的输出端为第四输出端do；五位负游程编码器5b6b1的e1端口与五位正游程编码器5b6b2的e2端口分别和与门5的两个输入端连接，与门5的输出端为第五输出端eo；五位负游程编码器5b6b1的i1端口与五位正游程编码器5b6b2的i2端口分别和与门6的两个输入端连接，与门6的输出端为第六输出端io。上述三位负游程编码器3b4b1包括受控3/8译码器A，受控3/8译码器由3/8译码器3b4b11和逻辑门构成，3/8译码器3b4b11的H输入端、G输入端、F输入端和控制端en4分别为三位负游程编码器3b4b1的Hin端口、Gin端口、Fin端口和en4端口，逻辑门由2输入与门3b4b12和3b4b13和一个反相器组成，3/8译码器3b4b11的第八输出端out7分别和两个与门3b4b12和3b4b13的输入端连接，五位负游程编码器5b6b1的ex0端口与其中一个与门3b4b13的另一输入端连接且该与门3b4b13的输出端为受控3/8译码器的第九输出端out7b，五位负游程编码器5b6b1的ex0端口经反相器与其中另一个与门3b4b12的另一输入端连接且该与门3b4b12的输出端为受控3/8译码器的第八输出端out7a，3/8译码器3b4b11的第一、第二、第三、第四、第五、第六和第七输出端分别为受控3/8译码器的第一、第二、第三、第四、第五、第六和第七输出端out0、out1、out2、out3、out4、out5和out6；在第一输出端out0上连接有N型mos管M0g且第一输出端out0与N型mos管M0g的栅极g连接，该N型mos管M0g的源极s接地Gnd，N型mos管M0g的漏极d接节点go，在第二输出端out1上连接有三个N型mos管M1g、M1h和M1Rd且与该三个N型mos管的栅极g连接，N型mos管M1g的源极s接地Gnd，N型mos管M1g的漏极d接节点go，N型mos管M1h的源极s接地Gnd，N型mos管M1h的漏极d接节点ho，N型mos管M1Rd管的源极s接地Gnd，N型mos管M1Rd的漏极d接节点RDo，在第三输出端out2上连接有三个N型mos管M2f、M2h和M2Rd且与该三个N型mos管的栅极g连接，N型mos管M2f的源极s接地Gnd，N型mos管M2f的漏极d接节点fo，N型mos管M2h的源极s接地Gnd，N型mos管M2h的漏极d接节点ho，N型mos管M2Rd管的源极s接地(Gnd)，N型mos管M2Rd的漏极d接节点RDo，在第四输出端out3上连接有三个N型mos管M3h、M3j和M3Rd且与该三个N型mos管的栅极g连接，N型mos管M3h的源极s接地Gnd，N型mos管M3h的漏极d接节点ho，N型mos管M3j的源极s接地Gnd，N型mos管M3j的漏极d接节点jo，N型mos管M3Rd管的源极s接地Gnd，N型mos管M3Rd的漏极d接节点RDo，在第五输出端out4上连接有N型mos管M4h且与其栅极g连接，该N型mos管M4h的源极s接地Gnd，N型mos管M4h的漏极d接节点ho，在第六输出端out5上连接有三个N型mos管M5g、M5j和M5Rd且与该三个N型mos管的栅极g连接，N型mos管M5g的源极s接地Gnd，N型mos管M5g的漏极d接节点go，N型mos管M5j的源极s接地Gnd，N型mos管M5j的漏极d接节点jo，N型mos管M5Rd管的源极s接地Gnd，N型mos管M5Rd的漏极d接节点RDo，在第七输出端out6上连接有三个N型mos管M6f、M6j和M6Rd且与该N型mos管的三个栅极g连接，N型mos管M6f的源极s接地Gnd，N型mos管M6f的漏极d接节点fo，N型mos管M6j的源极s接地Gnd，N型mos管M6j的漏极d接节点jo，N型mos管M6Rd管的源极s接地Gnd，N型mos管M6Rd的漏极d接节点RDo，在第八输出端out7a上连接有N型mos管M7af且与其栅极g连接，该N型mos管M7af的源极s接地Gnd，N型mos管M7af的漏极d接节点fo，在第九输出端out7b上连接有N型mos管M7bj且与其栅极g连接，该N型mos管M7bj的源极s接地Gnd，N型mos管M7bj的漏极d接节点jo，在节点fo、go、ho、jo和RDo上分别连接有P型mos管Mpf、Mpg、Mph、Mpj和MpRd且分别与该五只P型mos管Mpf、Mpg、Mph、Mpj和MpRd的漏极d连接，其源极s都接高电平Vdd，栅极g都接地Gnd；上述三位正游程编码器3b4b2包括受控3/8译码器B，受控3/8译码器由3/8译码器3b4b21和逻辑门构成，3/8译码器3b4b21的H输入端、G输入端、F输入端和控制端en4分别为三位正游程编码器3b4b2的Hin端口、Gin端口、Fin端口和en4端口，逻辑门由2输入与门3b4b22和3b4b23和一个反相器组成，3/8译码器3b4b21的第八输出端out7分别和两个与门3b4b22和3b4b23的输入端连接，五位正游程编码器5b6b2的ex1端口与其中一个与门3b4b22的另一输入端连接且该与门3b4b22的输出端为受控3/8译码器的第八输出端out7a，五位正游程编码器5b6b2的ex1端口经反相器与其中另一个与门3b4b23的另一输入端连接且该与门3b4b23的输出端为受控3/8译码器的第九输出端out7b，3/8译码器3b4b21的第一、第二、第三、第四、第五、第六和第七输出端分别为受控3/8译码器的第一、第二、第三、第四、第五、第六和第七输出端out0、out1、out2、out3、out4、out5和out6；在受控3/8译码器的第一输出端out0上连接有四个N型mos管M0f、M0h、M0j和M0Rd且与该四个N型mos管M0f、M0h、M0j和M0Rd的栅极g连接，四个N型mos管M0f、M0h、M0j和M0Rd的源极s接地Gnd，四个N型mos管M0f、M0h、M0j和M0Rd的漏极d分别与四个节点fo、ho、jo和RDo连接，在受控3/8译码器的第二输出端out1上连接有两个N型mos管M1g和M1h且与该两个N型mos管M1g和M1h的栅极g连接，两个N型mos管M1g和M1h的源极s接地Gnd，两个N型mos管M1g和M1h的漏极d分别与两个节点go和ho连接，在受控3/8译码器的第三输出端out2上连接有两个N型mos管M2f和M2h且与该两个N型mos管M2f和M2h的栅极g连接，两个N型mos管M2f和M2h的源极s接地Gnd，两个N型mos管M2f和M2h的漏极d分别与两个节点fo和ho连接，在受控3/8译码器的第四输出端out3上连接有两个N型mos管M3f和M3g且与该两个N型mos管M3f和M3g的栅极g连接，两个N型mos管M3f和M3g的源极s接地Gnd，两个N型mos管M3f和M3g的漏极d分别与两个节点fo和go连接，在受控3/8译码器的第五输出端out4上连接有四个N型mos管M4f、M4g、M4j和M4Rd且与该四个N型mos管M4f、M4g、M4j和M4Rd的栅极g连接，四个N型mos管M4f、M4g、M4j和M4Rd的源极s接地Gnd，四个N型mos管M4f、M4g、M4j和M4Rd的漏极d分别与四个节点fo、go、jo和RDo连接，在受控3/8译码器的第六输出端out5上连接有两个N型mos管M5g和M5j且与该两个N型mos管M5g和M5j的栅极g连接，两个N型mos管M5g和M5j的源极s接地Gnd，两个N型mos管M5g和M5j的漏极d分别与两个节点go和jo连接，在受控3/8译码器的第七输出端out6上连接有两个N型mos管M6f和M6j且与该两个N型mos管M6f和M6j的栅极g连接，两个N型mos管M6f和M6j的源极s接地Gnd，两个N型mos管M6f和M6j的漏极d分别与两个节点fo和jo连接，在受控3/8译码器的第八输出端out7a上连接有四个N型mos管M7af、M7ag、M7ah和M7aRd且与该四个N型mos管M7af、M7ag、M7ah和M7aRd的栅极g连接，四个N型mos管M7af、M7ag、M7ah和M7aRd的源极s接地Gnd，四个N型mos管M7af、M7ag、M7ah和M7aRd的漏极d分别与四个节点fo、go、ho和RDo连接，在受控3/8译码器的第九输出端out7b上连接有四个N型mos管M7bg、M7bh、M7bj和M7bRd且与该四个N型mos管M7bg、M7bh、M7bj和M7bRd的栅极g连接，四个N型mos管M7bg、M7bh、M7bj和M7bRd的源极s接地Gnd，四个N型mos管M7bg、M7bh、M7bj和M7bRd的漏极d分别与四个节点go、ho、jo和RDo连接，在节点fo、go、ho、jo和RDo上分别连接有P型mos管Mpf、Mpg、Mph、Mpj和MpRd且分别与该五只P型mos管Mpf、Mpg、Mph、Mpj和MpRd的漏极d连接，其源极s都接高电平Vdd，栅极g都接地Gnd；上述五位负游程编码器5b6b1由2/4使能译码器5b6b11和四个3/8使能译码器5b6b12、5b6b13、5b6b14和5b6b15组成，3/8使能译码器5b6b12、5b6b13、5b6b14和5b6b15的三个输入端分别对应相连且作为五位负游程编码器5b6b1的第八、第七和第六外部输入端，3/8使能译码器5b6b12、5b6b13、5b6b14和5b6b15的使能端EN1、EN2、EN3和EN4分别与2/4使能译码器5b6b11的四个输出端相连，2/4使能译码器5b6b11的两输入端Din端口、Ein端口分别作为五位负游程编码器5b6b1的第五、第四外部输入端，2/4使能译码器5b6b11的使能端en6作为五位负游程编码器5b6b1的使能端；在第一3/8使能译码器5b6b12的第一输出端A0上连接有两个N型mos管MA0b和MA0c且与该两个N型mos管MA0b和MA0c的栅极g连接，该两个N型mos管MA0b和MA0c的源极s均接地Gnd，该两个N型mos管MA0b和MA0c的漏极d分别接节点bo和co，在第一3/8使能译码器5b6b12的第二输出端A1上连接有两个N型mos管MA1a和MA1e且与该两个N型mos管MA1a和MA1e的栅极g连接，该两个N型mos管MA1a和MA1e的源极s均接地Gnd，该两个N型mos管MA1a和MA1e的漏极d分别接节点ao和eo，在第一3/8使能译码器5b6b12的第三输出端A2上连接有两个N型mos管MA2b和MA2e且与该两个N型mos管MA2b和MA2e的栅极g连接，该两个N型mos管MA2b和MA2e的源极s均接地Gnd，该两个N型mos管MA2b和MA2e的漏极d分别接节点bo和eo，在第一3/8使能译码器5b6b12的第四输出端A3上连接有四个N型mos管MA3c、MA3d、MA3e和MA3Rd且与该四个N型mos管MA3c、MA3d、MA3e和MA3Rd的栅极g连接，该四个N型mos管MA3c、MA3d、MA3e和MA3Rd的源极s均接地Gnd，该四个N型mos管MA3c、MA3d、MA3e和MA3Rd的漏极d分别接节点co、do、eo和RDo，在第一3/8使能译码器5b6b12的第五输出端A4上连接有两个N型mos管MA4c和MA4e且与该两个N型mos管MA4c和MA4e的栅极g连接，该两个N型mos管MA4c和MA4e的源极s均接地Gnd，该两个N型mos管MA4c和MA4e的漏极d分别接节点co和eo，在第一3/8使能译码器5b6b12的第六输出端A5上连接有四个N型mos管MA5b、MA5d、MA5e和MA5Rd与该四个N型mos管(MA5b、MA5d、MA5e和MA5Rd的栅极g连接，该四个N型mos管MA5b、MA5d、MA5e和MA5Rd的源极s均接地Gnd，该四个N型mos管MA5b、MA5d、MA5e和MA5Rd的漏极d分别接节点bo、do、eo和RDo，在第一3/8使能译码器5b6b12的第七输出端A6上连接有四个N型mos管MA6a、MA6d、MA6e和MA6Rd且与该四个N型mos管MA6a、MA6d、MA6e和MA6Rd的栅极g连接，该四个N型mos管MA6a、MA6d、MA6e和MA6Rd的源极s均接地Gnd，该四个N型mos管MA6a、MA6d、MA6e和MA6Rd的漏极d分别接节点ao、do、eo和RDo，在第一3/8使能译码器5b6b12的第八输出端A7上连接有四个N型mos管MA7d、MA7e、MA7i和MA7Rd且与该四个N型mos管MA7d、MA7e、MA7i和MA7Rd的栅极g连接，该四个N型mos管MA7d、MA7e、MA7i和MA7Rd的源极s均接地Gnd，该四个N型mos管MA7d、MA7e、MA7i和MA7Rd的漏极d分别接节点do、eo、io和RDo；在第二3/8使能译码器5b6b13的第一输出端B0上连接有两个N型mos管MB0d和MB0e且与该两个N型mos管MB0d和MB0e的栅极g连接，该两个N型mos管MB0d和MB0e的源极s均接地Gnd，该两个N型mos管MB0d和MB0e的漏极d分别接节点do和eo，在第二3/8使能译码器5b6b13的第二输出端B1上连接有四个N型mos管MB1b、MB1c、MB1e和MB1Rd且与该四个N型mos管MB1b、MB1c、MB1e和MB1Rd的栅极g连接，该四个N型mos管MB1b、MB1c、MB1e和MB1Rd的源极s均接地Gnd，该四个N型mos管MB1b、MB1c、MB1e和MB1Rd的漏极d分别接节点bo、co、eo和RDo，在第二3/8使能译码器5b6b13的第三输出端B2上连接有四个N型mos管MB2a、MB2c、MB2e和MB2Rd与该四个N型mos管(MB2a、MB2c、MB2e和MB2Rd的栅极g连接，该四个N型mos管MB2a、MB2c、MB2e和MB2Rd的源极s均接地Gnd，该四个N型mos管MB2a、MB2c、MB2e和MB2Rd的漏极d分别接节点ao、co、eo和RDo，在第二3/8使能译码器5b6b13的第四输出端B3上连接有四个N型mos管MB3c、MB3e、MB3i和MB3Rd且与该四个N型mos管MB3c、MB3e、MB3i和MB3Rd的栅极g连接，该四个N型mos管MB3c、MB3e、MB3i和MB3Rd的源极s均接地Gnd，该四个N型mos管MB3c、MB3e、MB3i和MB3Rd的漏极d分别接节点co、eo、io和RDo，在第二3/8使能译码器5b6b13的第五输出端B4上连接有四个N型mos管MB4a、MB4b、MB4e和MB4Rd且与该四个N型mos管MB4a、MB4b、MB4e和MB4Rd的栅极g连接，该四个N型mos管MB4a、MB4b、MB4e和MB4Rd的源极s均接地Gnd，该四个N型mos管MB4a、MB4b、MB4e和MB4Rd的漏极d分别接节点ao、bo、eo和RDo，在第二3/8使能译码器5b6b13的第六输出端B5上连接有四个N型mos管MB5b、MB5e、MB5i和MB5Rd且与该四个N型mos管MB5b、MB5e、MB5i和MB5Rd的栅极g连接，该四个N型mos管MB5b、MB5e、MB5i和MB5Rd的源极s均接地Gnd，该四个N型mos管MB5b、MB5e、MB5i和MB5Rd的漏极d分别接节点bo、eo、io和RDo，在第二3/8使能译码器5b6b13的第七输出端B6上连接有四个N型mos管MB6a、MB6e、MB6i和MB6Rd且与该四个N型mos管MB6a、MB6e、MB6i和MB6Rd的栅极g连接，该四个N型mos管MB6a、MB6e、MB6i和MB6Rd的源极s均接地Gnd，该四个N型mos管MB6a、MB6e、MB6i和MB6Rd的漏极d分别接节点ao、eo、io和RDo，在第二3/8使能译码器5b6b13的第八输出端B7上连接有两个N型mos管MB7a和MB7c且与该两个N型mos管MB7a和MB7c的栅极g连接，该两个N型mos管MB7a和MB7c的源极s均接地Gnd，该两个N型mos管MB7a和MB7c的漏极d分别接节点ao和co；在第三3/8使能译码器5b6b14的第一输出端C0上连接有两个N型mos管MC0a和MC0d且与该两个N型mos管MC0a和MC0d的栅极g连接，该两个N型mos管MC0a和MC0d的源极s均接地Gnd，该两个N型mos管MC0a和MC0d的漏极d分别接节点ao和do，在第三3/8使能译码器5b6b14的第二输出端C1上连接有四个N型mos管MC1b、MC1c、MC1d和MC1Rd且与该四个N型mos管MC1b、MC1c、MC1d和MC1Rd的栅极g连接，该四个N型mos管MC1b、MC1c、MC1d和MC1Rd的源极s均接地Gnd，该四个N型mos管MC1b、MC1c、MC1d和MC1Rd的漏极d分别接节点bo、co、do和RDo，在第三3/8使能译码器5b6b14的第三输出端C2上连接有四个N型mos管MC2a、MC2c、MC2d和MC2Rd且与该四个N型mos管MC2a、MC2c、MC2d和MC2Rd的栅极g连接，该四个N型mos管MC2a、MC2c、MC2d和MC2Rd的源极s均接地Gnd，该四个N型mos管MC2a、MC2c、MC2d和MC2Rd的漏极d分别接节点ao、co、do和RDo，在第三3/8使能译码器5b6b14的第四输出端C3上连接有四个N型mos管MC3c、MC3d、MC3i和MC3Rd且与该四个N型mos管MC3c、MC3d、MC3i和MC3Rd的栅极g连接，该四个N型mos管MC3c、MC3d、MC3i和MC3Rd的源极s均接地Gnd，该四个N型mos管MC3c、MC3d、MC3i和MC3Rd的漏极d分别接节点co、do、io和RDo，在第三3/8使能译码器5b6b14的第五输出端C4上连接有四个N型mos管MC4a、MC4b、MC4d和MC4Rd且与该四个N型mos管MC4a、MC4b、MC4d和MC4Rd的栅极g连接，该四个N型mos管MC4a、MC4b、MC4d和MC4Rd的源极s均接地Gnd，该四个N型mos管MC4a、MC4b、MC4d和MC4Rd的漏极d分别接节点ao、bo、do和RDo，在第三3/8使能译码器5b6b14的第六输出端C5上连接有四个N型mos管MC5b、MC5d、MC5i和MC5Rd且与该四个N型mos管MC5b、MC5d、MC5i和MC5Rd的栅极g连接，该四个N型mos管MC5b、MC5d、MC5i和MC5Rd的源极s均接地Gnd，该四个N型mos管MC5b、MC5d、MC5i和MC5Rd的漏极d分别接节点bo、do、io和RDo，在第三3/8使能译码器5b6b14的第七输出端C6上连接有四个N型mos管MC6a、MC6d、MC6i和MC6Rd且与该四个N型mos管MC6a、MC6d、MC6i和MC6Rd的栅极g连接，该四个N型mos管MC6a、MC6d、MC6i和MC6Rd的源极s均接地Gnd，该四个N型mos管MC6a、MC6d、MC6i和MC6Rd的漏极d分别接节点ao、do、io和RDo，在第三3/8使能译码器5b6b14的第八输出端C7上连接有两个N型mos管MC7d和MC7i且与该两个N型mos管MC7d和MC7i的栅极g连接，该两个N型mos管MC7d和MC7i的源极s均接地Gnd，该两个N型mos管MC7d和MC7i的漏极d分别接节点do和io，在第三3/8使能译码器5b6b14的输出端上连接有三输入或门5b6b141且第三3/8使能译码器5b6b14的第二、第三和第五输出端C1、C2和C4分别与三输入或门5b6b141的三个输入端连接，三输入或门5b6b141的输出端经过一个反相器inv后作为五位负游程编码器5b6b 1的ex0端口；在第四3/8使能译码器5b6b15的第一输出端D0上连接有两个N型mos管MD0c和MD0d且与该两个N型mos管MD0c和MD0d的栅极g连接，该两个N型mos管MD0c和MD0d的源极s均接地Gnd，该两个N型mos管MD0c和MD0d的漏极d分别接节点co和do，在第四3/8使能译码器5b6b15的第二输出端D1上连接有四个N型mos管MD1b、MD1c、MD1i和MD1Rd且与该四个N型mos管MD1b、MD1c、MD1i和MD1Rd的栅极g连接，该四个N型mos管MD1b、MD1c、MD1i和MD1Rd的源极s均接地Gnd，该四个N型mos管MD1b、MD1c、MD1i和MD1Rd的漏极d分别接节点bo、co、io和RDo，在第四3/8使能译码器5b6b15的第三输出端D2上连接有四个N型mos管MD2a、MD2c、MD2i和MD2Rd且与该四个N型mos管MD2a、MD2c、MD2i和MD2Rd的栅极g连接，该四个N型mos管MD2a、MD2c、MD2i和MD2Rd的源极s均接地Gnd，该四个N型mos管MD2a、MD2c、MD2i和MD2Rd的漏极d分别接节点ao、co、io和RDo，在第四3/8使能译码器5b6b15的第四输出端D3上连接有两个N型mos管MD3c和MD3i且与该两个N型mos管MD3c和MD3i的栅极g连接，该两个N型mos管MD3c和MD3i的源极s均接地Gnd，该两个N型mos管MD3c和MD3i的漏极d分别接节点co和io，在第四3/8使能译码器5b6b15的第五输出端D4上连接有四个N型mos管MD4a、MD4b、MD4i和MD4Rd且与该四个N型mos管MD4a、MD4b、MD4i和MD4Rd的栅极g连接，该四个N型mos管MD4a、MD4b、MD4i和MD4Rd的源极s均接地Gnd，该四个N型mos管MD4a、MD4b、MD4i和MD4Rd的漏极d分别接节点ao、bo、io和RDo，在第四3/8使能译码器5b6b15的第六输出端D5上连接有两个N型mos管MD5b和MD5i且与该两个N型mos管MD5b和MD5i的栅极g连接，该两个N型mos管MD5b和MD5i的源极s均接地Gnd，该两个N型mos管MD5b和MD5i的漏极d分别接节点bo和io，在第四3/8使能译码器5b6b15的第七输出端D6上连接有两个N型mos管MD6a和MD6i且与该两个N型mos管MD6a和MD6i的栅极g连接，该两个N型mos管MD6a和MD6i的源极s均接地Gnd，该两个N型mos管MD6a和MD6i的漏极d分别接节点ao和io，在第四3/8使能译码器5b6b15的第八输出端D7上连接有两个N型mos管MD7b和MD7d且与该两个N型mos管MD7b和MD7d的栅极g连接，该两个N型mos管MD7b和MD7d的源极s均接地Gnd，该两个N型mos管MD7b和MD7d的漏极d分别接节点bo和do；在节点ao、节点bo、节点co、节点do、节点eo、节点io、节点RDo上分别连接有P型mos管Mpa、P型mos管Mpb、P型mos管Mpc、P型mos管Mpd、P型mos管Mpe、P型mos管Mpi、P型mos管MpRd，并且该七个节点分别与这七个P型mos管的漏极d连接，七个P型mos管的源极s都接高电平Vdd，栅极g都接地Gnd；上述五位正游程编码器5b6b2由2/4使能译码器5b6b21和四个3/8使能译码器5b6b22、5b6b23、5b6b24和5b6b25组成，3/8使能译码器5b6b22、5b6b23、5b6b24和5b6b25的三个输入端分别对应相连且作为五位正游程编码器5b6b2的第八、第七和第六外部输入端，3/8使能译码器5b6b22、5b6b23、5b6b24和5b6b25的使能端EN1、EN2、EN3和EN4分别与2/4使能译码器5b6b21的四个输出端相连，2/4使能译码器5b6b21的两输入端Din端口、Ein端口分别作为五位正游程编码器5b6b2的第五、第四外部输入端，2/4使能译码器5b6b21的使能端en6作为五位正游程编码器5b6b2的使能端en6；在第一3/8使能译码器5b6b22的第一输出端A0上连接有五个N型mos管MA0a、MA0d、MA0e、MA0i和MA0Rd且与该五个N型mos管MA0a、MA0d、MA0e、MA0i和MA0Rd的栅极g连接，该五个N型mos管MA0a、MA0d、MA0e、MA0i和MA0Rd的源极s均接地Gnd，该五个N型mos管MA0a、MA0d、MA0e、MA0i和MA0Rd的漏极d分别接节点ao、do、eo、io和RDo，在第一3/8使能译码器5b6b22的第二输出端A1上连接有五个N型mos管MA1b、MA1c、MA1d、MA1i和MA1Rd且与该五个N型mos管MA1b、MA1c、MA1d、MA1i和MA1Rd的栅极g连接，该五个N型mos管MA1b、MA1c、MA1d、MA1i和MA1Rd的源极s均接地Gnd，该五个N型mos管MA1b、MA1c、MA1d、MA1i和MA1Rd的漏极d分别接节点bo、co、do、io和RDo，在第一3/8使能译码器5b6b22的第三输出端A2上连接有五个N型mos管MA2a、MA2c、MA2d、MA2i和MA2Rd且与该五个N型mos管MA2a、MA2c、MA2d、MA2i和MA2Rd的栅极g连接，该五个N型mos管MA2a、MA2c、MA2d、MA2i和MA2Rd的源极s均接地Gnd，该五个N型mos管MA2a、MA2c、MA2d、MA2i和MA2Rd的漏极d分别接节点ao、co、do、io和RDo，在第一3/8使能译码器5b6b22的第四输出端A3上连接有三个N型mos管MA3c、MA3d和MA3e且与该三个N型mos管MA3c、MA3d和MA3e的栅极g连接，该三个N型mos管MA3c、MA3d和MA3e的源极s均接地Gnd，该三个N型mos管MA3c、MA3d和MA3e的漏极d分别接节点co、do和eo，在第一3/8使能译码器5b6b22的第五输出端A4上连接有五个N型mos管MA4a、MA4b、MA4d、MA4i和MA4Rd且与该五个N型mos管MA4a、MA4b、MA4d、MA4i和MA4Rd的栅极g连接，该五个N型mos管MA4a、MA4b、MA4d、MA4i和MA4Rd的源极s均接地Gnd，该五个N型mos管MA4a、MA4b、MA4d、MA4i和MA4Rd的漏极d分别接节点ao、bo、do、io和RDo，在第一3/8使能译码器5b6b22的第六输出端A5上连接有三个N型mos管MA5b、MA5d和MA5e且与该三个N型mos管MA5b、MA5d和MA5e的栅极g连接，该三个N型mos管MA5b、MA5d和MA5e的源极s均接地Gnd，该三个N型mos管MA5b、MA5d和MA5e的漏极d分别接节点bo、do和eo，在第一3/8使能译码器5b6b22的第七输出端A6上连接有三个N型mos管MA6a、MA6d和MA6e且与该三个N型mos管MA6a、MA6d和MA6e的栅极g连接，该三个N型mos管MA6a、MA6d和MA6e的源极s均接地Gnd，该三个N型mos管MA6a、MA6d和MA6e的漏极d分别接节点ao、do和eo，在第一3/8使能译码器5b6b22的第八输出端A7上连接有三个N型mos管MA7a、MA7b和MA7c且与该三个N型mos管MA7a、MA7b和MA7c的栅极g连接，该三个N型mos管MA7a、MA7b和MA7c的源极s均接地Gnd，该三个N型mos管MA7a、MA7b和MA7c的漏极d分别接节点ao、bo和co；在第二3/8使能译码器5b6b23的第一输出端B0上连接有五个N型mos管MB0a、MB0b、MB0c、MB0i和MB0Rd且与该五个N型mos管MB0a、MB0b、MB0c、MB0i和MB0Rd的栅极g连接，该五个N型mos管MB0a、MB0b、MB0c、MB0i和MB0Rd的源极s均接地Gnd，该五个N型mos管MB0a、MB0b、MB0c、MB0i和MB0Rd的漏极d分别接节点ao、bo、co、io和RDo，在第二3/8使能译码器5b6b23的第二输出端B1上连接有三个N型mos管MB1b、MB1c和MB1e且与该三个N型mos管MB1b、MB1c和MB1e的栅极g连接，该三个N型mos管MB1b、MB1c和MB1e的源极s均接地Gnd，该三个N型mos管MB1b、MB1c和MB1e的漏极d分别接节点bo、co和eo，在第二3/8使能译码器5b6b23的第三输出端B2上连接有三个N型mos管MB2a、MB2c和MB2e且与该三个N型mos管MB2a、MB2c和MB2e的栅极g连接，该三个N型mos管MB2a、MB2c和MB2e的源极s均接地Gnd，该三个N型mos管MB2a、MB2c和MB2e的漏极d分别接节点ao、co和eo，在第二3/8使能译码器5b6b23的第四输出端B3上连接有三个N型mos管MB3c、MB3e和MB3i且与该三个N型mos管MB3c、MB3e和MB3i的栅极g连接，该三个N型mos管MB3c、MB3e和MB3i的源极s均接地Gnd，该三个N型mos管MB3c、MB3e和MB3i的漏极d分别接节点co、eo和io，在第二3/8使能译码器5b6b23的第五输出端B4上连接有三个N型mos管MB4a、MB4b和MB4e且与该三个N型mos管MB4a、MB4b和MB4e的栅极g连接，该三个N型mos管MB4a、MB4b和MB4e的源极s均接地Gnd，该三个N型mos管MB4a、MB4b和MB4e的漏极d分别接节点ao、bo和eo，在第二3/8使能译码器5b6b23的第六输出端B5上连接有三个N型mos管MB5b、MB5e和MB5i且与该三个N型mos管MB5b、MB5e和MB5i的栅极g连接，该三个N型mos管MB5b、MB5e和MB5i的源极s均接地Gnd，该三个N型mos管MB5b、MB5e和MB5i的漏极d分别接节点bo、eo和io，在第二3/8使能译码器5b6b23的第七输出端B6上连接有三个N型mos管MB6a、MB6e和MB6i且与该三个N型mos管MB6a、MB6e和MB6i的栅极g连接，该三个N型mos管MB6a、MB6e和MB6i的源极s均接地Gnd，该三个N型mos管MB6a、MB6e和MB6i的漏极d分别接节点ao、eo和io，在第二3/8使能译码器5b6b23的第八输出端B7上连接有五个N型mos管MB7b、MB7d、MB7e、MB7i和MB7Rd且与该五个N型mos管MB7b、MB7d、MB7e、MB7i和MB7Rd的栅极g连接，该五个N型mos管MB7b、MB7d、MB7e、MB7i和MB7Rd的源极s均接地Gnd，该五个N型mos管MB7b、MB7d、MB7e、MB7i和MB7Rd的漏极d分别接节点bo、do、eo、io和RDo；在第二3/8使能译码器5b6b23的输出端上连接有三输入或门5b6b231且第二3/8使能译码器5b6b23的第四、第六和第七输出端B3、B5和B6分别与三输入或门5b6b231的三个输入端连接，三输入或门5b6b231的输出端经过一个反相器inv后作为五位正游程编码器5b6b2的ex1端口；在第三3/8使能译码器5b6b24的第一输出端C0上连接有五个N型mos管MC0b、MC0c、MC0e、MC0i和MC0Rd且与该五个N型mos管MC0b、MC0c、MC0e、MC0i和MC0Rd的栅极g连接，该五个N型mos管MC0b、MC0c、MC0e、MC0i和MC0Rd的源极s均接地Gnd，该五个N型mos管MC0b、MC0c、MC0e、MC0i和MC0Rd的漏极d分别接节点bo、co、eo、io和RDo，在第三3/8使能译码器5b6b24的第二输出端C1上连接有三个N型mos管MC1b、MC1c和MC1d且与该三个N型mos管MC1b、MC1c和MC1d的栅极g连接，该三个N型mos管MC1b、MC1c和MC1d)的源极s均接地Gnd，该三个N型mos管MC1b、MC1c和MC1d的漏极d分别接节点bo、co和do，在第三3/8使能译码器5b6b124的第三输出端C2上连接有三个N型mos管MC2a、MC2c和MC2d且与该三个N型mos管MC2a、MC2c和MC2d的栅极g连接，该三个N型mos管MC2a、MC2c和MC2d的源极s均接地Gnd，该三个N型mos管MC2a、MC2c和MC2d的漏极d分别接节点ao、co和do，在第三3/8使能译码器5b6b24的第四输出端C3上连接有三个N型mos管MC3c、MC3d和MC3i且与该三个N型mos管MC3c、MC3d和MC3i的栅极g连接，该三个N型mos管MC3c、MC3d和MC3i的源极s均接地Gnd，该三个N型mos管MC3c、MC3d和MC3i的漏极d分别接节点co、do和io，在第三3/8使能译码器5b6b24的第五输出端C4上连接有三个N型mos管MC4a、MC4b和MC4d且与该三个N型mos管MC4a、MC4b和MC4d的栅极g连接，该三个N型mos管MC4a、MC4b和MC4d的源极s均接地Gnd，该三个N型mos管MC4a、MC4b和MC4d的漏极d分别接节点ao、bo和do，在第三3/8使能译码器5b6b24的第六输出端C5上连接有三个N型mos管MC5b、MC5d和MC5i且与该三个N型mos管MC5b、MC5d和MC5i的栅极g连接，该三个N型mos管MC5b、MC5d和MC5i的源极s均接地Gnd，该三个N型mos管MC5b、MC5d和MC5i的漏极d分别接节点bo、do和io，在第三3/8使能译码器5b6b24的第七输出端C6上连接有三个N型mos管MC6a、MC6d和MC6i且与该三个N型mos管MC6a、MC6d和MC6i的栅极g连接，该三个N型mos管MC6a、MC6d和MC6i的源极s均接地Gnd，该三个N型mos管MC6a、MC6d和MC6i的漏极d分别接节点ao、do和io，在第三3/8使能译码器5b6b24的第八输出端C7上连接有五个N型mos管MC7a、MC7b、MC7c、MC7e和MC7Rd且与该五个N型mos管MC7a、MC7b、MC7c、MC7e和MC7Rd的栅极g连接，该五个N型mos管MC7a、MC7b、MC7c、MC7e和MC7Rd的源极s均接地Gnd，该五个N型mos管MC7a、MC7b、MC7c、MC7e和MC7Rd的漏极d分别接节点ao、bo、co、eo和RDo，在第四3/8使能译码器5b6b25的第一输出端D0上连接有五个N型mos管MD0a、MD0b、MD0e、MD0i和MD0Rd且与该五个N型mos管MD0a、MD0b、MD0e、MD0i和MD0Rd的栅极g连接，该五个N型mos管MD0a、MD0b、MD0e、MD0i和MD0Rd的源极s均接地Gnd，该五个N型mos管MD0a、MD0b、MD0e、MD0i和MD0Rd的漏极d分别接节点ao、bo、eo、io和RDo，在第四3/8使能译码器5b6b25的第二输出端D1上连接有三个N型mos管MD1b、MD1c和MD1i且与该三个N型mos管MD1b、MD1c和MD1i的栅极g连接，该三个N型mos管MD1b、MD1c和MD1i的源极s均接地Gnd，该三个N型mos管MD1b、MD1c和MD1i的漏极d分别接节点bo、co和io，在第四3/8使能译码器5b6b25的第三输出端D2上连接有三个N型mos管MD2a、MD2c和MD2i且与该三个N型mos管MD2a、MD2c和MD2i的栅极g连接，该三个N型mos管MD2a、MD2c和MD2i的源极s均接地Gnd，该三个N型mos管MD2a、MD2c和MD2i的漏极d分别接节点ao、co和io，在第四3/8使能译码器5b6b25的第四输出端D3上连接有五个N型mos管MD3a、MD3b、MD3d、MD3e和MD3Rd且与该五个N型mos管MD3a、MD3b、MD3d、MD3e和MD3Rd的栅极g连接，该五个N型mos管MD3a、MD3b、MD3d、MD3e和MD3Rd的源极s均接地Gnd，该五个N型mos管MD3a、MD3b、MD3d、MD3e和MD3Rd的漏极d分别接节点ao、bo、do、eo和RDo，在第四3/8使能译码器5b6b25的第五输出端D4上连接有三个N型mos管MD4a、MD4b和MD4i且与该三个N型mos管MD4a、MD4b和MD4i的栅极g连接，该个N型mos管MD4a、MD4b和MD4i的源极s均接地Gnd，该三个N型mos管MD4a、MD4b和MD4i的漏极d分别接节点ao、bo和io，在第四3/8使能译码器5b6b25的第六输出端D5上连接有五个N型mos管MD5a、MD5c、MD5d、MD5e和MD5Rd且与该五个N型mos管MD5a、MD5c、MD5d、MD5e和MD5Rd的栅极g连接，该五个N型mos管MD5a、MD5c、MD5d、MD5e和MD5Rd的源极s均接地Gnd，该五个N型mos管MD5a、MD5c、MD5d、MD5e和MD5Rd的漏极d分别接节点ao、co、do、eo和RDo，在第四3/8使能译码器5b6b25的第七输出端D6上连接有五个N型mos管MD6b、MD6c、MD6d、MD6e和MD6Rd且与该五个N型mos管MD6b、MD6c、MD6d、MD6e和MD6Rd的栅极g连接，该五个N型mos管MD6b、MD6c、MD6d、MD6e和MD6Rd的源极s均接地Gnd，该五个N型mos管MD6b、MD6c、MD6d、MD6e和MD6Rd的漏极d分别接节点bo、co、do、eo和RDo，在第四3/8使能译码器5b6b25的第八输出端D7上连接有五个N型mos管MD7a、MD7c、MD7e、MD7i和MD7Rd且与该五个N型mos管MD7a、MD7c、MD7e、MD7i和MD7Rd的栅极g连接，该五个N型mos管MD7a、MD7c、MD7e、MD7i和MD7Rd的源极s均接地Gnd，该五个N型mos管MD7a、MD7c、MD7e、MD7i和MD7Rd的漏极d分别接节点ao、co、eb、io和RDo；在节点ao、节点bo、节点co、节点do、节点eo、节点io、节点RDo上分别连接有P型mos管Mpa、P型mos管Mpb、P型mos管Mpc、P型mos管Mpd、P型mos管Mpe、P型mos管Mpi、P型mos管MpRd，并且该七个节点分别与这七个P型mos管的漏极d连接，七个P型mos管的源极s都接高电平Vdd，栅极g都接地Gnd。
权利要求
1.一种8B/10B编码的实现装置，其特征在于由三位负游程编码器(3b4b1)、三位正游程编码器(3b4b2)、五位负游程编码器(5b6b1)、五位正游程编码器(5b6b2)和D触发器(DFF)组成，三位负游程编码器(3b4b1)的Hin端口和三位正游程编码器(3b4b2)的Hin端口相连，作为第一外部输入端口；三位负游程编码器(3b4b1)的Gin端口和三位正游程编码器(3b4b2)的Gin端口相连，作为第二外部输入端口；三位负游程编码器(3b4b1)的Fin端口和三位正游程编码器(3b4b2)的Fin端口相连，作为第三外部输入端口；三位负游程编码器(3b4b1)的en4端口和三位正游程编码器(3b4b2)的en4端口相连，作为内部输入，和与门(11)的输出端相连，与门(11)的两输入端分别与五位负游程编码器(5b6b1)的Rd6b1端口和五位正游程编码器(5b6b2)的Rd6b2端口相连，三位负游程编码器(3b4b1)的ex0端口与五位负游程编码器(5b6b1)的ex0端口相连，三位正游程编码器(3b4b2)的ex1端口与五位正游程编码器(5b6b2)的ex1端口相连，五位负游程编码器(5b6b1)的Ein端口和五位正游程编码器(5b6b2)的Ein端口相连，作为第四外部输入端口；五位负游程编码器(5b6b1)的Din端口和五位正游程编码器(5b6b2)的Din端口相连，作为第五外部输入端口；五位负游程编码器(5b6b1)的Cin端口和五位正游程编码器(5b6b2)的Cin端口相连，作为第六外部输入端口；五位负游程编码器(5b6b1)的Bin端口和五位正游程编码器(5b6b2)的Bin端口相连，作为第七外部输入端口；五位负游程编码器(5b6b1)的Ain端口和五位正游程编码器(5b6b2)的Ain端口相连，作为第八外部输入端口；五位负游程编码器(5b6b1)的en6端口和五位正游程编码器(5b6b2)的en6端口相连，作为内部输入，与D触发器(DFF)的输出端(Q)相连，输入时钟作用于D触发器(DFF)的时钟端(clk)，时钟端(clk)是第九外部输入端口，三位负游程编码器(3b4b1)的f1端口与三位正游程编码器(3b4b2)的f2端口分别和与门(7)的两个输入端连接，与门(7)的输出端为第七输出端(fo)；三位负游程编码器(3b4b1)的g1端口与三位正游程编码器(3b4b2)的g2端口分别和与门(8)的两个输入端连接，与门(8)的输出端为第八输出端(go)；三位负游程编码器(3b4b1)的h1端口与三位正游程编码器(3b4b2)的h2端口分别和与门(9)的两个输入端连接，与门(9)的输出端为第九输出端(ho)；三位负游程编码器(3b4b1)的j1端口与三位正游程编码器(3b4b2)的j2端口分别和与门(10)的两个输入端连接，与门(10)的输出端为第十输出端(jo)，三位负游程编码器(3b4b1)的Rd4b1端口与三位正游程编码器(3b4b2)的Rd4b2端口分别和与门(12)的两个输入端连接，与门(12)的输出端与D触发器(DFF)的D端相连，五位负游程编码器(5b6b1)的a1端口与五位正游程编码器(5b6b2)的a2端口分别和与门(1)的两个输入端连接，与门(1)的输出端为第一输出端(ao)；五位负游程编码器(5b6b1)的b1端口与五位正游程编码器(5b6b2)的b2端口分别和与门(2)的两个输入端连接，与门(2)的输出端为第二输出端(bo)；五位负游程编码器(5b6b1)的c1端口与五位正游程编码器(5b6b2)的c2端口分别和与门(3)的两个输入端连接，与门(3)的输出端为第三输出端(co)；五位负游程编码器(5b6b1)的d1端口与五位正游程编码器(5b6b2)的d2端口分别和与门(4)的两个输入端连接，与门(4)的输出端为第四输出端(do)；五位负游程编码器(5b6b1)的e1端口与五位正游程编码器(5b6b2)的e2端口分别和与门(5)的两个输入端连接，与门(5)的输出端为第五输出端(eo)；五位负游程编码器(5b6b1)的i1端口与五位正游程编码器(5b6b2)的i2端口分别和与门(6)的两个输入端连接，与门(6)的输出端为第六输出端(io)。
2.根据权利要求1所述的一种8B/10B编码的实现装置，其特征在于三位负游程编码器(3b4b1)包括受控3/8译码器A，受控3/8译码器由3/8译码器(3b4b11)和逻辑门构成，3/8译码器(3b4b11)的H输入端、G输入端、F输入端和控制端(en4)分别为三位负游程编码器(3b4b1)的Hin端口、Gin端口、Fin端口和en4端口，逻辑门由2输入与门(3b4b12和3b4b13)和一个反相器组成，3/8译码器(3b4b11)的第八输出端(out7)分别和两个与门(3b4b12和3b4b13)的输入端连接，五位负游程编码器(5b6b1)的ex0端口与其中一个与门(3b4b13)的另一输入端连接且该与门(3b4b13)的输出端为受控3/8译码器的第九输出端(out7b)，五位负游程编码器(5b6b1)的ex0端口经反相器与其中另一个与门(3b4b12)的另一输入端连接且该与门(3b4b12)的输出端为受控3/8译码器的第八输-出端(out7a)，3/8译码器(3b4b11)的第一、第二、第三、第四、第五、第六和第七输出端分别为受控3/8译码器的第一、第二、第三、第四、第五、第六和第七输出端(out0、out1、out2、out3、out4、out5和out6)；在第一输出端(out0)上连接有N型mos管(M0g)且第一输出端(out0)与N型mos管(M0g)的栅极(g)连接，该N型mos管(M0g)的源极(s)接地(Gnd)，N型mos管(M0g)的漏极(d)接节点(go)，在第二输出端(out1)上连接有三个N型mos管(M1g、M1h和M1Rd)且与该三个N型mos管的栅极(g)连接，N型mos管(M1g)的源极(s)接地(Gnd)，N型mos管(M1g)的漏极(d)接节点(go)，N型mos管(M1h)的源极(s)接地(Gnd)，N型mos管(M1h)的漏极(d)接节点(ho)，N型mos管(M1Rd)管的源极(s)接地(Gnd)，N型mos管(M1Rd)的漏极(d)接节点(RDo)，在第三输出端(out2)上连接有三个N型mos管(M2f、M2h和M2Rd)且与该三个N型mos管的栅极(g)连接，N型mos管(M2f)的源极(s)接地(Gnd)，N型mos管(M2f)的漏极(d)接节点(fo)，N型mos管(M2h)的源极(s)接地(Gnd)，N型mos管(M2h)的漏极(d)接节点(ho)，N型mos管(M2Rd)管的源极(s)接地(Gnd)，N型mos管(M2Rd)的漏极(d)接节点(RDo)，在第四输出端(out3)上连接有三个N型mos管(M3h、M3j和M3Rd)且与该三个N型mos管的栅极(g)连接，N型mos管(M3h)的源极(s)接地(Gnd)，N型mos管(M3h)的漏极(d)接节点(ho)，N型mos管(M3j)的源极(s)接地(Gnd)，N型mos管(M3j)的漏极(d)接节点(jo)，N型mos管(M3Rd)管的源极(s)接地(Gnd)，N型mos管(M3Rd)的漏极(d)接节点(RDo)，在第五输出端(out4)上连接有N型mos管(M4h)且与其栅极(g)连接，该N型mos管(M4h)的源极(s)接地(Gnd)，N型mos管(M4h)的漏极(d)接节点(ho)，在第六输出端(out5)上连接有三个N型mos管(M5g、M5j和M5Rd)且与该三个N型mos管的栅极(g)连接，N型mos管(M5g)的源极(s)接地(Gnd)，N型mos管(M5g)的漏极(d)接节点(go)，N型mos管(M5j)的源极(s)接地(Gnd)，N型mos管(M5j)的漏极(d)接节点(jo)，N型mos管(M5Rd)管的源极(s)接地(Gnd)，N型mos管(M5Rd)的漏极(d)接节点(RDo)，在第七输出端(out6)上连接有三个N型mos管(M6f、M6j和M6Rd)且与该N型mos管的三个栅极(g)连接，N型mos管(M6f)的源极(s)接地(Gnd)，N型mos管(M6f)的漏极(d)接节点(fo)，N型mos管(M6j)的源极(s)接地(Gnd)，N型mos管(M6j)的漏极(d)接节点(jo)，N型mos管(M6Rd)管的源极(s)接地(Gnd)，N型mos管(M6Rd)的漏极(d)接节点(RDo)，在第八输出端(out7a)上连接有N型mos管(M7af)且与其栅极(g)连接，该N型mos管(M7af)的源极(s)接地(Gnd)，N型mos管(M7af)的漏极(d)接节点(fo)，在第九输出端(out7b)上连接有N型mos管(M7bj)且与其栅极(g)连接，该N型mos管(M7bj)的源极(s)接地(Gnd)，N型mos管(M7bj)的漏极(d)接节点(jo)，在节点(fo、go、ho、jo和RDo)上分别连接有P型mos管(Mpf、Mpg、Mph、Mpj和MpRd)且分别与该五只P型mos管(Mpf、Mpg、Mph、Mpj和MpRd)的漏极(d)连接，其源极(s)都接高电平(Vdd)，栅极(g)都接地(Gnd)；
3.根据权利要求1所述的一种8B/10B编码的实现装置，其特征在于三位正游程编码器(3b4b2)包括受控3/8译码器B，受控3/8译码器由3/8译码器(3b4b21)和逻辑门构成，3/8译码器(3b4b21)的H输入端、G输入端、F输入端和控制端(en4)分别为三位正游程编码器(3b4b2)的Hin端口、Gin端口、Fin端口和en4端口，逻辑门由2输入与门(3b4b22和3b4b23)和一个反相器组成，3/8译码器(3b4b21)的第八输出端(out7)分别和两个与门(3b4b22和3b4b23)的输入端连接，五位正游程编码器(5b6b2)的ex1端口与其中一个与门(3b4b22)的另一输入端连接且该与门(3b4b22)的输出端为受控3/8译码器的第八输出端(out7a)，五位正游程编码器(5b6b2)的ex1端口经反相器与其中另一个与门(3b4b23)的另一输入端连接且该与门(3b4b23)的输出端为受控3/8译码器的第九输出端(out7b)，3/8译码器(3b4b21)的第一、第二、第三、第四、第五、第六和第七输出端分别为受控3/8译码器的第一、第二、第三、第四、第五、第六和第七输出端(out0、out1、out2、out3、out4、out5和out6)；在受控3/8译码器的第一输出端(out0)上连接有四个N型mos管(M0f、M0h、M0j和M0Rd)且与该四个N型mos管(M0f、M0h、M0j和M0Rd)的栅极(g)连接，四个N型mos管(M0f、M0h、M0j和M0Rd)的源极(s)接地(Gnd)，四个N型mos管(M0f、M0h、M0j和M0Rd)的漏极(d)分别与四个节点(fo、ho、jo和RDo)连接，在受控3/8译码器的第二输出端(out1)上连接有两个N型mos管(M1g和M1h)且与该两个N型mos管(M1g和M1h)的栅极(g)连接，两个N型mos管(M1g和M1h)的源极(s)接地(Gnd)，两个N型mos管(M1g和M1h)的漏极(d)分别与两个节点(go和ho)连接，在受控3/8译码器的第三输出端(out2)上连接有两个N型mos管(M2f和M2h)且与该两个N型mos管(M2f和M2h)的栅极(g)连接，两个N型mos管(M2f和M2h)的源极(s)接地(Gnd)，两个N型mos管(M2f和M2h)的漏极(d)分别与两个节点(fo和ho)连接，在受控3/8译码器的第四输出端(out3)上连接有两个N型mos管(M3f和M3g)且与该两个N型mos管(M3f和M3g)的栅极(g)连接，两个N型mos管(M3f和M3g)的源极(s)接地(Gnd)，两个N型mos管(M3f和M3g)的漏极(d)分别与两个节点(fo和go)连接，在受控3/8译码器的第五输出端(out4)上连接有四个N型mos管(M4f、M4g、M4j和M4Rd)且与该四个N型mos管(M4f、M4g、M4j和M4Rd)的栅极(g)连接，四个N型mos管(M4f、M4g、M4j和M4Rd)的源极(s)接地(Gnd)，四个N型mos管(M4f、M4g、M4j和M4Rd)的漏极(d)分别与四个节点(fo、go、jo和RDo)连接，在受控3/8译码器的第六输出端(out5)上连接有两个N型mos管(M5g和M5j)且与该两个N型mos管(M5g和M5j)的栅极(g)连接，两个N型mos管(M5g和M5j)的源极(s)接地(Gnd)，两个N型mos管(M5g和M5j)的漏极(d)分别与两个节点(go和jo)连接，在受控3/8译码器的第七输出端(out6)上连接有两个N型mos管(M6f和M6j)且与该两个N型mos管(M6f和M6j)的栅极(g)连接，两个N型mos管(M6f和M6j)的源极(s)接地(Gnd)，两个N型mos管(M6f和M6j)的漏极(d)分别与两个节点(fo和jo)连接，在受控3/8译码器的第八输出端(out7a)上连接有四个N型mos管(M7af、M7ag、M7ah和M7aRd)且与该四个N型mos管(M7af、M7ag、M7ah和M7aRd)的栅极(g)连接，四个N型mos管(M7af、M7ag、M7ah和M7aRd)的源极(s)接地(Gnd)，四个N型mos管(M7af、M7ag、M7ah和M7aRd)的漏极(d)分别与四个节点(fo、go、ho和RDo)连接，在受控3/8译码器的第九输出端(out7b)上连接有四个N型mos管(M7bg、M7bh、M7bj和M7bRd)且与该四个N型mos管(M7bg、M7bh、M7bj和M7bRd)的栅极(g)连接，四个N型mos管(M7bg、M7bh、M7bj和M7bRd)的源极(s)接地(Gnd)，四个N型mos管(M7bg、M7bh、M7bj和M7bRd)的漏极(d)分别与四个节点(go、ho、jo和RDo)连接，在节点(fo、go、ho、jo和RDo)上分别连接有P型mos管(Mpf、Mpg、Mph、Mpj和MpRd)且分别与该五只P型mos管(Mpf、Mpg、Mph、Mpj和MpRd)的漏极(d)连接，其源极(s)都接高电平(Vdd)，栅极(g)都接地(Gnd)。
4.根据权利要求1所述的一种8B/10B编码的实现装置，其特征在于五位负游程编码器(5b6b1)由2/4使能译码器(5b6b11)和四个3/8使能译码器(5b6b12、5b6b13、5b6b14和5b6b15)组成，3/8使能译码器(5b6b12、5b6b13、5b6b14和5b6b15)的三个输入端分别对应相连且作为五位负游程编码器(5b6b1)的第八、第七和第六外部输入端，3/8使能译码器(5b6b12、5b6b13、5b6b14和5b6b15)的使能端(EN1、EN2、EN3和EN4)分别与2/4使能译码器(5b6b11)的四个输出端相连，2/4使能译码器(5b6b11)的两输入端(Din端口、Ein端口)分别作为五位负游程编码器(5b6b1)的第五、第四外部输入端，2/4使能译码器(5b6b11)的使能端(en6)作为五位负游程编码器(5b6b1)的使能端；在第一3/8使能译码器(5b6b12)的第一输出端(A0)上连接有两个N型mos管(MA0b和MA0c)且与该两个N型mos管(MA0b和MA0c)的栅极(g)连接，该两个N型mos管(MA0b和MA0c)的源极(s)均接地(Gnd)，该两个N型mos管(MA0b和MA0c)的漏极(d)分别接节点(bo和co)，在第一3/8使能译码器(5b6b12)的第二输出端(A1)上连接有两个N型mos管(MA1a和MA1e)且与该两个N型mos管(MA1a和MA1e)的栅极(g)连接，该两个N型mos管(MA1a和MA1e)的源极(s)均接地(Gnd)，该两个N型mos管(MA1a和MA1e)的漏极(d)分别接节点(ao和eo)，在第一3/8使能译码器(5b6b12)的第三输出端(A2)上连接有两个N型mos管(MA2b和MA2e)且与该两个N型mos管(MA2b和MA2e)的栅极(g)连接，该两个N型mos管(MA2b和MA2e)的源极(s)均接地(Gnd)，该两个N型mos管(MA2b和MA2e)的漏极(d)分别接节点(bo和eo)，在第一3/8使能译码器(5b6b12)的第四输出端(A3)上连接有四个N型mos管(MA3c、MA3d、MA3e和MA3Rd)且与该四个N型mos管(MA3c、MA3d、MA3e和MA3Rd)的栅极(g)连接，该四个N型mos管(MA3c、MA3d、MA3e和MA3Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MA3c、MA3d、MA3e和MA3Rd)的漏极(d)分别接节点(co、do、eo和RDo)，在第一3/8使能译码器(5b6b12)的第五输出端(A4)上连接有两个N型mos管(MA4c和MA4e)且与该两个N型mos管(MA4c和MA4e)的栅极(g)连接，该两个N型mos管(MA4c和MA4e)的源极(s)均接地(Gnd)，该两个N型mos管(MA4c和MA4e)的漏极(d)分别接节点(co和eo)，在第一3/8使能译码器(5b6b12)的第六输出端(A5)上连接有四个N型mos管(MA5b、MA5d、MA5e和MA5Rd)且与该四个N型mos管(MA5b、MA5d、MA5e和MA5Rd)的栅极(g)连接，该四个N型mos管(MA5b、MA5d、MA5e和MA5Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MA5b、MA5d、MA5e和MA5Rd)的漏极(d)分别接节点(bo、do、eo和RDo)，在第一3/8使能译码器(5b6b12)的第七输出端(A6)上连接有四个N型mos管(MA6a、MA6d、MA6e和MA6Rd)且与该四个N型mos管(MA6a、MA6d、MA6e和MA6Rd)的栅极(g)连接，该四个N型mos管(MA6a、MA6d、MA6e和MA6Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MA6a、MA6d、MA6e和MA6Rd)的漏极(d)分别接节点(ao、do、eo和RDo)，在第一3/8使能译码器(5b6b12)的第八输出端(A7)上连接有四个N型mos管(MA7d、MA7e、MA7i和MA7Rd)且与该四个N型mos管(MA7d、MA7e、MA7i和MA7Rd)的栅极(g)连接，该四个N型mos管(MA7d、MA7e、MA7i和MA7Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MA7d、MA7e、MA7i和MA7Rd)的漏极(d)分别接节点(do、eo、io和RDo)；在第二3/8使能译码器(5b6b13)的第一输出端(B0)上连接有两个N型mos管(MB0d和MB0e)且与该两个N型mos管(MB0d和MB0e)的栅极(g)连接，该两个N型mos管(MB0d和MB0e)的源极(s)均接地(Gnd)，该两个N型mos管(MB0d和MB0e)的漏极(d)分别接节点(do和eo)，在第二3/8使能译码器(5b6b13)的第二输出端(B1)上连接有四个N型mos管(MB1b、MB1c、MB1e和MB1Rd)且与该四个N型mos管(MB1b、MB1c、MB1e和MB1Rd)的栅极(g)连接，该四个N型mos管(MB1b、MB1c、MB1e和MB1Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MB1b、MB1c、MB1e和MB1Rd)的漏极(d)分别接节点(bo、co、eo和RDo)，在第二3/8使能译码器(5b6b13)的第三输出端(B2)上连接有四个N型mos管(MB2a、MB2c、MB2e和MB2Rd)且与该四个N型mos管(MB2a、MB2c、MB2e和MB2Rd)的栅极(g)连接，该四个N型mos管(MB2a、MB2c、MB2e和MB2Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MB2a、MB2c、MB2e和MB2Rd)的漏极(d)分别接节点(ao、co、eo和RDo)，在第二3/8使能译码器(5b6b13)的第四输出端(B3)上连接有四个N型mos管(MB3c、MB3e、MB3i和MB3Rd)且与该四个N型mos管(MB3c、MB3e、MB3i和MB3Rd)的栅极(g)连接，该四个N型mos管(MB3c、MB3e、MB3i和MB3Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MB3c、MB3e、MB3i和MB3Rd)的漏极(d)分别接节点(co、eo、io和RDo)，在第二3/8使能译码器(5b6b13)的第五输出端(B4)上连接有四个N型mos管(MB4a、MB4b、MB4e和MB4Rd)且与该四个N型mos管(MB4a、MB4b、MB4e和MB4Rd)的栅极(g)连接，该四个N型mos管(MB4a、MB4b、MB4e和MB4Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MB4a、MB4b、MB4e和MB4Rd)的漏极(d)分别接节点(ao、bo、eo和RDo)，在第二3/8使能译码器(5b6b13)的第六输出端(B5)上连接有四个N型mos管(MB5b、MB5e、MB5i和MB5Rd)且与该四个N型mos管(MB5b、MB5e、MB5i和MB5Rd)的栅极(g)连接，该四个N型mos管(MB5b、MB5e、MB5i和MB5Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MB5b、MB5e、MB5i和MB5Rd)的漏极(d)分别接节点(bo、eo、io和RDo)，在第二3/8使能译码器(5b6b13)的第七输出端(B6)上连接有四个N型mos管(MB6a、MB6e、MB6i和MB6Rd)且与该四个N型mos管(MB6a、MB6e、MB6i和MB6Rd)的栅极(g)连接，该四个N型mos管(MB6a、MB6e、MB6i和MB6Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MB6a、MB6e、MB6i和MB6Rd)的漏极(d)分别接节点(ao、eo、io和RDo)，在第二3/8使能译码器(5b6b13)的第八输出端(B7)上连接有两个N型mos管(MB7a和MB7c)且与该两个N型mos管(MB7a和MB7c)的栅极(g)连接，该两个N型mos管(MB7a和MB7c)的源极(s)均接地(Gnd)，该两个N型mos管(MB7a和MB7c)的漏极(d)分别接节点(ao和co)；在第三3/8使能译码器(5b6b14)的第一输出端(C0)上连接有两个N型mos管(MC0a和MC0d)且与该两个N型mos管(MC0a和MC0d)的栅极(g)连接，该两个N型mos管(MC0a和MC0d)的源极(s)均接地(Gnd)，该两个N型mos管(MC0a和MC0d)的漏极(d)分别接节点(ao和do)，在第三3/8使能译码器(5b6b14)的第二输出端(C1)上连接有四个N型mos管(MC1b、MC1c、MC1d和MC1Rd)且与该四个N型mos管(MC1b、MC1c、MC1d和MC1Rd)的栅极(g)连接，该四个N型mos管(MC1b、MC1c、MC1d和MC1Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MC1b、MC1c、MC1d和MC1Rd)的漏极(d)分别接节点(bo、co、do和RDo)，在第三3/8使能译码器(5b6b14)的第三输出端(C2)上连接有四个N型mos管(MC2a、MC2c、MC2d和MC2Rd)且与该四个N型mos管(MC2a、MC2c、MC2d和MC2Rd)的栅极(g)连接，该四个N型mos管(MC2a、MC2c、MC2d和MC2Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MC2a、MC2c、MC2d和MC2Rd)的漏极(d)分别接节点(ao、co、do和RDo)，在第三3/8使能译码器(5b6b14)的第四输出端(C3)上连接有四个N型mos管(MC3c、MC3d、MC3i和MC3Rd)且与该四个N型mos管(MC3c、MC3d、MC3i和MC3Rd)的栅极(g)连接，该四个N型mos管(MC3c、MC3d、MC3i和MC3Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MC3c、MC3d、MC3i和MC3Rd)的漏极(d)分别接节点(co、do、io和RDo)，在第三3/8使能译码器(5b6b14)的第五输出端(C4)上连接有四个N型mos管(MC4a、MC4b、MC4d和MC4Rd)且与该四个N型mos管(MC4a、MC4b、MC4d和MC4Rd)的栅极(g)连接，该四个N型mos管(MC4a、MC4b、MC4d和MC4Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MC4a、MC4b、MC4d和MC4Rd)的漏极(d)分别接节点(ao、bo、do和RDo)，在第三3/8使能译码器(5b6b14)的第六输出端(C5)上连接有四个N型mos管(MC5b、MC5d、MC5i和MC5Rd)且与该四个N型mos管(MC5b、MC5d、MC5i和MC5Rd)的栅极(g)连接，该四个N型mos管(MC5b、MC5d、MC5i和MC5Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MC5b、MC5d、MC5i和MC5Rd)的漏极(d)分别接节点(bo、do、io和RDo)，在第三3/8使能译码器(5b6b14)的第七输出端(C6)上连接有四个N型mos管(MC6a、MC6d、MC6i和MC6Rd)且与该四个N型mos管(MC6a、MC6d、MC6i和MC6Rd)的栅极(g)连接，该四个N型mos管(MC6a、MC6d、MC6i和MC6Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MC6a、MC6d、MC6i和MC6Rd)的漏极(d)分别接节点(ao、do、io和RDo)，在第三3/8使能译码器(5b6b14)的第八输出端(C7)上连接有两个N型mos管(MC7d和MC7i)且与该两个N型mos管(MC7d和MC7i)的栅极(g)连接，该两个N型mos管(MC7d和MC7i)的源极(s)均接地(Gnd)，该两个N型mos管(MC7cd和MC7i)的漏极(d)分别接节点(do和io)，在第三3/8使能译码器(5b6b14)的输出端上连接有三输入或门(5b6b141)且第三3/8使能译码器(5b6b14)的第二、第三和第五输出端(C1、C2和C4)分别与三输入或门(5b6b141)的三个输入端连接，三输入或门(5b6b141)的输出端经过一个反相器(inv)后作为五位负游程编码器(5b6b1)的ex0端口；在第四3/8使能译码器(5b6b15)的第一输出端(D0)上连接有两个N型mos管(MD0c和MD0d)且与该两个N型mos管(MD0c和MD0d)的栅极(g)连接，该两个N型mos管(MD0c和MD0d)的源极(s)均接地(Gnd)，该两个N型mos管(MD0c和MD0d)的漏极(d)分别接节点(co和do)，在第四3/8使能译码器(5b6b15)的第二输出端(D1)上连接有四个N型mos管(MD1b、MD1c、MD1i和MD1Rd)且与该四个N型mos管(MD1b、MD1c、MD1i和MD1Rd)的栅极(g)连接，该四个N型mos管(MD1b、MD1c、MD1i和MD1Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MD1b、MD1c、MD1i和MD1Rd)的漏极(d)分别接节点(bo、co、io和RDo)，在第四3/8使能译码器(5b6b15)的第三输出端(D2)上连接有四个N型mos管(MD2a、MD2c、MD2i和MD2Rd)且与该四个N型mos管(MD2a、MD2c、MD2i和MD2Rd)的栅极(g)连接，该四个N型mos管(MD2a、MD2c、MD2i和MD2Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MD2a、MD2c、MD2i和MD2Rd)的漏极(d)分别接节点(ao、co、io和RDo)，在第四3/8使能译码器(5b6b15)的第四输出端(D3)上连接有两个N型mos管(MD3c和MD3i)且与该两个N型mos管(MD3c和MD3i)的栅极(g)连接，该两个N型mos管(MD3c和MD3i)的源极(s)均接地(Gmd)，该两个N型mos管(MD3c和MD3i)的漏极(d)分别接节点(co和io)，在第四3/8使能译码器(5b6b15)的第五输出端(D4)上连接有四个N型mos管(MD4a、MD4b、MD4i和MD4Rd)且与该四个N型mos管(MD4a、MD4b、MD4i和MD4Rd)的栅极(g)连接，该四个N型mos管(MD4a、MD4b、MD4i和MD4Rd)的源极(s)均接地(Gnd)，该四个N型mos管(MD4a、MD4b、MD4i和MD4Rd)的漏极(d)分别接节点(ao、bo、io和RDo)，在第四3/8使能译码器(5b6b15)的第六输出端(D5)上连接有两个N型mos管(MD5b和MD5i)且与该两个N型mos管(MD5b和MD5i)的栅极(g)连接，该两个N型mos管(MD5b和MD5i)的源极(s)均接地(Gnd)，该两个N型mos管(MD5b和MD5i)的漏极(d)分别接节点(bo和io)，在第四3/8使能译码器(5b6b15)的第七输出端(D6)上连接有两个N型mos管(MD6a和MD6i)且与该两个N型mos管(MD6a和MD6i)的栅极(g)连接，该两个N型mos管(MD6a和MD6i)的源极(s)均接地(Gnd)，该两个N型mos管(MD6a和MD6i)的漏极(d)分别接节点(ao和io)，在第四3/8使能译码器(5b6b15)的第八输出端(D7)上连接有两个N型mos管(MD7b和MD7d)且与该两个N型mos管(MD7b和MD7d)的栅极(g)连接，该两个N型mos管(MD7b和MD7d)的源极(s)均接地(Gnd)，该两个N型mos管(MD7b和MD7d)的漏极(d)分别接节点(bo和do)；在节点(ao)、节点(bo)、节点(co)、节点(do)、节点(eo)、节点(io)、节点(RDo)上分别连接有P型mos管(Mpa)、P型mos管(Mpb)、P型mos管(Mpc)、P型mos管(Mpd)、P型mos管(Mpe)、P型mos管(Mpi)、P型mos管(MpRd)，并且该七个节点分别与这七个P型mos管的漏极(d)连接，七个P型mos管的源极s都接高电平(Vdd)，栅极(g)都接地(Gnd)。
5.根据权利要求1所述的一种8B/10B编码的实现装置，其特征在于五位正游程编码器(5b6b2)由2/4使能译码器(5b6b21)和四个3/8使能译码器(5b6b22、5b6b23、5b6b24和5b6b25)组成，3/8使能译码器(5b6b22、5b6b23、5b6b24和5b6b25)的三个输入端分别对应相连且作为五位正游程编码器(5b6b2)的第八、第七和第六外部输入端，3/8使能译码器(5b6b22、5b6b23、5b6b24和5b6b25)的使能端(EN1、EN2、EN3和EN4)分别与2/4使能译码器(5b6b21)的四个输出端相连，2/4使能译码器(5b6b21)的两输入端(Din端口、Ein端口)分别作为五位正游程编码器(5b6b2)的第五、第四外部输入端，2/4使能译码器(5b6b21)的使能端(en6)作为五位正游程编码器(5b6b2)的使能端(en6)；在第一3/8使能译码器(5b6b22)的第一输出端(A0)上连接有五个N型mos管(MA0a、MA0d、MA0e、MA0i和MA0Rd)且与该五个N型mos管(MA0a、MA0d、MA0e、MA0i和MA0Rd)的栅极(g)连接，该五个N型mos管(MA0a、MA0d、MA0e、MA0i和MA0Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MA0a、MA0d、MA0e、MA0i和MA0Rd)的漏极(d)分别接节点(ao、do、eo、io和RDo)，在第一3/8使能译码器(5b6b22)的第二输出端(A1)上连接有五个N型mos管(MA1b、MA1c、MA1d、MA1i和MA1Rd)且与该五个N型mos管(MA1b、MA1c、MA1d、MA1i和MA1Rd)的栅极(g)连接，该五个N型mos管(MA1b、MA1c、MA1d、MA1i和MA1Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MA1b、MA1c、MA1d、MA1i和MA1Rd)的漏极(d)分别接节点(bo、co、do、io和RDo)，在第一3/8使能译码器(5b6b22)的第三输出端(A2)上连接有五个N型mos管(MA2a、MA2c、MA2d、MA2i和MA2Rd)且与该五个N型mos管(MA2a、MA2c、MA2d、MA2i和MA2Rd)的栅极(g)连接，该五个N型mos管(MA2a、MA2c、MA2d、MA2i和MA2Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MA2a、MA2c、MA2d、MA2i和MA2Rd)的漏极(d)分别接节点(ao、co、do、io和RDo)，在第一3/8使能译码器(5b6b22)的第四输出端(A3)上连接有三个N型mos管(MA3c、MA3d和MA3e)且与该三个N型mos管(MA3c、MA3d和MA3e)的栅极(g)连接，该三个N型mos管(MA3c、MA3d和MA3e)的源极(s)均接地(Gnd)，该三个N型mos管(MA3c、MA3d和MA3e)的漏极(d)分别接节点(co、do和eo)，在第一3/8使能译码器(5b6b22)的第五输出端(A4)上连接有五个N型mos管(MA4a、MA4b、MA4d、MA4i和MA4Rd)且与该五个N型mos管(MA4a、MA4b、MA4d、MA4i和MA4Rd)的栅极(g)连接，该五个N型mos管(MA4a、MA4b、MA4d、MA4i和MA4Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MA4a、MA4b、MA4d、MA4i和MA4Rd)的漏极(d)分别接节点(ao、bo、do、io和RDo)，在第一3/8使能译码器(5b6b22)的第六输出端(A5)上连接有三个N型mos管(MA5b、MA5d和MA5e)且与该三个N型mos管(MA5b、MA5d和MA5e)的栅极(g)连接，该三个N型mos管(MA5b、MA5d和MA5e)的源极(s)均接地(Gnd)，该三个N型mos管(MA5b、MA5d和MA5e)的漏极(d)分别接节点(bo、do和eo)，在第一3/8使能译码器(5b6b22)的第七输出端(A6)上连接有三个N型mos管(MA6a、MA6d和MA6e)且与该三个N型mos管(MA6a、MA6d和MA6e)的栅极(g)连接，该三个N型mos管(MA6a、MA6d和MA6e)的源极(s)均接地(Gnd)，该三个N型mos管(MA6a、MA6d和MA6e)的漏极(d)分别接节点(ao、do和eo)，在第一3/8使能译码器(5b6b22)的第八输出端(A7)上连接有三个N型mos管(MA7a、MA7b和MA7c)且与该三个N型mos管(MA7a、MA7b和MA7c)的栅极(g)连接，该三个N型mos管(MA7a、MA7b和MA7c)的源极(s)均接地(Gnd)，该三个N型mos管(MA7a、MA7b和MA7c)的漏极(d)分别接节点(ao、bo和co)；在第二3/8使能译码器(5b6b23)的第一输出端(B0)上连接有五个N型mos管(MB0a、MB0b、MB0c、MB0i和MB0Rd)且与该五个N型mos管(MB0a、MB0b、MB0c、MB0i和MB0Rd)的栅极(g)连接，该五个N型mos管(MB0a、MB0b、MB0c、MB0i和MB0Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MB0a、MB0b、MB0c、MB0i和MB0Rd)的漏极(d)分别接节点(ao、bo、co、io和RDo)，在第二3/8使能译码器(5b6b23)的第二输出端(B1)上连接有三个N型mos管(MB1b、MB1c和MB1e)且与该三个N型mos管(MB1b、MB1c和MB1e)的栅极(g)连接，该三个N型mos管(MB1b、MB1c和MB1e)的源极(s)均接地(Gnd)，该三个N型mos管(MB1b、MB1c和MB1e)的漏极(d)分别接节点(bo、co和eo)，在第二3/8使能译码器(5b6b23)的第三输出端(B2)上连接有三个N型mos管(MB2a、MB2c和MB2e)且与该三个N型mos管(MB2a、MB2c和MB2e)的栅极(g)连接，该三个N型mos管(MB2a、MB2c和MB2e)的源极(s)均接地(Gnd)，该三个N型mos管(MB2a、MB2c和MB2e)的漏极(d)分别接节点(ao、co和eo)，在第二3/8使能译码器(5b6b23)的第四输出端(B3)上连接有三个N型mos管(MB3c、MB3e和MB3i)且与该三个N型mos管(MB3c、MB3e和MB3i)的栅极(g)连接，该三个N型mos管(MB3c、MB3e和MB3i)的源极(s)均接地(Gnd)，该三个N型mos管(MB3c、MB3e和MB3i)的漏极(d)分别接节点(co、eo和io)，在第二3/8使能译码器(5b6b23)的第五输出端(B4)上连接有三个N型mos管(MB4a、MB4b和MB4e)且与该三个N型mos管(MB4a、MB4b和MB4e)的栅极(g)连接，该三个N型mos管(MB4a、MB4b和MB4e)的源极(s)均接地(Gnd)，该三个N型mos管(MB4a、MB4b和MB4e)的漏极(d)分别接节点(ao、bo和eo)，在第二3/8使能译码器(5b6b23)的第六输出端(B5)上连接有三个N型mos管(MB5b、MB5e和MB5i)且与该三个N型mos管(MB5b、MB5e和MB5i)的栅极(g)连接，该三个N型mos管(MB5b、MB5e和MB5i)的源极(s)均接地(Gnd)，该三个N型mos管(MB5b、MB5e和MB5i)的漏极(d)分别接节点(bo、eo和io)，在第二3/8使能译码器(5b6b23)的第七输出端(B6)上连接有三个N型mos管(MB6a、MB6e和MB6i)且与该三个N型mos管(MB6a、MB6e和MB6i)的栅极(g)连接，该三个N型mos管(MB6a、MB6e和MB6i)的源极(s)均接地(Gnd)，该三个N型mos管(MB6a、MB6e和MB6i)的漏极(d)分别接节点(ao、eo和io)，在第二3/8使能译码器(5b6b23)的第八输出端(B7)上连接有五个N型mos管(MB7b、MB7d、MB7e、MB7i和MB7Rd)且与该五个N型mos管(MB7b、MB7d、MB7e、MB7i和MB7Rd)的栅极(g)连接，该五个N型mos管(MB7b、MB7d、MB7e、MB7i和MB7Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MB7b、MB7d、MB7e、MB7i和MB7Rd)的漏极(d)分别接节点(bo、do、eo、io和RDo)；在第二3/8使能译码器(5b6b23)的输出端上连接有三输入或门(5b6b231)且第二3/8使能译码器(5b6b23)的第四、第六和第七输出端(B3、B5和B6)分别与三输入或门(5b6b231)的三个输入端连接，三输入或门(5b6b231)的输出端经过一个反相器(inv)后作为五位正游程编码器(5b6b2)的ex1端口；在第三3/8使能译码器(5b6b24)的第一输出端(C0)上连接有五个N型mos管(MC0b、MC0c、MC0e、MC0i和MC0Rd)且与该五个N型mos管(MC0b、MC0c、MC0e、MC0i和MC0Rd)的栅极(g)连接，该五个N型mos管(MC0b、MC0c、MC0e、MC0i和MC0Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MC0b、MC0c、MC0e、MC0i和MC0Rd)的漏极(d)分别接节点(bo、co、eo、io和RDo)，在第三3/8使能译码器(5b6b24)的第二输出端(C1)上连接有三个N型mos管(MC1b、MC1c和MC1d)且与该三个N型mos管(MC1b、MC1c和MC1d)的栅极(g)连接，该三个N型mos管(MC1b、MC1c和MC1d)的源极(s)均接地(Gnd)，该三个N型mos管(MC1b、MC1c和MC1d)的漏极(d)分别接节点(bo、co和do)，在第三3/8使能译码器(5b6b124)的第三输出端(C2)上连接有三个N型mos管(MC2a、MC2c和MC2d)且与该三个N型mos管(MC2a、MC2c和MC2d)的栅极(g)连接，该三个N型mos管(MC2a、MC2c和MC2d)的源极(s)均接地(Gnd)，该三个N型mos管(MC2a、MC2c和MC2d)的漏极(d)分别接节点(ao、co和do)，在第三3/8使能译码器(5b6b24)的第四输出端(C3)上连接有三个N型mos管(MC3c、MC3d和MC3i)且与该三个N型mos管(MC3c、MC3d和MC3i)的栅极(g)连接，该三个N型mos管(MC3c、MC3d和MC3i)的源极(s)均接地(Gnd)，该三个N型mos管(MC3c、MC3d和MC3i)的漏极(d)分别接节点(co、do和io)，在第三3/8使能译码器(5b6b24)的第五输出端(C4)上连接有三个N型mos管(MC4a、MC4b和MC4d)且与该三个N型mos管(MC4a、MC4b和MC4d)的栅极(g)连接，该三个N型mos管(MC4a、MC4b和MC4d)的源极(s)均接地(Gnd)，该三个N型mos管(MC4a、MC4b和MC4d)的漏极(d)分别接节点(ao、bo和do)，在第三3/8使能译码器(5b6b24)的第六输出端(C5)上连接有三个N型mos管(MC5b、MC5d和MC5i)且与该三个N型mos管(MC5b、MC5d和MC5i)的栅极(g)连接，该三个N型mos管(MC5b、MC5d和MC5i)的源极(s)均接地(Gnd)，该三个N型mos管(MC5b、MC5d和MC5i)的漏极(d)分别接节点(bo、do和io)，在第三3/8使能译码器(5b6b24)的第七输出端(C6)上连接有三个N型mos管(MC6a、MC6d和MC6i)且与该三个N型mos管(MC6a、MC6d和MC6i)的栅极(g)连接，该三个N型mos管(MC6a、MC6d和MC6i)的源极(s)均接地(Gnd)，该三个N型mos管(MC6a、MC6d和MC6i)的漏极(d)分别接节点(ao、do和io)，在第三3/8使能译码器(5b6b24)的第八输出端(C7)上连接有五个N型mos管(MC7a、MC7b、MC7c、MC7e和MC7Rd)且与该五个N型mos管(MC7a、MC7b、MC7c、MC7e和MC7Rd)的栅极(g)连接，该五个N型mos管(MC7a、MC7b、MC7c、MC7e和MC7Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MC7a、MC7b、MC7c、MC7e和MC7Rd)的漏极(d)分别接节点(ao、bo、co、eo和RDo)，在第四3/8使能译码器(5b6b25)的第一输出端(D0)上连接有五个N型mos管(MD0a、MD0b、MD0e、MD0i和MD0Rd)且与该五个N型mos管(MD0a、MD0b、MD0e、MD0i和MD0Rd)的栅极(g)连接，该五个N型mos管(MD0a、MD0b、MD0e、MD0i和MD0Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MD0a、MD0b、MD0e、MD0i和MD0Rd)的漏极(d)分别接节点(ao、bo、eo、io和RDo)，在第四3/8使能译码器(5b6b25)的第二输出端(D1)上连接有三个N型mos管(MD1b、MD1c和MD1i)且与该三个N型mos管(MD1b、MD1c和MD1i)的栅极(g)连接，该三个N型mos管(MD1b、MD1c和MD1i)的源极(s)均接地(Gnd)，该三个N型mos管(MD1b、MD1c和MD1i)的漏极(d)分别接节点(bo、co和io)，在第四3/8使能译码器(5b6b25)的第三输出端(D2)上连接有三个N型mos管(MD2a、MD2c和MD2i)且与该三个N型mos管(MD2a、MD2c和MD2i)的栅极(g)连接，该三个N型mos管(MD2a、MD2c和MD2i)的源极(s)均接地(Gnd)，该三个N型mos管(MD2a、MD2c和MD2i)的漏极(d)分别接节点(ao、co和io)，在第四3/8使能译码器(5b6b25)的第四输出端(D3)上连接有五个N型mos管(MD3a、MD3b、MD3d、MD3e和MD3Rd)且与该五个N型mos管(MD3a、MD3b、MD3d、MD3e和MD3Rd)的栅极(g)连接，该五个N型mos管(MD3a、MD3b、MD3d、MD3e和MD3Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MD3a、MD3b、MD3d、MD3e和MD3Rd)的漏极(d)分别接节点(ao、bo、do、eo和RDo)，在第四3/8使能译码器(5b6b25)的第五输出端(D4)上连接有三个N型mos管(MD4a、MD4b和MD4i)且与该三个N型mos管(MD4a、MD4b和MD4i)的栅极(g)连接，该三个N型mos管(MD4a、MD4b和MD4i)的源极(s)均接地(Gnd)，该三个N型mos管(MD4a、MD4b和MD4i)的漏极(d)分别接节点(ao、bo和io)，在第四3/8使能译码器(5b6b25)的第六输出端(D5)上连接有五个N型mos管(MD5a、MD5c、MD5d、MD5e和MD5Rd)且与该五个N型mos管(MD5a、MD5c、MD5d、MD5e和MD5Rd)的栅极(g)连接，该五个N型mos管(MD5a、MD5c、MD5d、MD5e和MD5Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MD5a、MD5c、MD5d、MD5e和MD5Rd)的漏极(d)分别接节点(ao、co、do、eo和RDo)，在第四3/8使能译码器(5b6b25)的第七输出端(D6)上连接有五个N型mos管(MD6b、MD6c、MD6d、MD6e和MD6Rd)且与该五个N型mos管(MD6b、MD6c、MD6d、MD6e和MD6Rd)的栅极(g)连接，该五个N型mos管(MD6b、MD6c、MD6d、MD6e和MD6Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MD6b、MD6c、MD6d、MD6e和MD6Rd)的漏极(d)分别接节点(bo、co、do、eo和RDo)，在第四3/8使能译码器(5b6b25)的第八输出端(D7)上连接有五个N型mos管(MD7a、MD7c、MD7e、MD7i和MD7Rd)且与该五个N型mos管(MD7a、MD7c、MD7e、MD7i和MD7Rd)的栅极(g)连接，该五个N型mos管(MD7a、MD7c、MD7e、MD7i和MD7Rd)的源极(s)均接地(Gnd)，该五个N型mos管(MD7a、MD7c、MD7e、MD7i和MD7Rd)的漏极(d)分别接节点(ao、co、eo、io和RDo)；在节点(ao)、节点(bo)、节点(co)、节点(do)、节点(eo)、节点(io)、节点(RDo)上分别连接有P型mos管(Mpa)、P型mos管(Mpb)、P型mos管(Mpc)、P型mos管(Mpd)、P型mos管(Mpe)、P型mos管(Mpi)、P型mos管(MpRd)，并且该七个节点分别与这七个P型mos管的漏极(d)连接，七个P型mos管的源极(s)都接高电平(Vdd)，栅极(g)都接地(Gnd)。
全文摘要
一种8B/10B编码的实现装置，由三位负游程编码器、三位正游程编码器、五位负游程编码器、五位正游程编码器和D触发器组成，三位负游程编码器的Hin端口和三位正游程编码器的Hin端口相连，作为第一外部输入端口；三位负游程编码器的Gin端口和三位正游程编码器的Gin端口相连，作为第二外部输入端口；三位负游程编码器的Fin端口和三位正游程编码器的Fin端口相连，作为第三外部输入端口；三位负游程编码器的en4端口和三位正游程编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负游程编码器的Rd6b1端口和五位正游程编码器的Rd6b2端口相连，三位负游程编码器的ex0端口与五位负游程编码器的ex0端口相连。
文档编号H03M7/46GK1561003SQ20041001429
公开日2005年1月5日 申请日期2004年3月12日 优先权日2004年3月12日
发明者赵文虎, 王志功, 费瑞霞 申请人:东南大学