专利名称：驱动电路和半导体器件的制作方法
技术领域：
本发明涉及IGBT(绝缘栅型双极晶体管)等开关器件的驱动电路、以及配有该驱动电路的半导体器件。
背景技术：
在IGBT等的开关器件的现有的驱动电路中，根据来自外部的输入信号的边沿，生成开关器件的导通用和截止用的脉冲信号，根据将这些脉冲信号用电平移位电路进行电平移位后的信号，生成对开关器件进行控制的导通信号和截止信号。然后，通过将导通信号供给开关器件而使开关器件为导通状态，通过提供截止信号而成为不导通状态，使开关器件进行开关动作。再有，关于开关器件的其他驱动电路，公开在专利文献1～3中。
专利文献1特开平6-153533号公报专利文献2特开2003-101391号公报专利文献3特开平11-103570号公报在使用上述现有的驱动电路，在高电位和低电位之间推挽式连接的两个开关器件中，驱动高电位侧的开关器件并从截止转变到导通时，有时由转变定时无法生成导通信号。即，尽管要导通高电位侧的开关器件，但有时不能导通。以下，对这种问题具体地说明。
如上所述，在推挽式连接的两个开关器件中，如果使高电位侧的开关器件从导通转变为截止，则这两个开关器件的连接点上的电位从高(High)电平下降变为负电位。此时，通过连接点的电位低于某一负电位，在某一期间，电平移位电路的输出电平例如有时被固定为低(Low)电平。
因此，在连接点的电位低于某一负电位期间，即使根据来自外部的输入信号来生成导通用的脉冲信号，如果接受该导通用脉冲信号，也不能输出导通信号。其结果，不能根据输入信号的边沿来可靠地导通高电位侧的开关器件。
发明内容
因此，鉴于上述问题，本发明的目的在于提供一种技术，即使是在某一期间中不能输出开关器件的导通信号的情况下，也可以根据输入信号的边沿而可靠地导通开关器件。
本发明的开关器件的驱动电路包括脉冲发生部，根据所述驱动电路的输入信号的一个边沿来输出导通传输脉冲信号，根据所述输入信号的另一个边沿来输出截止传输脉冲信号；以及控制部，根据所述导通传输脉冲信号输出使所述开关器件成为导通状态的导通信号，根据所述截止传输脉冲信号输出使所述开关器件成为不导通状态的截止信号，其中，所述导通传输脉冲信号包含第一、第二导通脉冲信号，所述脉冲发生部根据所述一个边沿输出所述第一导通脉冲信号，根据所述第一导通脉冲信号的输出所基于的所述一个边沿，在从输出所述第一导通脉冲信号起经过规定时间后输出所述第二导通脉冲信号。
根据本发明的驱动电路，脉冲发生部在从输出第一导通脉冲信号起经过规定时间后输出第二导通脉冲信号。因此，即使在这样的规定时间内的某一时间内控制部不输出导通信号，也可以根据输入信号的一个边沿来可靠地输出导通信号。其结果，可以将开关器件可靠地导通。
图1是表示本发明实施方式1的半导体器件60的结构的方框图。
图2是表示本发明实施方式1的脉冲发生部3的结构的方框图。
图3是表示本发明实施方式1的单触发脉冲发生电路3a的动作图。
图4是表示本发明实施方式1的单触发脉冲发生电路3a的结构的电路图。
图5是表示本发明实施方式1的延迟电路3h的结构的电路图。
图6是表示本发明实施方式1的脉冲发生部3的动作图。
图7是表示本发明实施方式1的内部锁存电路10的结构的电路图。
图8是表示本发明实施方式1的半导体器件60的动作的时序图。
图9是表示本发明实施方式1的半导体器件60的动作的时序图。
图10是表示本发明实施方式2的脉冲发生部3的结构的方框图。
图11是表示本发明实施方式2的单触发脉冲发生电路4a的动作图。
图12是表示本发明实施方式2的半导体器件60的动作的时序图。
图13是表示本发明实施方式3的脉冲发生部3的结构的方框图。
图14是表示本发明实施方式3的半导体器件60的动作的时序图。
图15是表示本发明实施方式4的脉冲发生部3的结构的方框图。
图16是表示本发明实施方式4的半导体器件60的动作的时序图。
具体实施例方式
图1是表示本发明实施方式的半导体器件60的结构的方框图。如图1所示，本实施方式的半导体器件60例如包括分别为IGBT的开关器件40、42、续流二极管41、43、开关器件40的驱动电路1、开关器件42的驱动电路50、以及电源34。
开关器件40的集电极与高电位的电源电位31和续流二极管41的阴极连接，其发射极连接到续流二极管41的阳极。而开关器件42的发射极与低电位的电源电位32和续流二极管43的阳极连接，其集电极连接到续流二极管43的阴极。然后，开关器件40的发射极和开关器件42的集电极在连接点CON1相互连接。再有，在连接点CON1上连接未图示的电机等负载。这样，开关器件40、42被相互推挽连接，插入在电源电位31、32之间。
从半导体器件60的外部提供各电源电位31、32。电源电位32例如为接地电位，以电源电位32作为基准时的电源电位31的值例如表示600V。以后，将电源电位32称为‘接地电位32’。低电位侧的开关器件42的驱动电路50与开关器件42的栅极连接，通过将规定的信号提供给该栅极，使开关器件42导通/截止。再有，驱动电路50与本发明的关系不大，所以省略其说明。
高电位侧的开关器件40的驱动电路1包括I/F部2、脉冲发生部3、以及控制部4。I/F部2将从半导体器件60的外边输入的信号HINS反转，作为信号HINS输出到脉冲发生部3。脉冲发生部3根据信号HINS将导通传输脉冲信号ONS、截止传输脉冲信号OFFS输出到控制部4。
控制部4包括反相器5～9、联锁电路10、RS触发器电路11、pMOS晶体管12、nMOS晶体管13、以及电平移位电路14。反相器5、6分别将导通传输脉冲信号ONS、截止传输脉冲信号OFFS反转输出。然后，电平移位电路14将反相器5、6的输出进行电平移位，分别作为信号ONR、OFFR输出。反相器7、8分别将信号ONR、OFFR反转并分别作为信号ONIN、OFFIN输出。
内部锁存电路10根据信号输出信号S、R。RS触发器电路11的置位输入时输入信号S，在复位输入时输入信号R。然后，RS触发器电路11的输出作为信号Q输入到反相器9。
反相器9将信号Q反转，输出到pMOS晶体管12和nMOS晶体管13的各自栅极。pMOS晶体管12的漏极与nMOS晶体管13的漏极连接。然后，pMOS晶体管12的漏极的电位、换句话说nMOS晶体管13的漏极的电位作为信号HO提供给开关器件40的栅极。
电源34的正电位输出与pMOS晶体管12的源极和电平移位电路14连接，负电位输出与nMOS晶体管13的源极、连接点CON1、电平移位电路14连接。然后，以电源34的负电位输出的值作为基准时的其正电位输出的值，换句话说，以连接点CON1的电位VS作为基准电位时的电源34的正电位输出的值例如为+15V。
下面，详细说明电平移位电路14的结构。如图1所示，电平移位电路14包括pMOS晶体管14a、14i；nMOS晶体管14b、14j；高耐压nMOS晶体管14c、14k；电阻14f、14h、14n、14p；二极管14g、14o；NPN双极晶体管14d、14e、14l、14m。
pMOS晶体管14a的源极与电源电位33连接，漏极与电阻14h的一端连接。然后，电阻14h的另一端与nMOS晶体管14b的漏极、高耐压nMOS晶体管14c的栅极、双极晶体管14d的集电极连接。而pMOS晶体管14a的栅极与反相器5的输出、以及nMOS晶体管14b的栅极连接。
nMOS晶体管14b的源极和各双极晶体管14d、14e的发射极相互连接，分别连接到接地电位32。而各双极晶体管14d、14e的基极、双极晶体管14e的集电极、以及高耐压nMOS晶体管14c的源极相互连接，高耐压nMOS晶体管14c的漏极与电阻14f的一端和二极管14g的阴极连接。然后，高耐压nMOS晶体管14c的漏极电位作为信号ONR输入到反相器7。
pMOS晶体管14i的源极与电源电位33连接，漏极与电阻14p的一端连接。然后，电阻14p的另一端与nMOS晶体管14j的漏极、高耐压nMOS晶体管14k的栅极、双极晶体管14l的集电极连接。而pMOS晶体管14i的栅极与反相器6的输出、nMOS晶体管14j的栅极连接。
nMOS晶体管14j的源极、各双极晶体管14l、14m的发射极相互连接，分别连接到接地电位32。而各双极晶体管14l、14m的基极、双极晶体管14m的集电极、高耐压nMOS晶体管14k的漏极与电阻14n的一端、以及二极管14o的阴极连接。然后，高耐压nMOS晶体管14k的漏极电位作为信号OFFR输入到反相器8。再有，反相器7～9、联锁电路10及RS触发器电路11将电源34输出的正电位和电位VS作为电源来动作。
二极管14g、14o的阳极相互连接，分别连接到电源34的负电位输出。而电阻14f、14n的另一端相互连接，分别连接到电源34的正电位输出。从半导体器件60的外部提供电源电位33，以接地电位32作为基准时的电源电位33的值例如为+15V。此外，还向上述I/F部2和脉冲发生部3提供接地电位32及电源电位33，将它们作为电源来动作。再有，上述各信号HIN、HINS、导通传输脉冲信号ONS、截止传输脉冲信号OFFS是以接地电位32作为基准的信号，各信号ONR、OFFR、ONIN、OFFIN、S、R、Q、HO是以电位VS作为基准电位的信号。
下面，详细说明脉冲发生部3的内部结构。图2是表示脉冲发生部3的结构的方框图。如图2所示，脉冲发生部3包括单触发脉冲发生电路3a～3d、反相器3e～3g、延迟电路3h、3i、以及NOR电路3i、3k。
从I/F部2输入的信号HINS被分支为两个信号。一个信号HINS被输入到反相器3f。反相器3f将信号HINS反转输出。单触发脉冲发生电路3c根据反相器3f的输出而输出信号P3c，延迟电路3I将反相器3f的输出延迟规定时间后输出。单触发脉冲发生电路3d根据延迟电路3i的输出而输出信号P3d，NOR电路3k运算信号P3c和信号P3d的“或非”并输出。然后，反相器3g将NOR电路3k的输出反转并作为截止传输脉冲信号OFFS输出。
另一个信号HINS输入到单触发脉冲发生电路3a和延迟电路3h。单触发脉冲发生电路3a根据信号HINS输出信号P3a，延迟电路3h将信号HINS延迟规定时间后输出。单触发脉冲发生电路3b根据延迟电路3h的输出而输出信号P3b，NOR电路3j运算信号P3a和信号P3d的“或非”并输出。然后，反相器3e将NOR电路3j的输出进行反转并作为导通传输脉冲信号ONS输出。
图3是表示单触发脉冲发生电路3a～3d的各动作的图。如图3所示，单触发脉冲发生电路在输入信号从高电平转变为低电平时，输出具有规定的脉冲宽度pw的脉冲信号。这样的动作可通过单触发脉冲发生电路配有例如图4所示的电路来实现。
具体地说，如图4所示，将单触发脉冲发生电路由反相器30a～30f、NAND电路30g、以及电容器30h构成。对单触发脉冲发生电路的输入信号分别输入到反相器30a、30b。各反相器30a、30b将输入信号进行反转并输出。电容器30h的一端连接到反相器30b的输出和反相器30c的输入，其另一端连接到接地电位32。反相器30c将反相器30b的输入进行反转并输出，反相器30d将反相器30c的输出进行反转并输出。反相器30e将反相器30d的输出进行反转并输出，NAND电路30g运算反相器30a的输出和反相器30e的输出的“或非”并输出。然后，反相器30f将NAND电路30g的输出进行反转，输出到单触发脉冲发生电路的外部。再有，从单触发脉冲发生电路输出的脉冲信号的脉冲宽度pw大致由电容器30h的电容量确定。
下面，详细说明脉冲发生部3具有的延迟电路3h的内部结构。延迟电路3i的结构和动作与延迟电路3h相同，所以省略说明。图5是表示延迟电路3h的结构的电路图。如图5所示，延迟电路3h包括恒流电路3ha、nMOS晶体管3hb、电容器3hc、以及反相器3hd。nMOS晶体管3hb的漏极连接到与电源电位33连接的恒流电路3ha，其源极连接到接地电位32和电容器3hc的一端。电容器3hc的另一端与nMOS晶体管3hb的漏极和反相器3hd的输入连接。输入到延迟电路3h的信号提供给nMOS晶体管3hb的栅极，反相器3hd的输出被输出到延迟电路3h的外部。
在nMOS晶体管3hb截止时，即输入信号为低电平时，由于在电容器3hc上积蓄电荷，所以反相器3hd输出低电平。然后，输入信号从低电平转变为高电平，nMOS晶体管3hb从截止转变为导通时，电容器3hc开始放电。电容器3hc开始放电后反相器3hd的输入电压下降，如果低于阈值，则反相器3hd的输出从低电平转变为高电平。
然后，在输入信号从高电平转变为低电平，nMOS晶体管3hb从导通转变为截止时，通过恒流电路3ha的动作，固定的电流流入电容器3hc，开始对电容器3hc的充电。在电容器3hc中开始积蓄电荷时，反相器3hd的输入电压上升，如果达到阈值以上，则反相器3hd的输出从高电平转变为低电平。这样，通过电容器3hc的电容量和其中流过的固定电流的大小，来确定延迟电路3h中的延迟时间。
形成上述电路结构的脉冲发生部3具体地进行图6所示的动作。如图6所示，在信号HINS从低电平转变到高电平时，脉冲发生部3输出截止脉冲信号poff1作为截止传输脉冲信号OFFS。
而且，在从输出截止脉冲信号poff1起经过时间ptd1后，根据与截止脉冲信号poff1相同的信号HINS的上升沿，换句话说，根据截止脉冲信号poff的输出作为基准的信号HINS的上升沿，输出截止脉冲信号poff2。
然后，如果信号HINS从高电平转变为低电平，则脉冲发生部3输出导通脉冲信号pon1作为导通传输脉冲信号ONS。而且，在从输出导通脉冲信号pon1起经过时间ptd2后，根据与导通脉冲信号pon1相同的信号HINS的下降沿，换句话说，根据导通脉冲信号pon1的输出作为基准的信号HINS的下降沿，输出导通脉冲信号pon2。
这样，脉冲发生部3根据信号HINS的上升沿输出截止脉冲信号poff1、poff2，根据下降沿输出导通脉冲信号pon1、pon2。然后，如果信号HINS被认为是信号HIN的反转信号，则可以说脉冲发生部3根据来自半导体器件60外部的信号HIN的下降沿输出截止脉冲信号poff1、poff2，根据上升沿输出导通脉冲信号pon1、pon2。再有，时间ptd1、ptd2大致按延迟电路的延迟时间来确定。
下面，详细说明控制部4的联锁电路10的内部结构。图7是表示联锁电路10的结构的电路图。如图7所示，联锁电路10包括NAND电路10a、10b、NOR电路10c、10d、反相器10e～10h、以及具有NAND电路10ia和反相器10ib的保护电路10i。
来自反相器7的信号ONIN输入到NAND电路10a的两个输入、以及NAND电路10ia的一个输入。来自反相器8的信号OFFIN输入到NAND电路10b的两个输入、以及NAND电路10ia的另一个输入。各NAND电路10a、10b运算两输入的否定逻辑积并输出。
反相器10e将NAND电路10a的输出进行反转并输出，反相器10f将反相器10e的输出进行反转并输出。反相器10g将NAND电路10b的输出进行反转并输出，反相器10h将反相器10g的输出进行反转并输出。
保护电路10i的NAND电路10ia运算信号ONIN和信号OFFIN的否定逻辑积并输出，反相器10ib将NAND电路10ia的输出进行反转并作为检测信号DET输出。NOR电路10c运算反相器10f的输出和检测信号DET的“或非”，作为信号S输出到RS触发器电路11。NOR电路10d运算反相器10h的输出和检测信号DET的“或非”，作为信号R输出到RS触发器电路11。
在形成上述结构的内部锁存电路10中，在同时输入低电平的信号ONIN、OFFIN时、输入低电平的信号ONIN和高电平的信号OFFIN时、或输入高电平的信号ONIN和低电平的信号OFFIN时，作为保护电路10i的输出的检测信号DET为低电平，作为信号S原样输出ONIN的逻辑电平，作为信号R原样输出信号OFFIN的逻辑电平。另一方面，在内部锁存电路10中，如果同时输入高电平的信号ONIN、OFFIN，则检测信号DET为高电平，作为信号S、R都输出低电平。
这样，通过保护电路10i的动作，无论信号ONIN、OFFIN的逻辑电平的组合如何，作为信号S、R，都不同时输出高电平。通常，如果在RS触发电路11的置位输入和复位输入中同时输入高电平的信号，则其输出的逻辑电平不定，所以在RS触发电路11的各输入中禁止同时输入高电平。通过将上述的保护电路10i设置在内部锁存电路10中，RS触发电路11的输出不会不定。
下面，参照图8来说明本实施方式的半导体器件60的动作。再有，图8是表示半导体器件60的动作一例的流程图。
首先，说明使处于导通状态的开关器件40转变为截止状态，然后从截止状态转变为导通状态的情况的动作。在使开关器件从导通状态转变为截止状态时，如图8来自半导体器件60的外部的信号HIN从高电平转变为低电平。如果信号HIN从高电平转变为低电平，则从脉冲发生部3产生截止传输脉冲信号OFFS并输出截止脉冲信号poff1。再有，导通传输脉冲信号ONS仍为低电平。
如果从脉冲发生部3输出截止脉冲信号poff1作为截止传输脉冲信号OFFS，则电平移位电路14的pMOS晶体管14i从截止转变为导通，nMOS晶体管14j从导通转变为截止。接着，高耐压nMOS晶体管14k从截止转变为导通，各双极晶体管14l、14m从截止转变为导通。由此，在电阻14n中流过电流，在其上产生电压降。其结果，信号OFFR从高电平转变为低电平，信号OFFIN从低电平转变为高电平。再有，在电阻14n中产生电压降时，通过二极管14o来箝位其电位，以使信号OFFR的低电平的电位在连接点CON1的电位VS以下。
另一方面，由于来自脉冲发生部3的导通传输脉冲信号NOS为低电平，所以电平移位电路14的pMOS晶体管14a不导通，nMOS晶体管14b照样导通。因此，在电阻14f上不产生电压降，信号ONIN仍为低电平。
在内部锁存电路10中，如果输入低电平的信号ONIN和高电平的信号OFFIN，则信号R从低电平转变为高电平。再有，信号S仍为低电平。然后，如果将高电平的信号R和低电平的信号S输入到RS触发电路11，则信号Q从高电平转变为低电平。由此，作为控制部4的输出级的pMOS晶体管12O从高电平转变为低电平。其结果，根据脉冲发生部3的截止脉冲信号poff1，向高电位侧的开关器件40输出截止信号，即在本实施方式中输出低电平的信号，开关器件40变得不导通。
如果开关器件40不导通，则如图8所示，连接点CON1的电位VS从高电平开始下降并变为负电位，然后缓慢上升变为低电平。此时，存在电位VS和电源34的电位的合计低于反相器7的阈值电压Vth的期间(图8中所示的虚线VS0表示电位VS和电源34的电位的合计变为低于反相器7的阈值电压Vth的电位VS)。
在电平移位电路14的高耐压nMOS晶体管14c截止时，即在信号ONR的信号电平为高电平时，信号ONR的信号电平通过电位VS和电源34的电位合计而产生。因此，尽管在该期间要使信号ONR为高电平，但信号ONR作为低电平信号被输入到反相器7。
因此，作为反相器7的输出的信号ONIN从低电平变化为高电平。电位VS上升，信号ONR被固定为低电平，直至信号ONR的信号电平达到反相器7的阈值电压Vth以上。此外，信号OFFR的信号电平同样也低于反相器8的阈值电压Vth，信号OFFR的信号电平也被固定为低电平。
换句话说，控制部4接受开关器件40的输出电位(电位VS)，作为OFFR的信号电平基准的基准电位。然后，在从导通状态向截止状态的切换时，通过基准电位低于某一负电位，从而信号ONR、OFFR被固定为低电平，在某个期间妨碍控制部4的正常动作。
以后，将通过电位VS变为负电位而使信号ONR、OFFR被固定为低电平的期间称为‘期间twd1’。根据以上，如图8所示，信号ONR从高电平转变为低电平，信号ONIN从低电平转变为高电平。
在内部锁存电路10中，如果同时输入高电平的信号ONIN、OFFIN，则如图8所示，检测信号DET从低电平转变为高电平。然后，内部锁存电路10将低电平的信号S、R输出到RS触发电路11。因此，RS触发电路11的输出被保持，信号Q维持低电平状态，开关器件40维持不导通状态。
然后，如图8所示，即使截止传输脉冲信号OFFS变为低电平，从电平移位电路14输出的信号ONR、OFFR仍同时被固定为低电平，所以各信号ONIN、OFFIN不变化。
这里，在输入信号HINS从低电平转变为高电平时，通过反相器3f，向延迟电路3i输入从高电平转变为低电平的信号(参照图2)。在输入高电平的信号期间，延迟电路3i连续输出高电平的信号。然后，如果输入低电平的信号，则延迟电路3i的电容器3hc(参照图5)被缓慢地充电。经过时间ptd1后电容器3hc的电位达到反相器3hd的阈值电压以上时，延迟电路3i的输出从高电平转变为低电平。然后，根据其下降沿，单触发脉冲发生电路3d产生单触发脉冲。
但是，在图8所示的例子中，在经过时间ptd1前输入信号HINS再次向低电平转变，所以不进行充电，直至构成延迟电路3i的电容器3hc(参照图5)的电位达到反相器3hd的阈值电压，延迟电路3i的输出维持高电平。因此，从单触发脉冲发生电路3d不输出单触发脉冲，所以脉冲发生部3不输出截止脉冲信号poff2。
接着，如图8所示，在期间twd1的期间，如果信号HIN从低电平转变为高电平，则脉冲发生部3输出导通脉冲信号pon1。但是，在期间twd1的期间，各信号ONR、OFFR被固定为低电平，所以信号S仍为低电平，不变化为高电平。即，从脉冲信号发生部3输出的导通脉冲信号pon1被忽略。因此，信号Q、HO同时维持低电平，维持开关器件40的不导通状态。这样，在期间twd1的期间，控制部4不向开关器件40提供导通信号。
但是，如图8所示，本实施方式的脉冲发生部3在输出导通脉冲信号pon1并经过时间ptd2后，输出导通脉冲信号pon2作为导通传输脉冲信号ONS。这里，将时间ptd2设定在期间twd1以上，即设定在信号ONR、OFFR被固定为低电平的期间以上。由此，在信号ONR、OFFR没有被固定为低电平后，可以输出导通脉冲信号pon2。
在信号ONR、OFFR没有被固定为低电平后，如果从脉冲发生部3输出导通脉冲信号pon2，则如图8所示，信号ONR转变为低电平，信号ONIN、S转变为高电平。由此，RS触发电路11的输出信号Q从低电平转变为高电平，信号HO也从低电平转变为高电平。其结果，向开关器件40提供导通信号，变为导通状态。此时，由于低电位侧的开关器件42的驱动电路50输出低电平，所以开关器件40、42不同时导通。
根据以上，在信号HIN的上升沿处于期间twd1的期间时，即使导通脉冲信号pon1被忽略，但根据信号HIN的上升沿，可以从控制部4可靠地输出导通信号。其结果，根据信号HIN的上升沿，可以使开关器件40可靠地导通。
再有，如后述那样，信号HO变为高电平并且开关器件40导通时，电位VS从低电平向高电平具有某一斜率上升，在某一期间，信号ONR、OFFR被固定为低电平。但是，由于对上述说明的动作没有影响，所以省略说明。
接着，参照图9，说明处于截止状态的开关器件40转变为导通状态，然后从导通状态转变为截止状态的情况的动作。首先，在开关器件40从截止状态转变为导通状态的情况下，如图9所示，来自半导体器件60外部的信号从高电平转变为低电平时，从脉冲发生部3输出导通信号pon1作为导通传输脉冲信号ONS。再有，截止传输脉冲信号OFFS仍为低电平。
如果从脉冲发生部3输出导通脉冲信号pon1作为导通传输脉冲信号ONS，则电平移位电路14的pMOS晶体管14a从截止转变为导通，nMOS晶体管14c从截止转变为导通，各双极晶体管14d、14e从截止转变为导通。由此，在电阻14f中流过电流，在其上产生电压降。其结果，信号ONR从高电平转变为低电平，信号ONIN从低电平转变为高电平。再有，在电阻14f上产生电压降时，通过二极管14g来箝位其电位，以使信号ONR的低电平的电位不在连接点CON1的电位VS以下。
另一方面，由于来自脉冲发生部3的截止传输脉冲信号OFFS为低电平，所以电平移位电路14的pMOS晶体管14i不导通，nMOS晶体管14j照样导通。因此，在电阻14n上不产生电压降，信号OFFIN仍为低电平。
在内部锁存电路10中，如果输入高电平的信号ONIN和低电平的信号FFIN，则信号S从低电平转变为高电平。再有，信号R仍为低电平。然后，如果将高电平的信号S和低电平的信号R输入到RS触发电路11，则信号Q从低电平转变为高电平。由此，作为控制部4的输出级的pMOS晶体管12从截止转变为导通，nMOS晶体管13从导通转变为截止，信号HO从低电平转变为高电平。其结果，根据脉冲发生部3的导通脉冲信号pon1，向高电位侧的开关器件40输出导通信号，即在本实施方式中输出高电平的信号，开关器件40导通，向负载供给电力。此时，由于低电位侧的开关器件42的驱动电路50输出低电平，所以开关器件40、42不同时导通。
如果开关器件40导通，则如图9所示，连接点CON1中的电位VS上升，从低电平变化为高电平。这里，将上升的期间的电位VS称为‘dV/dt过渡信号’。即，如果开关器件40导通，则在连接点CON1上产生dV/dt过渡信号。
如果在连接点CON1上施dV/dt过渡信号，则通过电平移位电路14的输出级的高耐压nMOS晶体管14c、14k的各漏极与形成它们的半导体衬底之间的寄生电容Cds，在各个高耐压nMOS晶体管14c、14k中流过位移电流。该位移电流在寄生电容为Cds、具有dV/dt过渡信号的电位变化率为dV/dt时，以I＝Cds·dV/dt来表现。
如果位移电流I流过高耐压nMOS晶体管14k，则在电阻14n上产生电压降。信号OFFR的信号电平因位移电流I而低于反相器8的阈值电压Vth，信号OFFR变为低电平。因此，作为反相器8的输出的信号OFFIN从低电平变化为高电平。然后，在某一期间，信号OFFR的信号电平保持低于反相器8的阈值电压Vth。即，在某一期间，信号OFFR被固定为低电平。此外，由于在高耐压nMOS晶体管14c中也流过位移电流I，所以在施加dV/dt过渡信号之间的某一期间，信号ONR也被固定为低电平。即，在该期间中，即使导通传输脉冲信号ONS的逻辑电平变化，信号ONR仍然为低电平状态。以后，将OFFR因位移电流I而被固定为低电平的期间称为‘期间twd2’。
如图9所示，信号OFFR从高电平转变为低电平，信号OFFIN从低电平转变为高电平。然后，在期间twd2之间，信号OFFR被固定为低电平。
在内部锁存电路10中，如果同时输入高电平的信号ONIN、OFFIN，则如图9所示，检测信号DET从低电平变为高电平，信号S从高电平转变为低电平。此时，信号R仍然为低电平。因此，RS触发电路11的输出被保持，信号Q维持高电平状态，开关器件40维持导通状态。
然后，如图9所示，脉冲发生部3不输出导通脉冲信号pon1，即使导通传输脉冲信号ONS变为低电平，从电平移位电路14输出的信号ONR、OFFR仍同时被固定为低电平，所以各信号ONIN、OFFIN不变化。
这里，在输入信号HINS从高电平转变为低电平时，在延迟电路3h中输入从高电平转变为低电平的信号(参照图2)。在输入高电平的信号期间，延迟电路3h连续输出高电平的信号。然后，在输入低电平的信号时，延迟电路3h的电容器3hc(参照图5)被缓慢充电，在经过时间ptd2后电容器3hc的电位达到反相器3hd的阈值电压以上时，延迟电路3h的输出从高电平转变为低电平。然后，根据其下降沿，单触发脉冲发生电路3b产生单触发脉冲。
但是，在图9所示的例子中，由于在经过时间ptd2前输入信号HINS转变为高电平，所以构成延迟电路3h的电容器3hc(参照图5)的电位不充电至反相器3hd的阈值电压，延迟电路3h的输出被维持在高电平。因此，从单触发脉冲发生电路3b不输出单触发脉冲，所以脉冲发生部3不输出导通脉冲信号pon2。
接着，如图9所示，在期间twd2之间，如果信号HIN从高电平转变为低电平，则脉冲发生部3输出截止脉冲信号poff1。但是，在期间twd2之间，各信号ONR、OFFR被固定为低电平，所以信号R仍为低电平，没有变化为高电平。即，从脉冲信号发生部3输出的截止脉冲信号poff1被忽略。因此，信号Q、HO同时维持高电平状态，开关器件40的导通状态被维持。这样，在期间twd2之间，控制部4不能将截止信号提供给开关器件40。
但是，如图9所示，本实施方式3的脉冲发生部3在从输出截止脉冲信号poff1起经过时间ptd1后，输出截止脉冲信号poff2作为截止传输脉冲信号OFFS。这里，将时间ptd1设定在期间twd2以上，即设定在信号ONR、OFFR被固定为低电平的期间以上。由此，在信号ONR、OFFR没有被固定在低电平后，可以输出截止脉冲信号poff2。
在信号ONR、OFFR没有被固定为低电平后，如果从脉冲发生部3输出截止脉冲信号poff2，则如图9所示，信号OFFR转变为低电平，信号OFFIN、R转变为高电平。由此，RS触发电路11的输出信号Q从高电平转变为低电平，信号HO也从高电平转变为低电平。其结果，向开关器件40提供截止信号，变为不导通状态。
根据以上，在信号HIN的下降沿处于期间twd2之间时，即使截止脉冲信号poff1被忽略时，也可以根据信号HIN的下降沿，从控制部4可靠地输出截止信号。其结果，根据信号HIN的上升沿，可以使开关器件40可靠地不导通。
再有，如上所述，如果信号HO变为低电平，开关器件40不导通，则电位VS低于某个负电位，在某一期间，信号ONR、OFFR被固定为低电平。但是，由于不影响以上说明的动作，所以省略说明。
在本实施方式的半导体器件60中，脉冲发生部3在从输出导通信号pon1起经过时间ptd2后输出导通脉冲信号pon2，将这样的时间ptd2设定在信号ONR、OFFR因电位VS低于某个负电位而被固定为低电平的期间twd1以上。因此，如本实施方式，在期间twd1之间，即使是控制部4没有输出导通信号时，也可以根据信号HIN的上升沿，从控制部4可靠地输出导通信号。其结果，根据信号HIN的上升沿，可以使开关器件40可靠地导通。
此外，在从输出截止脉冲信号poff1起经过时间ptd1后输出截止脉冲信号poff2，将这样的时间ptd2设定在信号ONR、OFFR因位移电流I而被固定为低电平的期间twd2以上。因此，在期间twd2之间，即使是控制部4没有输出截止信号时，也可以根据信号HIN的下降沿，从控制部4可靠地输出截止信号。其结果，根据信号HIN的下降沿，可以使开关器件40可靠地不导通。
再有，导通脉冲信号pon1、pon2和截止脉冲信号poff1、poff2的脉冲宽度pw不一定相同。
实施方式2图10是表示本发明实施方式2的构成半导体器件60的脉冲发生部3(参照图1)的方框图。其他的结构与实施方式1相同，在相同的结构上附以相同标号，省略重复的说明。
如图10所示，脉冲发生部3包括单触发脉冲发生部4a～4c、反相器4d、4e、延迟电路4f、以及NOR电路4g。这里，如图11所示，单触发脉冲发生电路4a根据输入信号的下降沿进行调节，以输出具有脉冲宽度pw2比所述时间twd1长的单触发脉冲。这通过适当地调节单触发脉冲发生电路4a的电容器30h(参照图4)的电容量来设定。
从I/F部2输入的信号HINS被输入到单触发脉冲发生电路4a和反相器4d。单触发脉冲发生电路4a根据信号HINS来输出导通传输脉冲信号ONS，反相器4d将信号HINS反转并输出。单触发脉冲发生电路4b根据反相器4d的输出来输出信号P4b，延迟电路4f将反相器4d的输出延迟规定时间后输出。单触发脉冲发生电路4c根据延迟电路4f的输出来输出信号P4c，NOR电路4g运算信号P4b和信号P4c的“或非”并输出。然后，反相器4e将NOR电路4g的输出进行反转并作为截止传输脉冲信号OFFS输出。
下面，参照图2来说明本实施方式的半导体器件60的动作。再有，图12是表示半导体器件60的动作一例的流程图。
首先，在使开关器件40从导通转变为截止时，如图12所示，来自半导体器件60外部的信号HIN从高电平转变为低电平。如果信号HIN从高电平转变为低电平，则驱动电路1动作，信号HO从高电平转变为低电平，向开关器件40提供截止信号。由此，开关器件40为不导通状态。如果开关器件40截止，则连接点CON1的电位VS变为负电位，在低于某个负电位时，信号ONR、OFFR被分别固定为低电平。
然后，如图12所示，在期间twd1之间，如果信号HIN从低电平转变为高电平，则脉冲发生部3输出导通脉冲信号pon1。但是，在期间twd1之间，由于各信号ONR、OFFR被固定为低电平，所以信号S仍为低电平，没有变化为高电平。即，从脉冲信号发生部3输出的导通脉冲信号pon1被忽略。因此，信号Q、HO同时维持低电平状态，开关器件40的不导通状态被维持。这样，期间twd1之间，控制部4不能将导通信号提供给开关器件40。
换句话说，控制部4接受开关器件40的输出电位(电位VS)，作为信号ONR、OFFR的信号电平基准的基准电位。然后，在从导通状态转变为截止状态的切换时，因基准电位低于某个负电位，信号ONR、OFFS被固定为低电平，在期间twd1之间，妨碍控制部4的正常动作。
这里，将脉冲宽度pw2设定在期间twd1以上，即设定在信号ONR、OFFR被固定为低电平的期间以上。由此，在信号ONR、OFFR被固定为低电平后，信号ONR维持低电平，信号OFFR从低电平转变为高电平。
然后，信号ONIN、S转变为高电平，信号OFFIN、R转变为低电平。RS触发电路11的输出信号Q从低电平转变为高电平，信号HO也从低电平转变为高电平。其结果，向开关器件40提供导通信号，变为导通状态。此时，由于低电位侧的开关器件42的驱动电路50输出低电平，所以开关器件40、42不同时导通。
根据以上，在本实施方式的半导体器件60中，脉冲发生部3输出具有脉冲宽度pw2的导通脉冲信号pon1，将这样的脉冲宽度pw2设定在信号ONR、OFFR因电位VS低于某个负电位而被固定在低电平的期间twd1以上。因此，在期间twd1之间，即使在控制部4不输出导通信号时，也可以根据信号HIN的上升沿，从控制部4可靠地输出导通信号。其结果，根据信号HIN的上升沿，可以使开关器件40可靠地导通。
再有，在本实施方式中，在使开关器件40从导通状态转变为截止状态时，脉冲发生部3以从输出截止脉冲信号poff1起经过时间ptd1后输出截止脉冲信号poff2来构成。而且，将这样的时间ptd1设定在信号ONR、OFFR因位移电流而被固定为低电平的期间twd2以上。因此，在期间twd2之间，即使控制部4不输出截止信号时，也可以根据信号HIN的下降沿，从控制部4可靠地输出截止信号。其结果，根据信号HIN的下降沿，可以使开关器件40可靠地不导通。
实施方式3图13是表示本发明实施方式3的构成半导体器件60的脉冲发生电路3(参照图1)的结构的方框图。其他结构与实施方式1相同，在同一结构上附以相同的标号，省略重复的说明。如图13所示，脉冲发生部3包括单触发脉冲发生部5a～5e、反相器5f～5h、延迟电路5i～5k、以及NOR电路5l、5m。此外，单触发脉冲发生电路和延迟电路的结构及动作与实施方式1相同，所以省略说明。
从I/F部2输入的信号HINS被分支为两个信号。一个信号HINS被输入到反相器5f。反相器5f将信号HINS反转并输出。单触发脉冲发生电路5d根据反相器5f的输出来输出信号P5d，延迟电路5k将反相器5f的输出延迟规定时间后输出。单触发脉冲发生电路5e根据延迟电路5k的输出来输出信号P5e，NOR电路5m运算信号P5d和信号P5e的“或非”并输出。然后，反相器5h将NOR电路5m的输出进行反转并作为截止传输脉冲信号OFFS输出。
另一个信号HINS被输入到单触发脉冲发生电路5a、延迟电路5i及延迟电路5j。单触发脉冲发生电路5a根据信号HINS来输出信号P5a，延迟电路5i将信号HINS延迟规定时间后输出。单触发脉冲发生电路5b根据延迟电路5i的输出来输出信号P5b。
而延迟电路5j将信号HINS延迟规定时间后输出。这里，延迟电路5j的延迟时间比延迟电路5i设定得长。单触发脉冲发生电路5c根据延迟电路5j的输出来输出信号P5c。
NOR电路5l运算信号P5b和信号P5c的“或非”并输出。然后，反相器5g将NOR电路5l的输出反转并作为导通传输脉冲信号ONS输出。
下面，参照图14来说明本实施方式的半导体器件60的动作。再有，图14是表示半导体器件60的动作一例的流程图。
首先，在使开关器件40从导通转变为截止时，如图14所示，来自半导体器件60外部的信号HIN从高电平转变为低电平。如果信号HIN从高电平转变为低电平，则驱动电路1动作，信号HO从高电平转变为低电平，向开关器件40提供截止信号。由此，开关器件40变为不导通状态。
如果开关器件40截止，则连接点CON1的电位VS变为负电位，在低于某个负电位期间，信号ONR、OFFR分别被固定为低电平。然后，如图14所示，在期间twd1之间，如果信号HIN从低电平转变为高电平，则脉冲发生部3输出导通信号pon1。然后，如图14所示，脉冲发生部3在输出导通脉冲信号pon1起经过时间ptd2后，输出导通脉冲信号作为导通传输脉冲信号ONS。
但是，在期间twd1之间，各信号ONR、OFFR被固定为低电平，所以信号S仍为低电平，不变化为高电平。即，从脉冲信号发生电部3输出的导通脉冲信号pon1和pon2被忽略。因此，信号Q、HO同时维持低电平状态，开关器件40的不导通状态被维持。
然后，如图14所示，脉冲发生部3在输出导通脉冲信号pon1起经过时间ptd3后，输出导通脉冲信号pon3作为导通传输脉冲信号ONS。这里，将时间ptd3设定在期间twd1以上，即设定在信号ONR、OFFR被固定为低电平的期间以上。因此，在信号ONR、OFFR没有被固定为低电平以后，可以输出导通脉冲信号pon3。
由此，如图14所示，信号ONR转变为低电平，信号ONIN、S转变为高电平。由此，RS触发电路11的输出信号Q从低电平转变为高电平，信号HO也从低电平转变为高电平。其结果，向开关器件40提供导通信号，变为导通状态。
根据以上，在本实施方式的半导体器件60中，脉冲发生部3输出导通脉冲信号pon1、pon2和pon3。因此，例如在期间twd1比假设的期间长时，因在期间twd1中输出导通脉冲信号pon1、pon2而有控制部4不输出导通信号的可能性，但在本实施方式中，根据导通脉冲信号pon3产生的信号HIN的上升沿，可以从控制部4可靠地输出导通信号。其结果，根据信号HIN的上升沿，可以使开关器件40可靠地导通，而且可以进行可靠性高的控制。
再有，在本实施方式中，在开关器件40从导通状态转变为截止状态时，脉冲发生部3以从输出脉冲信号poff1起经过时间ptd1后输出截止脉冲信号poff2来构成。然后，将这样的时间ptd1设定在信号ONR、OFFR因位移电流而被固定为低电平的期间twd2以上。因此，在期间twd2之间，即使控制部4不输出截止信号时，也可以根据信号HIN的下降沿，从控制部4可靠地输出截止信号。其结果，根据信号HIN的下降沿，可以使开关器件40可靠地不导通。
实施方式4图15是本发明实施方式4的构成半导体器件60的脉冲发生电路3(参照图1)的结构的方框图。其他结构与实施方式1相同，在相同的结构中附以相同的标号，省略重复的说明。如图15所示，脉冲发生部3包括单触发脉冲发生电路6a～6e、反相器6f～6h、延迟电路6i～6k、以及NOR电路6l、6m。单触发脉冲发生电路和延迟电路的结构及动作与实施方式1相同，所以省略说明。
从I/F部2输入的信号HINS分支为两个信号。一个信号HINS被输入到反相器6f。反相器6f将信号HINS进行反转并输出。单触发脉冲发生电路6c根据反相器6f的输出来输出信号P6c，延迟电路6k将反相器6f的输出延迟规定时间后输出。单触发脉冲发生电路6d根据延迟电路6k的输出来输出信号P6d。
延迟电路6j将反相器6f的输出延迟规定时间后输出。这里，延迟电路6j的延迟时间设定得比延迟电路6k的延迟时间长。单触发脉冲发生电路6e根据延迟电路6j的输出来输出信号P6e。三输入的NOR电路6m运算信号P6c、P6d及P6e的“或非”并输出。然后，反相器6h将NOR电路6m的输出进行反转并作为导通传输脉冲信号OFFS输出。
此外，另一信号HINS被输入到单触发脉冲发生电路6a和延迟电路6i。单触发脉冲发生电路6a根据信号HINS来输出信号P6a，延迟电路6i将信号HINS延迟规定时间后输出。然后，单触发脉冲发生电路6b根据延迟电路6i的输出来输出信号P6b。NOR电路6l运算信号P6a和P6b的“或非”并输出。然后，反相器6g将NOR电路6l的输出进行反转并作为导通传输脉冲信号ONS输出。
下面，参照图16来说明本实施方式的半导体器件60的动作。再有，图16是表示半导体器件60的动作一例的流程图。
首先，在使开关器件40从截止转变为导通时，如图6所示，来自半导体器件60外部的信号HIN从低电平转变为高电平。如果信号HIN从低电平转变为高电平，则驱动电路1动作，信号HO从低电平转变为高电平，向开关器件40提供导通信号。由此，开关器件40变为导通状态。
如果开关器件40导通，则在连接点CON1上施加dV/dt过渡信号，产生位移电流I，信号ONR、OFFR被分别固定为低电平。然后，如图6所示，在期间twd2之间，如果信号HIN从高电平转变为低电平，则脉冲发生部3输出截止脉冲信号poff1。
然后，如图16所示，脉冲发生部3在输出截止脉冲信号poff1起经过规定时间ptd1后，输出截止脉冲信号poff2作为截止传输脉冲信号OFFS。但是，在期间twd2之间，由于各信号ONR、OFFR被固定为低电平，所以信号R仍为低电平，不变化为高电平。即，从脉冲信号发生部3输出的截止脉冲信号poff1、poff2被忽略。因此，信号Q、HO维持高电平状态，开关器件40的导通状态被维持。
然后，如图16所示，脉冲发生部3在输出截止脉冲信号poff1起经过规定时间ptd4后，输出截止脉冲信号poff3作为截止传输脉冲信号OFFS。这里，将时间ptd4设定在期间twd2以上，即设定在信号ONR、OFFR被固定为低电平的期间以上。因此，在信号ONR、OFFR没有被固定为低电平后，可以输出截止脉冲信号poff3。
由此，在信号ONR、OFFR没有被固定在低电平后，如图16所示，信号OFFR转变为低电平，信号OFFIN、R转变为高电平。由此，RS触发电路11的输出信号从高电平转变为低电平，信号HO也从高电平转变为低电平。其结果，向开关器件40提供截止信号，变为不导通状态。
根据以上，在本实施方式的半导体器件60中，脉冲发生部3输出截止脉冲信号poff1至poff3。因此，例如在期间twd2比假设的期间长时，因截止脉冲信号poff1及poff2在期间twd2被输出而有控制部4不输出截止信号的可能性，但在本实施方式中，根据截止脉冲信号poff3产生的信号HIN的下降沿，可以从控制部4可靠地输出截止信号。其结果，根据信号HIN的下降沿，可以使开关器件40可靠地不导通，而且可以进行可靠性高的控制。
再有，在本实施方式中，在开关器件40从截止状态转变为导通状态时，脉冲发生部3以在从输出截止脉冲信号pon1起经过时间ptd2后输出导通脉冲信号pon2来构成。然后，将这样的时间ptd2设定在信号ONR、OFFR因电位VS低于某个负电位而被固定为低电平的期间twd1以上。因此，在期间twd1之间，即使控制部4不输出导通信号，也可以根据信号HIN的上升沿，从控制部4可靠地输出导通信号。其结果，根据信号HIN的上升沿，可以使开关器件40可靠地导通。
此外，也可以将输出脉冲发生部3的导通传输脉冲信号的部分如实施方式2或实施方式3所示构成。
实施方式5为了高电位侧的开关器件40和低电位侧的开关器件42不产生同时为导通状态的支路短路，通常设置同时为不导通的时间(空载时间)。因此，在预先设定的空载时间内不能使开关器件40不导通时，产生开关器件40和开关器件42同时导通的支路短路。
因此，在本实施方式的发明中，在实施方式4所述的半导体器件60中，将输出截止脉冲信号poff1至poff3的间隔设定得比空载时间短。
通过这样的设定，例如通过截止脉冲信号poff1至poff3，即使不能使开关器件40不导通，但通过截止脉冲信号poff3，也可以可靠地使开关器件40在空载时间内不导通。因此，可以不产生开关器件40和开关器件42同时导通的支路短路。
再有，只要截止脉冲信号poff2至poff3的间隔在空载时间内，对截止脉冲信号poff1至poff2的间隔就不做特别限制。
权利要求
1.一种开关器件的驱动电路，包括脉冲发生部，根据所述驱动电路的输入信号的一个边沿来输出导通传输脉冲信号，根据所述输入信号的另一个边沿来输出截止传输脉冲信号；以及控制部，根据所述导通传输脉冲信号输出使所述开关器件成为导通状态的导通信号，根据所述截止传输脉冲信号输出使所述开关器件成为不导通状态的截止信号，其中，所述导通传输脉冲信号包含第一、第二导通脉冲信号，所述脉冲发生部根据所述一个边沿输出所述第一导通脉冲信号，根据所述第一导通脉冲信号的输出所基于的所述一个边沿，在从输出所述第一导通脉冲信号起经过规定时间后输出所述第二导通脉冲信号。
2.如权利要求1所述的驱动电路，其中所述导通传输脉冲信号还包含第三导通脉冲信号，所述脉冲发生部根据所述第一导通脉冲信号的输出所基于的所述一个边沿，在从输出所述第二导通脉冲信号起经过规定时间后输出所述第三导通脉冲信号。
3.一种开关器件的驱动电路，包括脉冲发生部，根据所述驱动电路的输入信号的一个边沿来输出导通传输脉冲信号，根据所述输入信号的另一个边沿来输出截止传输脉冲信号；以及控制部，根据所述导通传输脉冲信号输出使所述开关器件成为导通状态的导通信号，根据所述截止传输脉冲信号输出使所述开关器件成为不导通状态的截止信号，其中，所述导通传输脉冲信号包含规定的脉冲宽度的导通脉冲信号，所述控制部接收所述开关器件的输出电位作为基准电位，所述规定的脉冲宽度设定成大于在开关所述开关器件时所述基准电位下降至妨碍所述控制部正常动作的电平所用的时间。
4.如权利要求1至3中任一项所述的驱动电路，其中所述截止传输脉冲信号包含第一、第二截止脉冲信号，所述脉冲发生部根据所述另一个边沿输出所述第一截止脉冲信号，根据所述第一截止脉冲信号的输出所基于的所述另一个边沿，在从输出所述第一截止脉冲信号起经过规定时间后输出所述第二截止脉冲信号。
5.如权利要求4所述的驱动电路，其中所述截止传输脉冲信号还包含第三截止脉冲信号，所述脉冲发生部根据所述第一截止脉冲信号的输出所基于的所述另一个边沿，从输出所述第二截止脉冲信号起经过规定时间后输出所述第三截止脉冲信号。
6.一种开关器件的驱动电路，包括脉冲发生部，根据所述驱动电路的输入信号的一个边沿来输出导通传输脉冲信号，根据所述输入信号的另一个边沿来输出截止传输脉冲信号；以及控制部，根据所述导通传输脉冲信号输出使所述开关器件成为导通状态的导通信号，根据所述截止传输脉冲信号输出使所述开关器件成为不导通状态的截止信号，其中，所述截止传输脉冲信号包含第一至第三截止脉冲信号，所述脉冲发生部根据所述另一个边沿输出所述第一截止脉冲信号，根据所述第一截止脉冲信号的输出所基于的所述另一个边沿，在从输出所述第一截止脉冲信号起经过规定时间后输出所述第二截止脉冲信号，根据所述第一截止脉冲信号的输出所基于的所述另一个边沿，从输出所述第二截止脉冲信号起经过规定时间后输出所述第三截止脉冲信号。
7.如权利要求6所述的驱动电路，其特征在于，在规定的空载时间内输出所述截止传输脉冲信号。
8.一种半导体器件，包括权利要求1、3、6中任一项所述的驱动电路；以及所述开关器件。
全文摘要
提供一种技术，即使在某一期间中不能输出开关器件的导通信号时，也可以根据输入信号的边沿而使开关器件可靠地导通。脉冲发生部(3)根据来自半导体器件(60)外部的信号HIN的上升沿，将用于使开关器件(40)导通的第一次的导通脉冲信号输出到控制部(4)。然后，脉冲发生部(3)在从输出第一次导通脉冲信号起经过规定时间后，将用于使开关器件(40)导通的第二次导通脉冲信号输出到控制部(4)。控制部(4)即使在根据第一次的导通脉冲信号不能输出开关器件(40)的导通信号时，可以根据第二次的导通脉冲信号来输出导通信号。
文档编号H03K5/153GK1612479SQ20041005866
公开日2005年5月4日 申请日期2004年7月27日 优先权日2003年10月27日
发明者坂田浩司 申请人:三菱电机株式会社