专利名称：射频检波电路的制作方法
技术领域：
本实用新型涉及一种射频检波电路。
背景技术：
在灵敏度要求不高的射频微波电路接受单元中用非线性器件进行检波解调调幅信号是最通用的设计方法。检波电路的目的是将高频信号转换为直流电压。一般用二极管检波器和积分电容器实现这一目的。所以需要有效的匹配电路，以避免反射和最大化至二极管检波器电路的功率输入。由于二极管是非线性器件，正确匹配会是一项困难的任务。在千兆赫兹级高频，微波电路中最为常用的是肖特基二极管。图1展示了目前常用的肖特基二极管检波电路。其中电容C起到把射频信号和基带信号隔开的作用，电感L构成肖特基二极管D直流偏置回路同时挡住射频信号对偏置的影响。目前用肖特基二极管检波的电路还有很多类似于图1中的电路。这些电路中无一例外的包括图1中所示的肖特基二极管或其他高频二极管。这种电路简单可行，但由于匹配电路1、电感L和电容C的存在，使电路的集成程度不高，不利于实现电路集成化；其次，因为标准全CMOS工艺是不适合制造PN结型二极管的，更不适合制造那些用于千兆赫兹级射频应用中的高速二极管。这是因为CMOS工艺中的PN结型二极管都是寄生二极管。由于工艺制程的限制，这些二极管的结电容都不可避免的被做的较大，不适合高频应用。电路中的二极管元件，通常是必须使用特殊的工艺制造的离散元件，价格并不便宜从电路的成本而言，仍存在改良空间。
发明内容
本实用新型的目的在于克服现有技术中存在的不足之处，首先提供一种能降低物料成本的射频检波电路，进一步地提供一种成本低、完全集成化的射频检波电路。
为此，本实用新型提出了一种射频检波电路，包括匹配电路1、电感L、电容C和NMOS检波三极管FET，所述NMOS检波三极管FET栅漏短接并连接所述匹配电路1的输出端，所述电感一端连接于所述匹配电路的输出端，另一端接地；所述电容一端接所述NMOS检波三极管的源极，另一端接地。
本实用新型进一步提出一种射频检波电路，包括NMOS检波三极管FET、电流源IDD，所述NMOS检波三极管FET栅漏短接并连接天线电路的信号输出端，源极与所述电流源的正极连接，所述电流源的负极接地。
上述的射频检波电路，所述电流源IDD采用高阻抗电流源。所述高阻抗电流源至少包括第一NMOS三极管FET1，所述第一NMOS三极管漏极与所述检波NMOS三极管源极连接，其源极直接或间接响应于地，其栅极用于连接第一偏置电压V1。优选方案是高阻抗电流源包括第一NMOS三极管FET1和第二NMOS三极管FET2，所述第一NMOS三极管漏极与所述检波NMOS三极管源极连接，其源极与所述第二NMOS三极管漏极连接，所述第二NMOS三极管源极接地，二者栅极分别用于连接第一偏置电压V1、第二偏置电压V2。
基于以上的新技术方案，带来以下的有益效果在现代标准CMOS工艺中尤其是0.25微米以下的工艺中，MOS三极管的速度本身已不是集成电路速度的瓶颈，目前0.18微米MOS三极管的ft参数已达到近万兆赫兹频率；因此用MOS三极管代替需特殊工艺制造、成本较高的高频二极管，既可以满足电路的高频参数，又大大降低了物料成本。
次之，采用电流源的方式提供偏置，不需电感、电容和匹配电路，易于实现，电路体积更小，电路板设计更简单，成本降低。
进一步地，电流源采用共源共栅NMOS三极管构成，由于其阻抗高，且偏置电压可以控制阻抗，频率特性好，失真小，不易产生振荡，稳定性好，因此大大提高了检波电路的性能；而整个检波电路由此可以利用标准CMOS工艺独立制造出现，或与其他数字、模拟电路集成在一块单晶硅上用标准CMOS工艺生产，从而进一步降低了物料成本，不含任何外挂离散元件，实现了电路的完全集成化。
图1是现有技术的二极管检波电路结构示意图；图2是本实用新型射频检波电路第一实施例结构示意图；图3是本实用新型射频检波电路第二实施例结构示意图；图4是本实用新型中的高阻抗电流源实施例的结构示意图。
具体实施方式
下面通过具体的实施例并结合附图对本实用新型作进一步详细的描述。
在现代CMOS工艺中尤其是0.25微米以下的工艺中，MOS三极管的速度本身已不是集成电路速度的瓶颈，目前0.18微米MOS三极管的ft参数已达到近万兆赫兹频率。同时，射频检波技术实质上是利用电子元器件的非线性特性将射频载波和基带信号分离开来。MOS三极管在饱和区的特性曲线为非线性的平方关系曲线，因此也是可以用来实现检波功能的。但是普通MOS三极管为电压控元器件，由于普通MOS三极管的开启电压Vt一般在0.4V以上，使用开关检波则需要信号幅度超过0.4V，在射频接受应用中，从天线取出的信号通常在毫伏甚至微伏级，显然如果使用普通MOS三极管，这样的信号幅度不够大。在现代标准CMOS工艺流程中，有一步在硅晶中添加杂质控制Vt的工序，通过控制杂质浓度可调节Vt值生产出零Vt或低Vt型CMOS三极管，这种三极管的Vt通常在毫伏级可以满足低灵敏度射频接受应用的要求。
如图2所示，本实用新型的第一实施例，包括匹配电路1、电感L、电容C和采用上述工艺生产的零Vt或低Vt型NMOS检波三极管FET，NMOS检波三极管FET栅漏短接并连接匹配电路1的输出端，电感一端连接于所述匹配电路的输出端，另一端接地；电容一端接NMOS检波三极管的源极，另一端接地。
如图3所示为本实用新型的优选实施例，本例的电路不需要专门的匹配电路、电感、电容，由电源VDD和双振子天线T，NMOS三极管，和电流源IDD构成直流偏置回路。由于电流源的高阻抗，使得偏置不受高频交流信号影响。
图4展示了高阻抗电流源的一种集成电路实现方式，优选地，这种高阻抗电流源包括两个共源共栅NMOS三极管，即第一NMOS三极管FET1和第二NMOS三极管FET2。第一偏置电压V1和第二偏置电压V2被调到使三极管处于饱和区，三极管宽长比的值被调到足够大而使该电流源阻抗到足够大以保持稳定的直流偏置。这样整个射频检波电路可被集成在一块单晶硅片上用标准CMOS工艺生产。显然，高阻抗电流源有不同的实现方式，如也可以由一个前述的NMOS三极管来实现，还可以用三个前述的NMOS管来实现。只要能满足高阻抗、低电流的要求即可。
权利要求1.一种射频检波电路，其特征是包括匹配电路(1)、电感(L)、电容(C)和NMOS检波三极管(FET)，所述NMOS检波三极管(FET)栅漏短接并连接所述匹配电路(1)的输出端，所述电感一端连接于所述匹配电路的输出端，另一端接地；所述电容一端接所述NMOS检波三极管的源极，另一端接地。
2.一种射频检波电路，其特征是包括NMOS检波三极管(FET)、电流源(IDD)，所述NMOS检波三极管(FET)栅漏短接并连接天线电路的信号输出端，源极与所述电流源的正极连接，所述电流源的负极接地。
3.如权利要求2所述的射频检波电路，其特征是所述电流源(IDD)是高阻抗电流源。
4.如权利要求3所述的射频检波电路，其特征是所述高阻抗电流源至少包括第一NMOS三极管(FET1)，所述第一NMOS三极管漏极与所述检波NMOS三极管源极连接，其源极直接或间接响应于地，其栅极用于连接第一偏置电压(V1)。
5.如权利要求3所述的射频检波电路，其特征是所述高阻抗电流源包括第一NMOS三极管(FET1)和第二NMOS三极管(FET2)，所述第一NMOS三极管漏极与所述检波NMOS三极管源极连接，其源极与所述第二NMOS三极管漏极连接，所述第二NMOS三极管源极接地，二者栅极分别用于连接第一偏置电压(V1)、第二偏置电压(V2)。
6.如权利要求1-5中任一项所述的射频检波电路，其特征是所述检波NMOS三极管是低Vt或零Vt型的CMOS三极管。
专利摘要本实用新型公开了一种射频检波电路，利用栅漏共接的低V
文档编号H03D1/00GK2796244SQ20042015012
公开日2006年7月12日 申请日期2004年5月19日 优先权日2004年5月19日
发明者陈松 申请人:深圳源核微电子技术有限公司