专利名称：交叉连接折叠电路和配备有这种折叠电路的模数转换器的制作方法
技术领域：
本发明涉及一种交叉连接折叠电路，包括一个参考电压电路，提供一系列m个参考电压；放大器电路，响应于输入信号和参考电压，提供一系列控制信号；级联结构中的多个差分晶体管对，由所述控制信号控制，每个差分晶体管对在所述参考电压之一周围的电压范围内是激活的。
从US-A-6236348可知这样一种交叉连接折叠电路。具体而言，在所述专利说明书的图4中示出了一种三重折叠电路，即，一个差分晶体管对与相继的两个差分晶体管对的级联结构，而图9中示出了一种七重折叠电路，其为四个、两个和一个差分晶体管对在三个连续级中的级联结构。所述US专利说明书的交叉连接折叠电路中的差分晶体管对仅通过从输入信号和一系列参考电压导出的信号来控制。一个交叉连接折叠电路阵列中的每个交叉连接折叠电路通过前一阵列的各个交叉连接折叠电路来控制，这种交叉连接折叠电路的级联结构是不太可能的；这与例如并行折叠电路的级联结构相反。
本发明的目的是获得一种交叉连接折叠电路，该电路克服上述限制，并具有有限数量的硬件、大的折叠因数和低能耗。
因此，根据本发明，在开头段中所描述的交叉连接折叠电路的特征在于，提供了2n-1个三重交叉连接折叠电路，其中的每个电路包括三个差分晶体管对，并且，在具有所述2n-1个折叠电路的级联结构中，n-1个连续级中分别包括2n-1、2n-2、...、20个差分晶体管对，其控制信号由这一系列的三重交叉连接折叠电路提供，且m＝3(2n-1)，同时，为了获得完整的折叠，提供了与该级联结构的后2n-2级中的晶体管对协作的开关电路，用于向提供完整折叠的各差分晶体管对的那些晶体管提供相应的控制信号。
本发明还涉及一种配备有这种折叠电路的模数转换器。
通过以下参考附图进行的详细说明，本发明的上述和其他目的将变得更加明显，其中
图1示出了根据现有技术的三重并行折叠电路；图2是图1的并行折叠电路的输出电压的示意图；图3示出了根据现有技术的交叉连接折叠电路；图4是图3的交叉连接折叠电路的输出电压的示意图；图5示出了根据现有技术的并行折叠电路的连接；图6A-6D是图5的并行折叠电路的连接的较高折叠因子的示意图；图7示出了根据现有技术的交叉连接折叠电路的连接；图8是图7的交叉连接折叠电路的连接的缺点的示意图；图9示意性示出了根据本发明的交叉连接折叠电路的连接的第一实施例；图10示意性示出了根据本发明的交叉连接折叠电路的连接的第二实施例；图11更详细地示出了根据本发明的具有前置放大器阵列的三重的三交叉连接折叠电路；图12是图11的电路的详细操作的示意图；图13更详细地示出了一个七重交叉连接折叠电路；图14示意性示出了三重的七交叉连接折叠电路，其由七个三重交叉连接折叠电路和图13的七重交叉连接折叠电路利用根据本发明的手段构成；图15是当没有应用根据本发明的手段时图14的电路的输出的示意图；以及图16是在图14的七个三重折叠电路上利用参考电压范围的另一种分布时图14的电路的输出的示意图。
图1所示的并行折叠电路由三对晶体管Tap、Tan，Tbp、Tbn和Tcp、Tcn以及用于将这些晶体管连接至电源Vdd的电阻Rn和Rp构成，每对晶体管具有一个用于提供恒定电流的电流源Sa、Sb、Sc，电阻Rn和Rp将这些晶体管连接到电源Vdd。电阻Rn和Rp形成电阻性负载Rload。假定每个电流源提供恒定电流，同时Rn＝Rp。输入信号Ap、Bp、Cp和反相输入信号An、Bn、Cn分别被施加到这些对晶体管的基极。这些输入信号由输入信号Vin和参考信号Vref(a)、Vref(b)、Vref(c)组成，其中0＜Vref(a)＜Vref(b)＜Vref(c)。当将该折叠电路应用在模数转换器中时，则认为输入信号Vin是要被转换的信号。基极输入信号表示为Ap＝Vref(a)-Vin，An＝-Vref(a)+Vin；Bp＝Vref(b)-Vin，Bn＝-Vref(b)+Vin；Cp＝Vref(c)-Vin，Cn＝-Vref(c)+Vin。通过这些基极输入信号，可以得到多个不同的电流流向(currentroutings)。当Vin＝0时，晶体管Tap、Tbp和Tcp截止，经由Tan、Tcn、Rp的电流流向和经由Tbn、Rn的电流流向在输出端Kp提供“低”电压，即电压Vdd-2Itail·Rload，在输出端Kn提供“高”电压，即电压Vdd-Itail·Rload。当输入信号Vin升高时，该情况保持不变，直到Vin达到参考值Vref(a)周围的一定范围为止。然后，流过Tap的电流升高，流过Tan的电流降低，直到Tan截止为止，那么，经由Tap、Tbn、Rn的电流流向和经由Tcn、Rp的电流流向在输出端Kn提供所述“低”电压，在输出端Kp提供所述“高”电压，直到Vin继续升高并达到参考值Vref(b)周围的一定范围为止，假定该范围等于Vref(a)周围的上述范围，并与之连续，那么，流过Tbp的电流升高，流过Tbn的电流降低，直到Tbn截止为止，那么，经由Tap、Rn的电流流向和经由Tbp、Tcn、Rp的电流流向在输出端Kn提供所述“高”电压，在输出端Kp提供所述“低”电压。当Vin继续升高并达到参考值Vref(c)周围的一定范围内时，假定该范围等于上述范围并与之连续，流过Tcp的电流升高，流过Tcn的电流降低，直到Tcn截止为止，那么，经由Tap、Tcp、Rn的电流流向和经由Tbp、Rp的电流流向在输出端Kn提供所述“低”电压，在输出端Kp提供所述“高”电压。
图2示出了输出端Kp和Kn上的电压值，它们是Vin的函数。可以看出，在这些参考电压周围的范围内，输出端Kp、Kn和Kp上的电压分别提供了具有折叠因数3的折叠。该折叠单元(folding cell)中得到的输出电压具有公共值Vdd-3/2·Itail·Rload和电压摆动Itail·Rload。
该并行折叠单元有一些缺点。具体而言，与单个晶体管对相比，当应用多个并行晶体管对(该例中为3个)来实现折叠时，负载电阻将由于该折叠因数(该例中为3)而降低，而对于尾电流也是如此。这意味着，在因数为3的该例中，电压摆动减小，从而该晶体管对阵列的放大率减小，或者，换言之，该并行折叠电路的放大率取决于折叠因数。为了获得高带宽，晶体管对的放大率通常被选择的很低，所以，整个折叠单元的放大率严重受到限制。
图3示出了一个交叉连接折叠电路，由三对晶体管Tap、Tan，Tbp、Tbn和Tcp、Tcn，电流源S以及用于将这些晶体管连接至电源Vdd的电阻Rn和Rp构成。输入信号Ap、Bp、Cp和反向输入信号An、Bn、Cn分别被施加到这些对晶体管的基极。为了将该交叉连接折叠电路与上述并行折叠电路进行比较，假定这些输入信号与图1的并行折叠电路的输入信号相同。电阻值被选择为图1所示电路的电阻值的约三倍，而该单电源与图1中每个电源相同。当Vin＝0时，晶体管Tap、Tbp和Tcp截止，那么，经由Tbn、Tan、Rp的电流流向在输出端Kp提供“低”电压，即电压Vdd-2Itail·Rload，而输出端Kn的电压为“高”，即实际上为Vdd。当输入信号Vin升高时，该情况保持不变，直到Vin达到参考值Vref(a)周围的一定范围为止。然后，流过Tap的电流升高，流过Tan的电流降低，直到Tan截止为止，那么，经由Tbn、Tap、Rn的电流流向在输出端Kn提供所述“低”电压，在输出端Kp提供所述“高”电压，直到Vin继续升高并达到参考值Vref(b)周围的一定范围为止，那么，流过Tbp的电流升高，流过Tbn的电流降低，直到Tbn截止为止，那么，经由Tbp、Tcn、Rp的电流流向在输出端Kp提供所述“低”电压，在输出端Kn提供所述“高”电压。当输入信号Vin继续升高并达到参考电压Vref(c)周围的一定范围内时，流过Tcp的电流升高，流过Tcn的电流降低，直到Tcn截止为止，那么，经由Tbp、Tcp、Rn的电流流向在输出端Kn提供所述“低”电压，在输出端Kp提供所述“高”电压。如上所述，在每个电流流向中，一对晶体管中总有一个晶体管是完全导通的，而该电流流向中的电流由输入信号根据该电流流向中的另一晶体管来决定。
图4示出了输出端Kp和Kn的信号。利用该交叉连接折叠电路获得折叠因数3。这种情况下，该折叠单元中得到的输出电压具有公共值Vdd-3/2·Itail·Rload和电压摆动Itail·Rload。但是，与单个晶体管对相比，与并行折叠电路相反，Rload的值没有由于折叠而改变，这是因为持续地只有一个电流流向。可用的电源电压中只有一小部分消耗在该电流流向中完全导通的晶体管上的电压降上，超过单个晶体管对上消耗的功率。这说明折叠实际上没有消耗功率。
在高速模数转换器或在部分转换由高速转换实现的模数转换器中，需要相当多数量的比较器；应用上述折叠电路可以减少该数量。为了进一步提高折叠因数，需要将多个折叠电路连接起来。图5中示出了三个并行折叠电路P1、P2和P3与第四个并行折叠电路P4排列成级联结构的情况。折叠电路P1具有输入信号Ap、An；Dp、Dn；Gp、Gn，提供信号Kp、Kn。折叠电路P2具有输入信号Bp、Bn；Ep、En；Hp、Hn，提供信号Lp、Ln。折叠电路P3具有输入信号Cp、Cn；Fp、Fn；Ip、In，提供信号Mp、Mn。折叠电路P1、P2和P3的输出信号构成折叠电路P4的输入信号。折叠电路P4的输出信号为Xp、Xn。图6A、6B、6C示出了折叠电路P1、P2和P3的输出信号，图6D示出了折叠电路P4的输出信号。该并行折叠电路的级联结构得到折叠因数9。
与以上参考图1和3的描述相同，输入信号Ap、An；Bp、Bn；...；Hp、Hn；Ip、In由输入信号Vin和参考信号Vref(a)、Vref(b)、...、Vref(h)、Vref(i)构成，其中0＜Vref(a)＜Vref(b)＜...＜Vref(h)＜Vref(i)。在图1和3中，假定折叠电路的放大率是线性的，且参考电压周围的范围正好彼此连续。然而，实际上放大率不是线性的，且这些连续的范围有一些重叠。因此，并行折叠电路P1、P2和P3按以下方式相继激活当输入信号Vin升高且达到Vref(a)周围的范围内时，电路P1激活；当Vin达到Vref(b)周围的范围内时，电路P2激活；当Vin达到Vref(c)周围的范围内时，电路P3激活；当Vin达到Vref(d)周围的范围内时，电路P1再次激活；等等。
如图7所示，当这样的级联结构由三个交叉连接折叠电路D1、D2、D3与第四个交叉连接折叠电路D4组成时，将会出现问题。
当升高的输入信号Vin达到参考电压Vref(c)周围的范围内时，折叠电路D1中提供了经由Tdn、Tap、Rn的电流流向，从而在该范围的末端，Kn为“低”而Kp为“高”，由于折叠电路D2中经由Ten、Tbp、Rn的电流流向，Ln将为“低”而Lp将为“高”，由于折叠电路D3中经由Tfn、Tcp、Rn的电流流向，Mn将为“低”而Mp将为“高”。这种情况下，在折叠电路D4中将得到经由Tln、Tmp、Rn的电流流向，且Xn将为“低”而Xp将为“高”。当之后输入信号达到参考电压Vref(d)周围的范围内时，在折叠电路D1中提供了经由Tdp、Tgn、Rn的电流流向，从而在该范围的末端，Kn为“高”而Kp为“低”；折叠电路D2和D3中的电流流向保持不变；Kn和Kp的变化对于折叠电路D4中的电流流向没有影响，在参考电压Vref(d)周围的范围内，Xn和Xp的输出电压保持不变。在参考电压Vref(f)周围的范围内出现相同的情况。图8示出了输出电压Xp，它是输入信号Vin的函数。交叉连接折叠电路D1-D4的这种连接得到因数为6的折叠，而在Vref(d)和Vref(f)周围的范围内没有获得折叠。
当将折叠电路D1-D4的这种连接应用在模数转换器中时，需要采取特定手段来实现Vref(d)和Vref(f)周围范围内电压的转换。根据本发明，这可以通过在所述Vref(d)和Vref(f)周围范围内提供折叠的手段来实现。在第一实施例中，这通过在Vref(d)、Vref(e)、Vref(f)周围范围内为相应的输出Mp、Mn改变输出Kp、Kn来实现，如9所示，在第二实施例中，这通过在Vref(d)、Vref(e)、Vref(f)周围范围内彼此相对地改变输出Lp、Ln来实现，如图10所示。在这些实施例中，可获得具有因数9的折叠。虽然该折叠因数也可以通过图5所示的四个并行折叠电路的连接来实现，但却避免了并行折叠电路的缺点。
图11更详细地示出了四个交叉连接折叠电路的连接。该实施例由三个部分构成部分I，包括由电阻阵列形成的参考电压电路，用于提供一系列参考电压Vref(a)、Vref(b)、...、Vref(i)，和放大器电路，用于从输入信号Vin和所述参考电压导出部分II中晶体管的基极输入信号Ap、An，Bp、Bn，...，Ip、In；部分II，包括三个交叉连接折叠电路D1-D3；部分III，包括交叉连接折叠电路D4和根据图10的第二实施例在Vref(d)、Vref(e)、Vref(f)周围的范围内彼此相对地改变输出Lp、Ln的电路。
在Vref(d)、Vref(e)、Vref(f)周围的范围内，Ln必须由反向信号Ls代替，Lp必须由反向信号Lr代替。在其他范围内，Ln＝Lr，Lp＝Ls。因此，在部分III中提供由晶体管T1、T2、T3、T4构成的电路DS1。这些晶体管是受控的，从而，在所述范围Vref(d)、Vref(e)、Vref(f)内，T1、T2截止，T3、T4导通，而在其他范围内，T1、T2导通，T3、T4截止。这些开关的控制信号是在电路DS2中通过输出端Kp、Mn和Kn、Mp上的电压之间进行电阻插值(resistiveinterpolation)导出的。所以，电压R1和R2是通过分别对Kp、Mn和Kn、Mp上的电压进行插值得到的。例如，可以选择R1位于Kp和Mn之间，R2位于Kn和Mp之间。由于只有R1和R2的交叉位置是有关的，所以插值信号的确切值并不重要。分别通过放大器DA1和DA2，由R1和R2得到差值R1-R2和R2-R1。在Vref(d)、Vref(e)、Vref(f)周围的范围内，R2＞R1，从而Lp、Ln由它们的反向值代替，而在其他范围内，R1＞R2，Lp、Ln被施加到D4中各个晶体管的基极。
图12示出了作为Vin的函数的Kp、Mn、R1、R2。从这些函数可见，只有在Vref(d)、Vref(e)、Vref(f)周围的范围内，才有R2＞R1，而在其他范围内，R2≤R1。
图13更详细地示出了一个七重交叉连接折叠电路。当Vin＝0时，提供了经由Tdn、Tbn、Tan、Rp的电流流向，从而，Zp的输出为“低”，Zn的输出为“高”。当Vin升高并达到Vref(a)周围的范围内时，流过Tap的电流升高，流过Tan的电流降低，直到Tan截止为止，那么，经由Tdn、Tbn、Tap、Rn的电流流向在Zp上提供电压“高”，在Zn上提供电压“低”。当Vin继续升高并达到Vref(b)周围的范围内时，流过Tbp的电流升高，流过Tbn的电流降低，直到Tbn截止为止，那么，经由Tdn、Tbp、Tcp、Rp的电流流向在Zp上提供所述“低”电压，在Zn上提供所述“高”电压。当Vin继续升高并达到Vref(c)周围的范围内时，流过Tcp的电流升高，流过Tcn的电流降低，直到Tcn截止为止，那么，经由Tdn、Tbp、Tcp、Rn的电流流向在Zp上提供所述“高”电压，在Zn上提供所述“低”电压。当Vin继续升高并达到Vref(d)周围范围内时，流过Tdp的电流升高，流过Tdn的电流降低，直到Tdn截止为止，那么，经由Tdp、Tfn、Ten、Rp的电流流向在Zp上提供所述“低”电压，在Zn上提供所述“高”电压。当Vin继续升高并达到Vref(e)周围范围内时，流过Tep的电流升高，流过Ten的电流降低，直到Ten截止为止，那么，经由Tdp、Tfn、Tep、Rn的电流流向在Zp上提供所述“高”电压，在Zn上提供所述“低”电压。当Vin继续升高并达到Vref(f)周围范围内时，流过Tfp的电流升高，流过Tfn的电流降低，直到Tfn截止为止，那么，经由Tdp、Tfp、Tgn、Rp的电流流向在Zp上提供所述“低”电压，在Zn上提供所述“高”电压。当Vin继续升高并达到Vref(g)周围范围内时，流过Tgp的电流升高，流过Tgn的电流降低，直到Tgn截止为止，那么，经由Tdp、Tfp、Tgp、Rn的电流流向在Zp上提供所述“高”电压，在Zn上提供所述“低”电压。当Vin继续升高并达到Vref(h)周围范围内时，流过Tgp的电流升高，流过Tgn的电流降低，直到Tgn截止为止，那么，经由Tdp、Tfp、Tgp、Rn的电流流向在Zp上提供所述“高”电压，在Zn上提供所述“低”电压。这种情况下，不需应用根据本发明的手段，就可获得一个7重折叠。
通过应用本发明的手段将该电路与图3和图11的部分II所示的七个三重交叉连接折叠电路进行组合，可将该七重交叉连接折叠电路扩展成三重的七交叉连接折叠电路。图14示出了这种结构。在该实施例中，图13的结构形成了图11中部分III的替代实施例，而在这种情况下，部分II包括7个三重交叉连接折叠电路。
为了参考图13描述后一个实施例并表示图13的电路形成了图11所示实施例中的部分III，这7个三重折叠电路S1、S2、...、S7的输出由Ap、An，Bp、Bn，...，Gp、Gn表示，如图14所示。由于每个三重折叠电路覆盖三个输入信号范围，例如范围1、7、14，2、8、15，3、9、16等(与图7和图11中的标号相同)，所以Ap、Bp、Bn、...、Gp的值是连续的，如下表所示。在所述表中，在各范围内升高的电压由R表示，在各范围内降低的电压由F表示，在各范围内恒定的高电压电平由H表示，在各范围内恒定的低电压电平由L表示。三重折叠电路S1、S2、...、S7的输出被施加到电路W。该电路W与图13的电路相同，其输出端为Zp和Zn。
Zp*表示不采用根据本发明的手段时p输出的电压，如表中所示并如图15所示。在六个范围内，即参考电压Vref(8)、Vref(9)、Vref(10)、Vref(12)、Vref(13)、Vref(14)周围，不发生折叠。Zp*的输出信号可以用序列L-R-F-R-F-R-F-R-H-H-H-F-L-L-L-R-F-R-F-R-F-R-H表示。
可以通过在范围Vref(8)、Vref(9)期间反转Bp和Bn的值，在范围Vref(8)、Vref(9)、Vref(10)、Vref(11)、Vref(12)、Vref(13)、Vref(14)期间反转Dp和Dn的值，在范围Vref(12)、Vref(13)期间反转Fp和Fn的值，来得到完整的折叠。Zp的输出信号可以用序列L-R-F-R-F-R-F-R-F-R-F-R-F-R-F-R-F-R-F-R-F-R-H表示，即连续升高和降低的电压的正确序列。通过这种处理，获得具有折叠因数21的完整折叠。在该表中，括弧中表示的是反转的电压电平。所描述的该用于获得完整折叠的手段是最简洁的解决方案。然而，与图9和10中所示例子类似的其他方法也是可行的。
通过电路Q1、Q2、Q3执行反转操作，这些电路与图11的部分III中的电路DS1具有相同的结构。它们中的每一个包括由信号B1、B2，D1、D2，F1、F2控制的四个晶体管，这些信号B1、B2，D1、D2，F1、F2是根据分别对Bp和Cn、Bn和Cp、Gp和An、Gn和Ap、Ep和Fn以及En和Fp之间进行电阻插值而获得的电压导出的。
在Vref(8)、Vref(9)周围的范围内，B2＞B1，而在其他范围内，B1＞B2。当B1＞B2时，晶体管Tbn和Tbp的基极分别由信号Bn和Bp控制，而当B2＞B1时，这些晶体管分别由Bp和Bn控制。在Vref(8)、Vref(9)、Vref(10)、Vref(11)、Vref(12)、Vref(13)、Vref(14)周围的范围内，D2＞D1，而在其他范围内，D1＞D2。在Vref(12)、Vref(13)周围的范围内，F2＞F1，而在其他范围内，F1＞F2。对于晶体管Tbn和Tbp，可以分别获得对于各晶体管Tdn、Tdp，Tfn、Tfp的控制信号的相同反转。
总结以上内容可知，在图11的实施例中，应用了三重折叠电路(部分II)，并将该三重折叠电路与两个差分晶体管和一个差分电阻对级联(部分III)，还提供了一个反转电路与该级联结构的最后一级协作。在图14的实施例中，应用了七个三重折叠电路(部分II)，并将他们分别与四个、两个和一个差分晶体管对级联(部分III)，还提供了三个反转电路与该级联结构中的后两级协作。
通常，部分II包括2n-1个三重折叠电路，并且在部分III中，分别具有处于级联结构的2n-1、2n-2、...、20个差分晶体管对，还提供了反转电路与该级联结构中的后2n-2级协作。这种情况下，m＝3(2n-1)个参考电压就足够了。在图11的实施例中，n＝2；在图13的实施例中，n＝3。当例如n＝4时，在部分II中将有15个三重折叠电路，在部分III中有8、4、2、1个差分晶体管对的级联结构，在最后三级中需要反转电路来获得完整的折叠。
这里描述的这些实施例是为了说明、而不是限制本发明。本领域技术人员在不偏离所附权利要求中限定的本发明保护范围的前提下，可以对这些实施例进行各种修改。三重交叉连接折叠电路的数量可以与上述实施例中的3或7不同。交叉连接折叠电路的数量和结构也可以与图11的部分III中和图14的模块W(即图13的电路)不同。三重折叠电路覆盖三个输入信号范围的顺序也可以不同于上述范围1、7、14，2、8、15，3、9、16等的顺序，例如，在一个次优选的实施例中，顺序为1、2、3，4、5、6，7、8、9，等等。这种情况下，不使用根据本发明的手段的输出信号Zp*将如图16所示，而要获得完整折叠的反转操作则变得更复杂。当然，在与图15相同数量的参考电压周围范围内没有折叠。
根据本发明的折叠电路可以应用于模数转换器中，例如，在高速转换器中用于减少比较器的数量，或在包括粗和细分辨率转换的转换器中用于减少比较器的数量。所以，可以由高速转换器或连续渐近转换器实现粗转换，以及在根据本发明的折叠后实现细转换；这种细转换也可以由高速转换或连续渐近转换实现。然而，高速转换器和连续接近转换器的组合在实践中很少应用；当需要高转换速率时应用高速转换，而连续渐近转换由于其反馈结构需要更多时间。
权利要求
1.交叉连接折叠电路，包括参考电压电路，提供一系列m个参考电压(Vref(k)，k＝1、2、...、m)；放大器电路，响应于输入信号(Vin)和所述参考电压(Vref(k))，提供一系列控制信号(Vin-Vref(k)和-Vin+Vref(k))；以及级联结构中的多个差分晶体管对，由所述控制信号控制，每个差分晶体管对在所述参考电压之一周围的电压范围内是激活的；其特征在于，提供了2n-1个三重交叉连接折叠电路，每个三重交叉连接折叠电路包括三个差分晶体管对，并且在具有所述2n-1个折叠电路的级联结构中，在n-1个连续级中分别包括2n-1、2n-2、...、20个差分晶体管对，其控制信号由这一系列的三重交叉连接折叠电路提供，并且m＝3(2n-1)，同时，为了获得完整的折叠，提供了与所述级联结构的后2n-2级中的晶体管对协作的开关电路，用于向提供完整折叠的各差分晶体管对的那些晶体管提供相应的控制信号。
2.根据权利要求1所述的交叉连接折叠电路，其特征在于，所述交叉连接折叠电路由三个连续激活的三重交叉连接折叠电路(D1、D2、D3)和与之级联的另一个三重交叉连接折叠电路(D4)构成，并且，提供了一个开关电路，用于交换由第一个激活的三重折叠电路(D1)和最后一个激活的三重折叠电路(D3)向所述另一个三重折叠电路(D4)提供的控制信号(n＝2，图9)。
3.根据权利要求1所述的交叉连接折叠电路，其特征在于，所述交叉连接折叠电路由三个连续激活的三重交叉连接折叠电路(D1、D2、D3)和与之级联的另一个三重交叉连接折叠电路(D4)成，并且，提供了一个开关电路，用于反转由中间的激活的三重折叠电路(D2)向所述另一个三重折叠电路(D4)提供的控制信号(n＝2，图10和11)。
4.根据权利要求1所述的交叉连接折叠电路，其特征在于，所述交叉连接折叠电路由七个连续激活的三重交叉连接折叠电路(S1-S7)和与之级联的七重交叉连接折叠电路(W)构成，其中所述七重折叠电路(W)包括三个连续级中的4、2、1个差分晶体管对，并且提供了三个开关电路(Q1-Q3)，用于反转由所述七个激活的三重折叠电路中的三个电路向后两级中的差分晶体管对提供的控制信号(n＝3，图14和13)。
5.根据权利要求3或4所述的交叉连接折叠电路，其特征在于，一个开关电路具有多个开关晶体管，以将所述控制信号分别传送到所述差分晶体管对的第一和第二晶体管的基极，或分别传送到所述差分晶体管对的第二和第一晶体管的基极。
6.根据权利要求5所述的交叉连接折叠电路，其特征在于，所述开关晶体管由差值信号控制，所述差值信号是根据通过在所述2n-1个连续激活的三重交叉连接折叠电路中的两个电路的输出信号之间进行电阻插值而获得的电压导出的。
7.配备有根据前述任一权利要求所述的折叠电路的模数转换器。
全文摘要
一种交叉连接折叠电路，包括参考电压电路，提供m个参考电压；放大器电路，响应于输入信号和参考电压，提供控制信号；文档编号H03M1/14GK1830146SQ200480021832
公开日2006年9月6日 申请日期2004年7月26日 优先权日2003年7月30日
发明者彼得·C·S·朔尔特斯 申请人:皇家飞利浦电子股份有限公司