专利名称：传输线终端补偿电路的制作方法
技术领域：
本发明是关于传输线终端电阻，尤其是有关于一种数字调校方式的终端电阻补偿电路。
背景技术：
过去二十年间，在激增的各种运算装置的推波助澜下，运算能力是以几何级数的速度成长。随着运算能力的提升，现今各种装置之间信号传输的速度也都开始达到GHZ以上，而在这样高速下，任何信号传输的导线，像是同轴电缆、微带线(microstrip line)等，都可视为有电阻成份与电感成份串联、导线间有电容成份与电导成份并联的所谓的传输线(transmission line)。
当信号在传输线上高速奔驰抵达终点而欲进入终端元件(如CPU、memory等IC)内工作时，传输线本身的特性阻抗(characteristicsimpedance)必须要与终端元件内部的阻抗相匹配，才会使得反射系数为零，而不致引起信号的回响(ringing)与失真(distortion)。一般而言，要做到对传输线的阻抗匹配是在传输线的终端对地提供一个阻抗相同的终端电阻(termination resistor)，如图1所示，如果传输线T的特性阻抗Zo是28欧姆(ohm)，而终端电阻R的阻抗Zt也是28欧姆(ohm)，信号S就会经历最小的反射与失真，因此可以大幅提升高速传输下信号的完整性(integrity)。但是这样的安排会信号S只有50％的功率会到达传输线的终点，所以实务上会对终端电阻的阻抗做更仔细的安排，以期能在功率、失真等几个条件因素内取得一个平衡。
公知的终端电阻的设置方式有芯片外(off-chip)与芯片内(on-chip或on-die)两种。芯片外的做法会增加电路板布局的复杂度，同时因为电路(trace)的不同，会有所谓阻抗不连续(impedance discontinuity)的情形，而这些阻抗不连续之处，就会造成反射的发生。相对的，芯片内的做法则一般有较好的信号完整性以及适合更高速的应用。采用芯片内的终端电阻的关键点是要能准确调校(calibrate)终端电阻的阻抗，可是因为温度、制程、以及电压(受到噪声的影响)上的变异，一般公知的采用CMOS制程的终端电阻的误差可达到30％。
发明内容
本发明的主要目的是在提出一种终端电阻的补偿电路，以解决公知的芯片内的终端电阻的缺点。本发明所提出的终端电阻补偿电路，可以产生精确的终端阻抗，以补偿因为制程、温度、电压的变化等所造成的终端阻抗的误差。
本发明的另一目的是在提出一种终端电阻的补偿电路，所产生的终端阻抗是外部阻抗Rext(亦即所要匹配的传输线特性阻抗)的k/m倍(k＞0，m≥1)，而不限于仅能产生等于外部阻抗、或是外部阻抗的一个固定倍数的终端阻抗，因此可以在设计上权衡功率、失真等因素时有更大的弹性。
本发明的最大特点是以数字的方式调校包含n+1(n≥1)个电阻并联的电阻数组，这n+1个电阻分别具有20×k×r、21×k×r、22×k×r、...、2n×k×r等阻抗值，其中r、k是事先决定好的一个阻抗值与倍数。本发明藉由打开或关闭和这n+1个电阻串联的n+1个开关装置，而使得这个电阻数组呈现Rext×k/m的终端阻抗。
兹配合所附附图、具体实施例来详细对本发明进行说明。
图1显示一传输线及终端电阻的示意图；图2是依据本发明一实施例的终端电阻数组的示意图；图3是依据本发明一实施例的调校电路的示意图。
图中1 芯片10 开关装置12 开关装置20 电阻22 电阻30 接触垫 40 比较计数装置50 参考电阻60 电阻
VDD内部电源 70 电阻Ro终端阻抗 b0～bn控制信号S 信号Ro1阻抗Zt 终端电阻阻抗Zo 传输线特性阻抗具体实施方式
本发明所提出的终端电阻补偿电路，是实施于芯片1内部以提供匹配这个芯片外部高速I/O传输线的终端阻抗。这个终端电阻补偿电路主要包含一调校电路、以及一终端电阻数组。
图2是依据本发明一实施例的终端电阻数组的示意图。如图2所示，本发明的终端电阻数组，是包含n+1(n≥1)个并联的电阻20，这n+1个电阻20的阻抗分别为20×k×r、21×k×r、22×k×r、...、2n×k×r(k，r＞0)，这n+1个电阻20按照阻抗大小依序排列。每个电阻20各自串联一个开关装置10。这n+1个开关装置10可以是以PMOS或是NMOS所实施的切换开关，这些开关10是呈短路或是断路的状态，是分别由b0、b1、b2、...、bn控制信号所控制。Ro则是这个电阻数组由芯片外部看进去、用以补偿外部阻抗Rext的终端阻抗。接触垫(pad)30则是传输线(未标号)与芯片1的接点。
请注意到，控制信号b0、b1、b2、...、bn是由调校电路所输出的，也就是说，各别开关装置的开启或关闭是由调校电路所决定的。比如说，如果调校电路输出的信号是b0短路、b1断路、b2断路、b3～bn都短路的话，本发明所产生的终端阻抗Ro就会是20×k×r、23×k×r、24×k×r、...、2n×k×r并联的结果。而以下将详细说明的调校电路会使得Ro和外部阻抗Rext之间，具有下列的关系Ro＝Rext×k/m其中m(m≥1)、k均是事先决定好的参数。藉由适当的选择这些参数值，可以使得本发明所产生的终端阻抗Ro能依设计者的需要而有弹性的变化。因此本发明不限于仅能产生等于外部阻抗Rext、或是外部阻抗Rext的一个固定倍数的终端阻抗Ro，所以在设计上可以平衡功率、失真等因素而有更大的弹性。
图3是依据本发明一实施例的调校电路的示意图。如3图所示，调校电路也包含有一个和终端电阻数组相同架构的比较电阻数组，这个比较电阻数组也包含n+1个并联的电阻22，这n+1个电阻22的阻抗分别为20×r、21×r、22×r、...、2n×r，这n+1个电阻22按照阻抗大小依序排列。每个电阻22各自串联一个开关装置12。这n+1个开关装置12和图2所示的开关装置10均由控制信号b0、b1、b2、...、bn开关。Ro1是这个电阻数组所表现出来的阻抗。请注意到，终端电阻数组的电阻20和比较电阻数组的电阻22二者的排列是依照相同的大小顺序，因此控制信号bj(0≤j≤n)同时控制和电阻2j×k×r串连的开关装置10、以及和电阻2j×r串连的开关装置12。
调校电路的其它部份则构成一个比较计数电路(未标号)，其中的比较计数装置40是以A、B两点的电压为输入，而以控制开关装置10、12的控制信号b0、b1、b2、...、bn为输出。比较计数装置40内含有一个计数器(未图标)，计数器在A、B两点的电压不等时，会由0开始递增计数，比较计数装置40会将计数器的值以二进制的方式由b0、b1、b2、...、bn输出。也就是说，比较计数装置40从b0、b1、b2、...、bn循序输出000..000、000...001、000...010、000...011、等等。而b0、b1、b2、...、bn会导致各别开关装置12的短路或断路，进而改变比较电阻数组的阻抗Ro1。计数器会继续计数直到Ro1到达某一数值、使得A、B两点的电压相等。
在比较计数电路中，电阻50是采用所欲匹配的外部阻抗Rext相同的阻抗，电阻70是采用电阻60的1/m(m≥1)。藉由这样的安排，以及前述计数器的动作，因此当A、B两点的电压相等时，b0、b1、b2、...、bn所造成的各别开关装置12的短路或断路会致使Ro1＝Rext/m而且因为终端电阻数组的每一个电阻20都是比较电阻数组里位置对应的电阻22的k倍，而且两者共享控制信号b0、b1、b2、...、bn，所以Ro＝Rext×k/m比较计数电路可有多种实施方式，比如说比较计数装置40的计数器可以采用任何适当的计数器电路，电压的比较可以采用差分放大器等公知的技术，相关领域具一般技术人员可以轻易推知，故于此不予赘述。电阻50、60、70可以采用PMOS或其它适当的实施方式。
总体来说，本发明藉由b0、b1、b2、...、bn控制信号来开关比较电阻数组里的二进制方式排列的各个电阻22，使得比较电阻数组的阻抗逼近于Rext/m。进而利用同样的b0、b1、b2、...、bn控制信号，使得终端电阻数组表现出Rext×k/m的阻抗，以适当的匹配外部阻抗Rext。
藉由以上较佳具体实施例的详述说明，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范围加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的变形都属于本发明的保护范围。
权利要求
1.一种传输线终端电阻补偿电路，是实施于一芯片内部以提供与该芯片的一外部传输线的一外部阻抗相匹配的一终端阻抗，该传输线终端电阻补偿电路包含一终端电阻数组，该终端电阻数组包含n+1(n≥1)个并联的第一电阻，该n+1个第一电阻的阻抗分别为20×k×r、21×k×r、22×k×r、...、2n×k×r(k，r＞0)，该n+1个第一电阻按照阻抗大小依序排列，每个该第一电阻各自串联一第一开关装置，该n+1个第一开关装置各自是呈短路与断路的状态，是分别由n+1个控制信号b0、b1、b2、...、bn所控制，该终端电阻数组的阻抗即为该终端阻抗；以及一调校电路，该调校电路进一步包含一比较电阻数组、一比较计数电路；该比较计数电路是以该n+1个控制信号b0、b1、b2、...、bn为输出；该比较电阻数组包含n+1个并联的第二电阻；该n+1个第二电阻的阻抗分别为20×r、21×r、22×r、...、2n×r；该n+1个第二电阻按照阻抗大小、以及与该终端电阻数组的第一电阻相同顺序排列；每个第二电阻各自串联一第二开关装置；该n+1个第二开关装置各自是呈短路与断路的状态，是分别由该个控制信号b0、b1、b2、...、bn所控制；其中，该比较计数电路输出的控制信号bj(0≤j≤n)同时控制和第一电阻2j×k×r串连的第一开关装置、以及和第二电阻2j×r串连的第二开关装置；该比较电路是依照所欲匹配的该外部阻抗，自动调整输出该b0、b1、b2、...、bn控制信号，进而开启与关闭对应的第一与第二开关装置，直至该比较电阻数组的阻抗等于该外部阻抗的1/m(m≥1)时固定该b0、b1、b2、...、bn控制信号的输出，进而致使该终端电阻数组的阻抗等于该外部阻抗之k/m。
2.如权利要求1所述的传输线终端电阻补偿电路，其中该第一开关装置是以PMOS与NMOS两种方式之一实施。
3.如权利要求1所述的传输线终端电阻补偿电路，其中该第二开关装置是以PMOS与NMOS两种方式之一实施。
全文摘要
本发明提出一种芯片内终端电阻的补偿电路，可以产生精确的终端阻抗以补偿因为制程、温度、电压的变化等所造成的终端阻抗的误差。本发明的最大特点是以数字的方式调校包含n+1个分别具有文档编号H03H7/40GK1815884SQ200510007610
公开日2006年8月9日 申请日期2005年2月6日 优先权日2005年2月6日
发明者林鹏飞 申请人:奇岩电子股份有限公司