专利名称：低噪声倍频锁相环的制作方法
技术领域：
本实用新型属于无线电技术领域，具体涉及到低噪声倍频锁相环。
背景技术：
锁相环是用一个参考频率源来控制另一个频率源的装置，比较普遍的用于频率合成领域，用途很广，如原子钟、低噪声频率发生器以及电子测试仪器频率控制器等方面。有时它可以分别在近旁频和远旁频兼具两个频率源的噪声优点。倍频锁相环路普遍采用数字分频方式进行锁相。因为数字电路的引入，对近旁频相位噪声会有较大的恶化。
倍频采用谐波发生滤波器也较为普遍，其近旁频可以做到很好，但是会有较大的其它谐波频率分量，而且远旁频端噪声较大。倍频器在原子钟电路中也较为普遍。
发明内容
本实用新型所要解决的技术问题在于提供一种设计合理、结构简单、噪声低、调试简单的低噪声倍频锁相环。
解决上述技术问题所采用的技术方案是它包括与压控振荡器的压控端连接的倍频滤波器；放大器，该电路的输入端接倍频滤波器的输出端；定向耦合器，该电路的输入端接放大器的输出端；混频电路1，该电路的输入端接定向耦合器的输出端；低通滤波器，该电路的输入端接混频器1的输出端；混频电路2，该电路的输入端接定向耦合器和低通滤波器的输出端；环路滤波器，该电路的输入端接混频器2的输出端；它还包括压控晶振，该电路的输入端接环路滤波器的输出端、输出端接混频电路1。
本实用新型与分频锁相环相比，采用了倍频滤波器，在偏频1Hz处噪声小于-140dBc/Hz。采用了放大器和回路滤波器为有电源电路，减少了电源噪声引入，电路结构简单，调试难度小。本实用新型具有设计合理、结构简单、噪声低、调试简单等优点，可在原子钟、低噪声频率发生器以及电子测试仪器的频率控制器等领域推广应用。
图1是本实用新型的电气原理方框图。
图2是本实用新型的电子线路原理图。
具体实施方式
以下结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些实施例。
图1是本实用新型的电气原理方框图，参见图1。在图1中，本实用新型是倍频滤波器、放大器、定向耦合器、混频电路1、低通滤波器、混频电路2、环路滤波器、压控晶振连接构成。倍频滤波器的输入端接压控振荡器的压控端，外来参考信号BVA8600晶振，频率为10MHz、功率为7dBm，放大器的输入端接倍频滤波器的输出端，定向耦合器的输入接放大器的输出，混频电路1的输入端接定向耦合器耦合端，低通滤波器输入端接混频电路1的输出端，混频电路2的输入端接低通滤波器和定向耦合器的输出端，环路滤波器的输入接混频器2的输出端，压控晶振的输入端接环路滤波器的输出端、输出端接混频电路1，压控晶振输出频率为100MHz、功率为7dBm信号到混频电路1。
在图2中，本实施例的倍频滤波器由二极管D1～二极管D4、电感L1～电感L5、C4、C5、C12、C13、C14连接构成。电感L1的一端接高稳晶振的输出端、另一端接二极管D1的正极和二极管D3的负极以及C12的一端，高稳晶振的输出频率为10MHz、功率为7dBm，C12为整流前的匹配电容，二极管D1的负极接二极管D2的负极，二极管D3的正极接二极管D4的正极，电感L2的一端接二极管D1和二极管D2的负极、另一端接二极管D3和二极管D4的正极，二极管D2的正极和二极管D4的负极接C13和电感L3以及电感L4的一端，C13的另一端和电感L3的另一端接地，电感L4的另一端接C14的一端，C14的另一端接C5和电感L5以及电感L6的一端，C13、C14、电感L3、电感L4连接成一级带通滤波器。C5的另一端和电感L5的另一端接地，电感L6的另一端接C4的一端，C4的另一端接放大器，C5、C4、电感L5、电感L6连接成二级带通滤波器。输入驱动电感L2始终有向下电流，从而在整流输出端产生方波整流效果，因为方波中不含有偶次谐波分量，整流输出的频率分量在50MHz上下最近的是30MHz和70MHz。由于前端整流只产生奇次谐波，后面的两级带通滤波器较为容易实现50MHz以外的谐波分量的抑制，本电路谐波分量小于-50dBc，输入10MHz、功率为7dBm，输出50MHz、功率为-15dBm，效率较高。
本实施例的放大器由集成电路U3、R7～R10、C7～C11连接构成，集成电路U3的型号为MEAR7433。集成电路U3的输入端4脚接C4的另一端并通过R8接C10的一端和电源、1脚通过R7接C8的一端和电源、8脚通过R9接C9的一端和电源、5脚通过R10接C11的一端和电源、7脚和3脚接地、6脚和7脚接地，C8～C11的另一端接地，C7的另一端接定向耦合器。50MHz信号滤波后进入放大器，放大器的C8～C11为电源滤波器，R8、R10调节放大器工作点。从集成电路U3的4脚输入经放大后从5脚输出，输出频率50MHz功率9dBm的信号。
本实施例的定向耦合器由耦合器M3构成，耦合器M3的型号为ZEDC-10-2B。耦合器M3的1脚接C7的另一端、2脚接混频电路2、3脚接混频电路1。放大器输出的信号进入耦合器M3，从耦合器M3的输出端3脚输出频率为50MHz、功率为7dBm的信号，从耦合器M3的输出端2脚输出频率为50MHz、功率为-2dBm的信号。
本实施例的混频电路1由混频器M1构成，混频器M1的型号为ROSE-1。混频器M1的2脚接耦合器M3的2脚、3脚接低通滤波器、1脚接压控晶振。
本实施例的低通滤波器由集成电路U4构成，集成电路U4的型号为7PL-606。集成电路U4的1脚接混频器M1的3脚、2～8脚接地、9脚接混频电路2。低通滤波器对于150MHz的频率分量的抑制大于50dBc。
本实施例的混频电路2由混频器M2构成，混频器M2的型号为ROSE-1。混频器M2的1脚接耦合器M3的3脚、2脚接集成电路U4的9脚、1脚接环路滤波器。
本实施例的环路滤波器由集成电路U1、集成电路U2、R1～R6、C1～C3连接构成，集成电路U1和集成电路U2的型号是OP27为低噪声放大器。集成电路U1的反相输入端2脚通过R2、R1接混频器M2的3脚并通过R3接输出端6脚、同相输入端接地、7脚接12v电源正极、4脚接12v电源负极、输出端通过R4接集成电路U2的反相输入端2脚和C2的一端，C1的一端接R1与R2之间、另一端接地，C1、R1、R2连成低通滤波，集成电路U1、R2、R3连接成比例放大器。集成电路U2的同相输入端接地、7脚接12v电源正极、4脚接12v电源负极、输出端接C3的一端以及通过R5接C2的另一端和C3的另一端并通过R6接压控晶振，集成电路U2、C2、C3、R4、R5连接成参考减压调整比例积分放大器。混频电路1产生的电信号先经低通滤波、比例放大器放大，再经参考减压调整比例积分放大器放大，输出到压控晶振。
本实施例的压控晶振由集成电路U5构成，集成电路U5的型号是OXLN50D-S-JP-V。集成电路U5的输入端1脚通过R6接集成电路U2的输出端、输出端2脚接混频器M1的1脚。
权利要求1.一种低噪声倍频锁相环，其特征在于它包括与压控振荡器的压控端连接的倍频滤波器；放大器，该电路的输入端接倍频滤波器的输出端；定向耦合器，该电路的输入端接放大器的输出端；混频电路1，该电路的输入端接定向耦合器的输出端；低通滤波器，该电路的输入端接混频器1的输出端；混频电路2，该电路的输入端接定向耦合器和低通滤波器的输出端；环路滤波器，该电路的输入端接混频器2的输出端；它还包括压控晶振，该电路的输入端接环路滤波器的输出端、输出端接混频电路1。
专利摘要一种低噪声倍频锁相环，其特征在于它包括与压控振荡器的压控端连接的倍频滤波器；放大器，该电路的输入端接倍频滤波器的输出端；定向耦合器，该电路的输入端接放大器的输出端；混频电路1，该电路的输入端接定向耦合器的输出端；低通滤波器，该电路的输入端接混频器1的输出端；混频电路2，该电路的输入端接定向耦合器和低通滤波器的输出端；环路滤波器，该电路的输入端接混频器2的输出端；它还包括压控晶振，该电路的输入端接环路滤波器的输出端、输出端接混频器1。本实用新型具有设计合理、电路结构简单、调试难度小、噪声低等优点，可在低噪声频率发生器以及电子测试仪器频率控制器等技术领域推广使用。
文档编号H03L7/08GK2847699SQ20052007965
公开日2006年12月13日 申请日期2005年11月8日 优先权日2005年11月8日
发明者姜海峰, 张首刚, 郭文阁 申请人:中国科学院国家授时中心