专利名称：线圈负载驱动输出电路的制作方法
技术领域：
本发明涉及用于对电动机和传动装置等线圈负载进行驱动的线圈负载驱动输出电路。
背景技术：
通常，为了驱动线圈负载，在采用脉宽调制(PWM)脉冲的装置中，因为由其切换产生的辐射噪声较多，所以存在对其它信号的串扰等影响等的问题。特别是，由于输出线圈负载的驱动电压的线圈负载驱动输出电路的驱动晶体管的电流输出能力大，所以由其切换产生的辐射噪声较大。
另一方面，作为减小一般的输出电路中的切换产生的噪声的措施，采用例如专利文献1、2中所示的方案。即，这些输出电路通过使电源侧驱动晶体管或者接地侧驱动晶体管缓慢地导通，获得噪声降低。另外，由此同时也能防止电源侧驱动晶体管和接地侧驱动晶体管的穿透电流。
但是，在此输出电路驱动的负载是线圈负载的情况下、即在输出电路是线圈负载驱动输出电路的情况下，由于线圈负载的电感性质就产生特别的现象。例如，如图4所示，在从输出端子OUT向线圈负载2提供电流I1的电源侧驱动晶体管111通过切换变为截止的情况下，由于根据线圈负载2的电感性质而电流继续流动，因此再生电流I2经过与接地侧驱动晶体管112并联存在的寄生二极管113流向线圈负载2。因而，此时输出端子OUT的电压从电源电位VCC急剧地下降为接地电位以下，由此产生辐射噪声。
通常通过将电容器等噪声减小元件安装在必要的位置可以解决此辐射噪声，但减少辐射噪声本身这点在性能和成本方面是重要的。
专利文献1日本特开平6-152374号公报。
专利文献2日本特开平11-317653号公报。
发明内容
本发明是鉴于相关理由作成的发明，其目的在于提供一种能够降低由切换产生的辐射噪声的线圈负载驱动输出电路。
为了达到上述目的，本发明的优选实施方式涉及的线圈负载驱动输出电路具备第1及第2控制晶体管，在电源电位和接地电位之间串联连接并从中间点输出电源侧驱动晶体管控制电压；第1以及第2限流阻抗元件，分别限制在第1及第2控制晶体管中流动的电流；第3及第4控制晶体管，在电源电位和接地电位之间串联连接并从中间点输出接地侧驱动晶体管控制电压；第3及第4限流阻抗元件，分别限制在第3及第4控制晶体管中流动的电流；电源侧驱动晶体管以及接地侧驱动晶体管，在电源电位和接地电位之间串联连接并分别由电源侧驱动晶体管控制电压或者接地侧驱动晶体管控制电压控制且从中间点输出用于驱动线圈负载的驱动电压；电源侧检测晶体管，由电源侧驱动晶体管控制电压控制当导通时强制性地使接地侧驱动晶体管截止；接地侧检测晶体管，由接地侧驱动晶体管控制电压控制当导通时强制性地使电源侧驱动晶体管截止。
作为优选，电源侧驱动晶体管是P型MOS晶体管，接地侧驱动晶体管是N型MOS晶体管，第2及第3限流阻抗元件比第1及第4限流阻抗元件的电阻值要大。
或者作为优选，电源侧驱动晶体管以及接地侧驱动晶体管皆是N型MOS晶体管，第1及第3限流阻抗元件比第2及第4限流阻抗元件的电阻值要大。
发明的效果根据本发明，线圈负载驱动输出电路，由于设置有分别限制各个控制晶体管中流动的电流的限流阻抗元件，所以能使电源侧驱动晶体管以及接地侧驱动晶体管缓慢截止以及导通，由此能够降低由切换产生的辐射噪声。
图1是本发明的优选实施方式涉及的线圈负载驱动输出电路的电路图。
图2是表示同上的各个部分中产生的波形的波形图。
图3是本发明的另一优选实施方式涉及的线圈负载驱动输出电路的电路图。
图4是对切换时的现象进行说明的电路图。
图中1、51-线圈负载驱动输出电路，2-线圈负载，15-接地侧检测晶体管，17-第1控制晶体管，18-第2控制晶体管，19、53-第1限流阻抗元件，20、54-第2限流阻抗元件，24、55-电源侧检测晶体管，26-第3控制晶体管，27-第4控制晶体管，28-第3限流阻抗元件，29-第4限流阻抗元件，30、56-电源侧驱动晶体管，31-接地侧驱动晶体管。
具体实施例方式
以下，参照附图同时说明本发明的最佳实施方式。图1是本发明的优选实施方式涉及的线圈负载驱动输出电路1的电路图。11是反相器，该反相器11将从图外的电动机控制电路或者传动装置控制电路输入到输入端子IN的高或者低电平的输入信号(PWM信号)反相输出。12和13是P型MOS晶体管和N型MOS晶体管，该P型MOS晶体管12以及N型MOS晶体管13在电源电位VCC和接地电位之间串联连接，输入反相器11的输出信号而从中间点即节点A反相输出。14是限流阻抗元件，该限流阻抗元件14限制在P型MOS晶体管12中流动的电流。15是N型MOS晶体管即接地侧检测晶体管，该接地侧检测晶体管15与节点A连接，由后述的节点D的电压即接地侧驱动晶体管控制电压控制。16是缓冲器，该缓冲器16对节点A的电压波形进行整形。17和18是P型MOS晶体管的第1控制晶体管和N型MOS晶体管的第2控制晶体管，该第1控制晶体管17以及第2控制晶体管18在电源电位VCC和接地电位之间串联连接，输入缓冲器16的输出信号而从中间点即节点B输出电源侧驱动晶体管控制电压。19和20是第1以及第2限流阻抗元件，该第1以及第2限流阻抗元件19和20分别限制在第1以及第2控制晶体管17和18中流动的电流。
进一步，21、22是P型MOS晶体管、N型MOS晶体管，该P型MOS晶体管21以及N型MOS晶体管22在电源电位VCC和接地电位之间串联连接，输入反相器11的输出信号而从中间点即节点C反相输出。23是限流阻抗元件，该限流阻抗元件23限制在N型MOS晶体管22中流动的电流。24是作为P型MOS晶体管的电源侧检测晶体管，该电源侧检测晶体管24与节点C连接，由节点B的电压即电源侧驱动晶体管控制电压控制。25是缓冲器，该缓冲器25对节点C的电压波形进行整形。26和27是作为P型MOS晶体管的第3控制晶体管和作为N型MOS晶体管的第4控制晶体管，该第3控制晶体管26以及第4控制晶体管27在电源电位VCC和接地电位之间串联连接，输入缓冲器25的输出信号而从中间点即节点D输出接地侧驱动晶体管控制电压。28及29是第3以及第4限流阻抗元件，该第3以及第4限流阻抗元件28、29分别限制在第3以及第4控制晶体管26、27中流动的电流。
进一步，30和31是作为P型MOS晶体管的电源侧驱动晶体管和作为N型MOS晶体管的接地侧驱动晶体管，该电源侧驱动晶体管30以及接地侧驱动晶体管31，在电源电位VCC和接地电位之间串联连接，分别由电源侧驱动晶体管控制电压或者接地侧驱动晶体管控制电压控制，从中间点经由输出端子OUT输出用于驱动线圈负载2的驱动电压。还有，在图1中，为了易于理解，表示有电源侧驱动晶体管30的漏极·栅极间的寄生电容32、和接地侧驱动晶体管31的漏极·栅极间的寄生电容33。另外，在线圈负载2的未图示的一侧设置与线圈负载驱动输出电路1同样的电路。
此处，限流阻抗元件14、19、20、23、28、29是电阻。限流阻抗元件14，是当接地侧检测晶体管15导通时即使P型MOS晶体管12导通也能使节点A的电压保持为低电平的程度的电阻值。限流阻抗元件23，是当电源侧检测晶体管24导通时即使N型MOS晶体管22导通也能使节点C的电压保持为高电平的程度的电阻值。第1限流阻抗元件19和第4限流阻抗元件29的电阻值相同或者大致相同(例如，1K至2KΩ)，比第2限流阻抗元件20和第3限流阻抗元件28的电阻值(例如10K至30KΩ)要小。
基于图2的波形图说明该线圈负载驱动输出电路1的动作。首先，说明电流从输出端子OUT向线圈负载2的方向流动的情况。还有，在同图中，OUT的波形表示此种情况下的输出端子OUT的电压波形，OUT'表示后述的电流从线圈负载2向输出端子OUT的方向流动时的输出端子OUT的电压波形。当来自输入端子IN的输入信号由高电平变为低电平时，节点A变为低电平，由于第1控制晶体管17导通而使节点B的电压按照由阻抗元件19的电阻值和寄生电容32的电容值决定的时间常数上升。随着节点B的电压变化，电源侧驱动晶体管30的导通电阻慢慢变高，线圈负载2由于电感的性质而继续流动电流，由此输出端子OUT的电压慢慢下降。因而，输出端子OUT的电压没有急剧下降，由此降低辐射噪声。
还有，此时电源侧检测晶体管24导通，而使节点C保持为高电平且节点D保持为低电平，因而，接地侧驱动晶体管31不管来自输入端子IN的输入信号还是被强制性地截止。于是，节点B的电压进一步上升在电源侧驱动晶体管30的栅极·源极间电压变得比阀值(threshold)小的情况下，电源侧驱动晶体管30变为所谓亚阀值区域并且导通电阻急剧变高，由此开始截止。接着，同时地电源侧检测晶体管24也开始截止，从而节点C变为低电平。由于第3控制晶体管26导通，节点D的电压就按照由阻抗元件28的电阻值和寄生电容33的电容值决定的时间常数上升。
此处，因为阻抗元件28比阻抗元件19的电阻值要大，所以节点D的电压按照比节点B的电压缓慢的方式上升。由此，即使在亚阀值区域，流动少量电流的电源侧驱动晶体管30完全截止之后电流就在接地侧驱动晶体管31中流动，由此也抑制这2个晶体管30、31中的穿透电流。为了抑制该穿透电流，需要使节点B的电压比较快地上升至电源电位VCC为止，由此如前所述那样阻抗元件19比阻抗元件28的电阻值要小。
在来自输入端子IN的输入信号由低电平变为高电平的情况下，节点C变为高电平，由于第4控制晶体管27导通而使节点D的电压按照由阻抗元件29的电阻值和寄生电容33的电容值决定的时间常数下降。随着节点D的电压变化，接地侧驱动晶体管31的导通电阻慢慢变高，虽然线圈负载2通过电感性质继续流动电流而使输出端子OUT的电压略微地下降，但由与接地侧驱动晶体管31并联存在的寄生二极管(图中未表示)钳位。还有，此时接地侧检测晶体管15导通，由此节点A被保持为低电平而节点B被保持为高电平，因而，电源侧驱动晶体管30不管来自输入端子IN的输入信号还是被强制截止。于是，节点D的电压进一步下降在接地侧驱动晶体管31的栅极·源极间电压变得比阀值(threshold)小的情况下，接地侧驱动晶体管31变为亚阀值区域并且导通电阻急剧变高，由此开始截止。接着，同时地接地侧检测晶体管15也开始截止，而使节点A变为高电平。由于第2控制晶体管18导通，节点B的电压就按照由阻抗元件20的电阻值和寄生电容32的电容值决定的时间常数缓慢地下降。随着该节点B的电压而输出端子OUT的电压慢慢地上升。因而，降低辐射噪声。
接着，对电流从线圈负载2向输出端子OUT的方向流动的情况进行说明。输出端子OUT(图2的波形OUT’)之外的各部分表示与前述同样的动作。在来自输入端子IN的输入信号由高电平变为低电平或者由低电平变为高电平的情况下，输出端子OUT的电压随着节点D的电压慢慢下降或者上升。也就是说，输出端子OUT的电压，从接地侧驱动晶体管31开始导通时开始下降，而从接地侧驱动晶体管31开始截止时开始上升。此种情况也同样地降低辐射噪声。
接着，对作为本发明的另一优选实施方式的线圈负载驱动输出电路进行说明。该线圈负载驱动输出电路51，如图3所示，将线圈负载驱动输出电路1中作为P型MOS晶体管的电源侧驱动晶体管30置换成作为N型MOS晶体管的电源侧驱动晶体管56。伴随于此，分别将作为P型MOS晶体管的电源侧检测晶体管24换成作为N型MOS晶体管的电源侧检测晶体管55，将缓冲器16换成反相缓冲器52，将第1限流阻抗元件19换成电阻值较大(例如10K至30KΩ)的第1限流阻抗元件53，将第2限流阻抗元件20换成电阻值较小(例如1K至2KΩ)的第2限流阻抗元件54。该线圈负载驱动输出电路51，虽然所述图2中节点B的电压波形上下相反，但进行与线圈负载驱动输出电路1同样的动作并且辐射噪声降低。
还有，线圈负载驱动输出电路1或者51，通过设置接地侧检测晶体管15以及电源侧检测晶体管24或者55等，而使电源侧驱动晶体管30或者56导通时接地侧驱动晶体管31被强制截止，并且接地侧驱动晶体管31导通时电源侧驱动晶体管30被强制截止，自动地抑制电源侧驱动晶体管30或者56和接地侧驱动晶体管31中的穿透电流，但也可单独地控制第1至第4控制晶体管17、18、26、27的栅极来抑制穿透电流。
以上，对作为本发明的实施方式的线圈负载驱动输出电路进行了说明，但本发明并不限于实施方式中所记载的，可以在权利要求书中记载的项目范围内进行各种设计变更。例如，限流阻抗元件14、19(或者53)、20(或者54)、23、28、29是电阻，但也可设为直流电源。另外，除了寄生电容32、33外，还可以积极地增加电容。
权利要求
1.一种线圈负载驱动输出电路，包括第1以及第2控制晶体管，在电源电位和接地电位之间串联连接并且从中间点输出电源侧驱动晶体管控制电压；第1以及第2限流阻抗元件，分别限制在第1以及第2控制晶体管中流动的电流；第3以及第4控制晶体管，在电源电位和接地电位之间串联连接并且从中间点输出接地侧驱动晶体管控制电压；第3以及第4限流阻抗元件，分别限制在第3以及第4控制晶体管中流动的电流；电源侧驱动晶体管以及接地侧驱动晶体管，在电源电位和接地电位之间串联连接，分别由电源侧驱动晶体管控制电压或者接地侧驱动晶体管控制电压控制并且从中间点输出用于驱动线圈负载的驱动电压；电源侧检测晶体管，由电源侧驱动晶体管控制电压控制，当导通时强制性地使接地侧驱动晶体管截止；接地侧检测晶体管，由接地侧驱动晶体管控制电压控制，当导通时强制性地使电源侧驱动晶体管截止。
2.根据权利要求1所述的线圈负载驱动输出电路，其特征在于，电源侧驱动晶体管是P型MOS晶体管，接地侧驱动晶体管是N型MOS晶体管，第2以及第3限流阻抗元件比第1以及第4限流阻抗元件的电阻值要大。
3.根据权利要求1所述的线圈负载驱动输出电路，其特征在于，电源侧驱动晶体管及接地侧驱动晶体管皆是N型MOS晶体管，第1以及第3限流阻抗元件比第2以及第4限流阻抗元件的电阻值要大。
全文摘要
本发明提供一种能够降低由切换产生的辐射噪声的线圈负载驱动输出电路。该线圈负载驱动输出电路(1)包括输出电源侧驱动晶体管控制电压的第(1)以及第(2)控制晶体管(17)、(18)；限制这些电流的第(1)以及第(2)限流阻抗元件(19)、(20)；输出接地侧驱动晶体管控制电压的第(3)以及第(4)控制晶体管(26)、(27)；限制这些电流的第(3)以及第(4)限流阻抗元件(28)、(29)；分别由电源侧或者接地侧驱动晶体管控制电压控制并且输出线圈负载(2)的驱动电压的电源侧以及接地侧驱动晶体管(30)、(31)；分别由电源侧或者接地侧驱动晶体管控制电压控制并且当导通时强制性地使接地侧或者电源侧驱动晶体管截止的电源侧以及接地侧检测晶体管(24)、(15)。
文档编号H03K19/00GK1961481SQ20058001782
公开日2007年5月9日 申请日期2005年6月1日 优先权日2004年6月2日
发明者大久保利郎 申请人:罗姆股份有限公司