旋转快闪模拟数字转换器的制作方法

专利名称：旋转快闪模拟数字转换器的制作方法
技术领域：
本申请案大体上涉及模拟数字转换器，且更明确地说涉及一种具有旋转振荡器的模拟数字转换器。
背景技术：
在所设想的速度(在GHz范围内)下，仅快闪ADC(模拟数字转换器)结构已为可行。快闪转换器趋向于需要大量功率和面积且难以进行校准。

发明内容
本发明使用多相时钟(优选为美国专利6,556,089、6,816,020和6,525,618中描述的旋转时钟技术)在自行校准单斜率ADC的顶部上实施基于高速时间数字的模拟数字转换器。这些新的旋转时钟控制装置保证数量级较小的功率消耗和改进一到三位分辨率的潜力。
本发明的一个实施例是一种用于将模拟信号转换为数字信号的系统。所述系统包含多相振荡器、取样保持电路、积分器和时间数字转换器。所述多相振荡器具有振荡周期且提供复数个相位信号，每一相位信号以多相振荡器的周期进行振荡。所述取样保持电路经操作以响应于多相振荡器的相位信号来俘获并保持模拟信号。所述积分器将所保持的模拟信号转换为脉冲，所述脉冲具有与模拟信号的量值成比例的持续时间。所述时间数字转换器经操作以将脉冲转换为数字信号且包含复数个取样元件，其每一者由脉冲激活并俘获多相振荡器的相位中的一者；和二进制计数器，其用于对多相振荡器的周期进行计数。复数个触发器和二进制计数器提供数字信号。
本发明的另一实施例是一种将模拟信号转换为数字信号的方法。所述方法包含(i)响应于多相振荡器的许多相位信号中的一者来取样并保持模拟信号，且在保持模拟信号之后，(ii)产生脉冲的第一转变，(iii)对恒定参考电流进行积分直到保持模拟信号具有已知电压值以产生脉冲的第二转变，且在脉冲的第一与第二转变之间，(iv)对振荡器循环进行计数并俘获振荡器相位信号的状态，其中振荡器循环的计数和所俘获的振荡器相位信号的状态变为数字信号。
本发明的一个优点是，转换发生得非常快，因为转换时间是取样时间与时间数字转换时间的总和。如果取样时间为500pS且时间转换时间等于取样时间，那么将在约1nS内发生全模拟数字转换。
另一优点是，不需要使转换器不可用的校准循环。在本发明中，校准在转换器操作时发生且不干扰正常操作。
又一优点是，转换高度准确，准确度限制由多相时钟的相位数目设定。


参照以下描述、所附权利要求书和附图，将更好地了解本发明的这些和其它特征、方面及优点，附图中图1是根据本发明的取样器和转换器技术的简图；图2展示根据本发明的时间数字转换器系统的实施例；图3展示构建高度非线性线的实施例；图4展示用于交错的技术和对透明自行校准的控制；和图5展示高2F和其它谐波阻抗的已调谐功率网络。
具体实施例方式
整体操作原理基本操作原理是对输入使用跟踪保持取样器且对输出使用多相时间数字转换的单斜率ADC转换。ADC构造的分段和交错允许在进行转换时进行透明自行校准。
图1是构建在低成本数字CMOS工艺基础上的新的取样器和转换器技术的简图，在所述数字CMOS工艺中仅PFET具有独立的阱(NFET电路可基于实际双阱工艺(truetwin-tub process)而使用)。前端处是电压缓冲器和跟踪保持电路。提供输入多路复用器(并非取样器)以允许自动校准等。所展示的跟踪保持电路是PFET源极跟随器，且将取样器电容器选择为形成在晶体管PHOLD(其还兼任比较器晶体管)中的PFET增强模式电容。当然，可使用实际电容器。
取样器之后，通过使用电流源iramp使未知电压回转上升越过由电压比较器检测到的阈值(或在此情况下仅使用电流吸收式负载关闭PFET)在取样电压下执行单斜坡转换。这是众所周知的单斜率或“时间数字”ADC转换过程。本发明的特征是实施时间数字转换的高分辨率、低功率方法。斜坡与较旧的单斜率ADC相比非常快且以每纳秒1伏的级别回转。
多相时间数字转换区块使用潜在无限数目的时钟相位中的许多时钟相位来确定比较器的输出沿转变的准确时间。因为许多相位为可用的，所以可使时间分辨率非常小。以1GHz数值为例，1000pS，散布在10mm旋转电线上，且最小分接分辨率(tappingresolution)为1微米(通道尺寸)的情况下，潜在有10,000个相位为可用的，每一相位在时间上相隔0.1pS。下文将揭示NX超速旋转时钟如何简化所需的相位数目。
用于实施ADC的实施例的主要区块包含多路复用器、源极跟随器、跟踪保持电路和时间数字转换器。
多路复用器源极跟随器之前的多路复用器允许ADC输入在输入信号与各种校准参考信号之间切换。这不是取样器晶体管。
源极跟随器这种电路是标准源极跟随器，且使用n型晶体管而被选通开启和关闭。晶体管nmux和pshift也影响源极跟随器的操作。基于典型0.18uCMOS工艺@1.8伏电源，输入范围大约为0伏到0.75伏。输出由于PFET的Vth而大约高于输入信号电平0.9伏。如图所示，由于电流源非线性和在输入范围内变化的VDS进一步导致非线性和小于单位增益的问题使得电路遭受非线性。存在许多众所周知的抵消这些效应的电路方法，且这些电路方法未图示。
跟踪/保持最有效的特征是使用PFET晶体管pchold，其多晶硅栅极电容器充当取样电容器“chold”。这是允许的，因为FET始终在操作的增强区域中操作且因此栅极是优质电容。其它电容器类型是可能的，但不存在基于低成本CMOS的电容器。电压vfollow在samp电平较高的时期跟踪输入电压。由于栅极经由nsamp而接地，所以pchold的栅极电容存储此信号。
取样器晶体管保持/取样晶体管nsamp以非常规的方式配置。因为其在操作的信号跟踪阶段期间保持pchold的栅极接地，所以其在没有任何显著VDS电压的情况下操作。这具有许多优点，且在操作的保持阶段期间尤其重要，在此期间关闭电荷注入由于漏极电压为零且不依赖于输入信号而变得恒定。取样器晶体管可直接连接到旋转时钟以获得非常快的边沿速率(若干pS)和高稳定性(低相位噪音)。为了清楚起见，未展示任选的电荷注入无效晶体管。
晶体管nhelp显著小于nsamp且波形help使旋转时钟环更加与输入信号解耦。电阻器指示此较小晶体管的非绝热分接头(更有可能通过一来自时钟的缓冲器)，提供其是为了确保主要NFET(直接地旋转时钟控制)以接近零Vds进行切换(已保证关闭为零Vds)。由于samp直接来自旋转时钟信号，所以尤其在旋转时钟周期中振荡器的局部最敏感ISF(脉冲敏感性函数)点附近，将避免从漏极到栅极的耦合。
为了利用存储在vhold上的电压，“chold”电容的相反侧(即，vfollow)必须涉及某一已知参考。这是晶体管pshift的目的，晶体管pshift在取样完成之后将vfollow拉到VDD。
在跟踪保持电路的操作中，根据关系式Vhold＝VDD-Vin-Vgs(psf)对输入电压进行转换和电平移位。
斜率计时器/比较器晶体管pramp提供电流以便通过等式CV＝IT将经取样的电压转变为时间间隔。一旦samp-delayed变低，Vhold朝向VDD倾斜上升。从pchold的栅极电容(取样器电容)提取电荷直到栅极电压不再能够经受由ncompare电流吸收式路径强加的漏极电流为止。此刻，即其时间与经取样的输入电压成比例时，vcompare变为负，从而指示ADC转换过程结束。
时间数字转换器图2所示的时间数字转换器电路类似于当前用于粒子物理学中的电路，其中时间数字技术测量来自粒子检测器的信号的到达时间。时间数字的另一用途是对如光学测距仪的装置进行飞行时间测量。为了测量数字信号的时间周期，必须对脉冲边沿进行计时。通过使用取样元件(通常为D触发器)的多相阵列(其中每一数据输入由多相时钟的不同相位驱动且所有FF的时钟由输入脉冲驱动)，可能确定边沿出现高敏感性(至少比计数整数时钟计数敏感)的时间(或时钟脉冲)。用于此ADC应用中的时间数字转换器使用具有无限数目的可用相位的旋转时钟回路，进而(原理上)为转换器提供无限的时间分辨率。输出是表示数字化结果的条形图或温度计代码。
实践上来说，由旋转时钟上和vcompare信号上可实现的上升和下降时间给定限制。需要极快的上升和下降时间以允许取样元件(在此情况下为D型触发器)针对所俘获的逻辑状态实现明确的决策。最终，亚稳定性自身决定，但除非边沿被较严格地界定，否则温度计代码可能具有“气泡”且可能为非单调的。旋转时钟上的分接头不需要线性间隔且可有利地使其处于非线性连续相位分接头处。这可解决Vin→中止的转移函数的任何已知的非线性。
图2所示的电路使用标准触发器，但利用非重叠时钟的优化的触发器可解决较小时间差。
非线性传输线(NLTL)一种将边沿的锐度增加到超出CMOS反相器上升时间(CMOS工艺中最快的常规组件)的能力的众所周知的方法是使用非线性传输线。
图3中，展示一种构建高度非线性线的方法。在脉冲边沿通过期间，传输线脉冲所经历的电容当线通过NFET的(VDD-Vth)时急剧下降，此刻栅极氧化物电容变为断开的且仅经历耗尽电容。这意味着线在冲击波模式下操作且可实现亚皮秒上升时间。可改变VDD以改变非线性行为的开始并控制边沿速率。
对于vcompare脉冲的锐化来说，产生仿真NLTL，其可馈入常规CPW线中以驱动取样器元件。应注意，现在vcompare和旋转时钟脉冲的闭合速度在vcompare分布为传输线时是重要的。通常，由于负载，CPW远快于RTWO速度。
自行校准要求/技术CMOS电路在低噪音操作方面具有众所周知的问题，尤其在低功率电平下且尤其在1/f低频率噪音方面。在CMOS的低功率消耗下获得高准确度需要可校正组件中的低频率漂移的某种校准方案。通常，当ADC输入能够在各种已知参考电压之间切换时，在操作之前加电情况下执行ADC的校准，且由控制电路记录结果。通过将各种数字控制的反馈施加到ADC的内部组件，闭合回路自行校正方案可克服由于过程变化而造成的ADC构造的大多数初始缺陷。
分段和交错图4展示此处为ADC提出一种替代性自行校准系统。所述自行校准系统一直操作且因此可校正低频率1/f噪音并校正电源和温度变化。
所述系统是对两份观察报告的响应。第一，据观察，用于ADC电路中的晶体管和电容器的尺寸主要由噪音要求确定。举例来说，取样电容器必须足够大以使kT/q取样噪音在1LSB以下，其中k是波尔兹曼常数，T是绝对温度，且q是标准电荷。另一实例是源极跟随器晶体管的尺寸设计，其由晶体管的噪音贡献确定。较大装置仅因为较大信道的平均化效应而显示较少噪音。
第二，据观察，通过将晶体管的多个“条带”并联在一起以组成所需的信道宽度来为每一晶体管实现对CMOS布局的尺寸设计。每一条带与其它条带相同。类似地，利用电容器和晶体管，重复预定布局并将其并联在一起。
在此实施例中，ADC由多个相同段组成，所述段通常将以并联方式布线以组成尺寸设计。这些“尺寸不足的”(至少对于噪音来说)ADC电路段在并联时形成低噪音ADC。使段的并联为“软性的”的且可由在多个电点处将段连接在一起的序列器使用金属氧化物半导体场效应晶体管开关进行控制。当连接在一起时，发生电路电压与电流的平均化，且以通常方式减少噪音。在典型的10段阵列中，9个段在低噪音并联模式下操作，同时一个段通过输入＝零或输入＝最大值自行校准(或对于多点斜率校正来说为中间点——未作描述)。依次排列选定的校准段使得在许多完整的ADC循环中，所有段通过零和全标度校准循环。这对于转换器的真个外部操作来说是透明的。对于任何给定ADC转换，9个转换器段形成结果，从而减少噪音。因此开销相当小。
分段图的描述控制器电路由旋转时钟进行时钟控制且含有简单的状态机以如上文所概述对段进行排序。
如果段0将被微调，那么输出Join_A变为0且Join_B..H高态有效以并联段B..H，且这些单元在并联、噪音平均化模式下一起工作以进行转换。
段A可自行校正最小或最大范围输入参考。如果最小电压将被自动微调，那么trimsel为高且cal0_A为高，cahmax_A为低，mux_A和cal0_B...cal0_H及calmax_B...calmax_H也为低。信号mux0...2处于代码0。所有转换器段经历其取样保持和单稳模拟→脉冲宽度。此情况下段A将其时间输出与对应于零ADC代码的旋转时钟相位进行比较。使用标准边沿触发PFD(相位频率检测器)，且将电荷泵输出路由到trimA_ref0节点。状态机确保全刻度参考输入会发生类似自行校正而到达trimA_refmax(电荷累积节点)的输出处于适当稍后时槽处(以零微调交替)，并与PFD处最大分接头旋转时钟相位进行比较。
状态机移动经过所有段并针对零和最大模拟参考电压进行操作。这以快速率发生使得有效地存在一种独立地微调所有ADC段的增益和偏移量的伺服反馈系统。这消除了低频率1/f噪音和转换器的温度及过程漂移。因为所有段均被伺服至相同的参考点，所以接着在段的接合/并联期间，除了并联均衡的高频率(多个循环的周期性)变化外，标称信号电平上仅存在较小的差异。
应注意，旋转tapmax和rotary_tap0是针对简化多相旋转时钟而展示，且需要以逻辑扩增以与使用MSB计数器的多旋转时间电路一起工作。
低噪音旋转时钟ADC要求在取样时钟中尽可能不出现抖动。抖动类似于相位噪音。在IEEE JSSC中的Emad Hegazi等人的题为“A Filtering Technique to Lower LC Oscillator”的论文(IEEEJOURNAL OF SOLID-STATE CIRCUITS，第36卷，第12期，2001年12月，第1921-1930页)中，Hegazi发现，通过以偶次谐波(明确地说二次谐波)消除到达谐振电路的功率能量，可极大地减少相位噪音(且因此减少抖动)。一个选择是在功率轨道中反馈反相器(back-back inverter)的每一者处添加LC谐振电路，但此方法的面积开销将过高且LC电路将仅以一个谐波响应。
因为在常规意义上旋转时钟不谐振，所以需要具有适当频率敏感性的旋转等效供电网络。
图5展示这可如何实现。向旋转时钟电路的反馈反相器供应功率的Vplus和Vneg电源线形成环结构。电感是电线特性的一部分，且添加电容以调谐电力线使其匹配旋转时钟时间(针对2F与1F频率差异而调节)。
功率网络的闭合电磁路径是频率选择性的。举例来说，在双电线非麦比乌斯(non-Mobius)版本的功率网络中，当在一瞬间反馈反相器(维持行波的切换元件)中的一者出现供应需求以充填在独立RTWO回路中行进的时钟波的边沿时，反相器在局部vplus、vneg电平中引起电压突降(其中量值由功率传输线的电流和阻抗的1/2确定)。此突降以特性速度(characteristic velocity)围绕电源回路传播，在功率回路的一次旋转时间(其应被设定为与旋转时钟时间常数的两倍一样快)内返回到相同位置。假定可使此旋转时间为1/2*(1/F时钟)，那么功率网络不能够以2x旋转时钟频率来供应功率，进而实现Hagazi参考资料中所需的效果。此效果由于线的旋转位置和时域对称性而应用于分接到功率回路上的所有切换元件(例如反馈反相器)。不同于LC谐振电路，旋转电路响应于多个谐波。
为了获得最大脉冲敏感性函数(ISF)免疫性，可将旋转回路和功率网络的两个旋转操作速度最大设计成与简单倍数(simple multiple)稍有偏移。这可促进最小ISF敏感性点处的能量的“充填”。
构建电源传输线回路存在两个选择。展示了Mobius和非Mobius两者。Mobius版本使用大耦合电容器来引发回路上AC信号的信号反相(DC电平不受影响)。此配置为了分析飞行时间而使线的电长度加倍，且可能用于减少量c负载。
应注意，信号vplus和vneg由于线上的旋转电流和电压而在环的所有点处均不相同。
尽管已参照本发明的某些优选版本以大量细节描述了本发明，但可能存在其它版本。因此，所附权利要求书的精神和范围不应限于对本文所包含的优选版本的描述。
权利要求
1.一种用于将一模拟信号转换为一数字信号的系统，所述系统包括一多相振荡器，其具有一振荡周期且提供复数个相位信号，每一相位信号以所述多相振荡器的所述周期进行振荡；一取样保持电路，其用于响应于所述多相振荡器的一相位信号来俘获并保持所述模拟信号；一积分器，其用于将所保持的模拟信号转换为一脉冲，所述脉冲具有一与所述模拟信号的量值成比例的持续时间；和一时间数字转换器，其用于将所述脉冲转换为一数字信号，所述时间数字转换器包含复数个取样元件，其每一者由所述脉冲激活并俘获所述多相振荡器的所述相位中的一者；和一二进制计数器，其用于对所述多相振荡器的所述周期进行计数；其中所述复数个触发器和所述二进制计数器提供所述数字信号。
2.根据权利要求1所述的用于转换的系统，其中所述复数个取样元件保持一温度计代码，所述代码的位给定所述数字信号的最低有效位。
3.根据权利要求1所述的用于转换的系统，其中所述二进制计数器具有给定所述数字信号的最有效位的位。
4.根据权利要求1所述的用于转换的系统，其中所述多相振荡器是一旋转振荡器。
5.根据权利要求1所述的用于转换的系统，其进一步包括一边沿锐化电路，所述边沿锐化电路连接在所述积分器与所述时间数字转换器之间以改进所述脉冲的转变速度。
6.根据权利要求5所述的用于转换的系统，其中所述边沿锐化电路包含一非线性传输线，所述非线性传输线在所述脉冲横越所述线时锐化所述脉冲的所述边沿。
7.根据权利要求1所述的用于转换的系统，其中所述取样保持电路由复数个取样保持段形成；其中所述积分器由复数个相应积分器段形成；且其进一步包括一用于在所述转换器的操作期间校准所述转换器的校准电路，所述校准电路校准所述复数个取样保持和相应积分器段中的一者，而其它取样保持和相应积分器段用于所述取样保持电路的操作中。
8.根据权利要求7所述的用于转换的系统，其中所述段中的每一者具有至少一个微调输入信号；其中所述校准电路包含一控制器，其经连接以从所述多相振荡器接收定时信号且经操作以提供多路复用器控制信号、段选择信号和段接合信号，所述选择信号选择所述段中的一者以用于校准，且所述接合信号将未选定的段连接在一起以用于所述转换器的操作；一多路复用器，其连接到所述控制器以接收所述多路复用器控制信号和一误差信号，所述多路复用器基于所述多路复用器控制信号和所述误差信号向所述段提供复数个微调输入信号；一相位频率检测器，其接收所述积分器的脉冲输出和一参考信号，所述相位频率检测器经操作以将所述积分器的所述脉冲输出与所述参考信号进行比较来向所述多路复用器提供所述误差信号。
9.根据权利要求1所述的用于转换的系统，其中所述多相振荡器是一旋转振荡器，其具有在所述振荡器上维持一行波的切换元件；且其进一步包括一用于将功率供应到所述旋转振荡器的所述切换元件的功率网络，所述功率网络具有一回路的形式和一约为所述旋转振荡器的所述振荡周期的一半的旋转时间，以防止所述功率网络以所述旋转振荡器的频率的第二谐波将功率供应到所述旋转振荡器。
10.根据权利要求9所述的用于转换的系统，其中所述功率网络是一Mobius功率网络且具有至少一个功率插入点。
11.根据权利要求9所述的用于转换的系统，其中所述功率网络是一非Mobius功率网络且具有至少一个功率插入点。
12.根据权利要求9所述的用于转换的系统，其中所述功率网络的所述旋转时间与所述旋转振荡器的所述振荡周期的一半稍有偏移以便改进脉冲敏感性函数免疫性。
13.一种用于将一模拟信号转换为一数字信号的方法，所述方法包括响应于一多相振荡器的许多相位信号中的一者来取样并保持所述模拟信号；和在保持所述模拟信号之后，产生一脉冲的一第一转变，对一恒定参考电流进行积分直到所述保持模拟信号具有一已知电压值，以产生所述脉冲的一第二转变，且在所述脉冲的所述第一与第二转变之间，对振荡器循环进行计数并俘获所述振荡器相位信号的状态，其中所述振荡器循环的所述计数和所述俘获的振荡器相位信号的状态变为所述数字信号。
14.根据权利要求13所述的用于转换的方法，其中所述俘获的所述振荡器相位信号的状态具有一温度计代码的形式。
15.根据权利要求13所述的用于转换的方法，其进一步包括减少所述脉冲的所述第一和第二转变的所述转变时间。
16.根据权利要求13所述的用于转换的方法，其在所述取样保持步骤期间执行一校准操作。
17.根据权利要求16所述的用于转换的方法，其中所述取样保持和积分步骤由包含复数个段的电路执行，且每一段具有一微调输入；且其中执行所述校准操作包含选择出所述复数个电路段中的一者以用于校准，检测所述电路段与一参考信号之间的一误差，和将所述误差施加到所述电路段的所述微调输入以减少所述误差。
全文摘要
一种模拟数字转换器系统包括一多相振荡器(优选为一旋转振荡器)、一取样保持电路(psamp)、一积分器(iramp)和一时间数字转换器(PFET)。所述多相振荡器具有复数个相位，在所述时间数字转换器中使用所述复数个相位以测量由所述积分器产生的脉冲的时间。通过对所述取样保持电路和积分器进行分段并对所述段中的一者执行一闭合回路校准循环来执行校准，而其它段经接合以用于所述取样保持和积分器电路的正常操作。
文档编号H03M1/12GK101061635SQ200580025028
公开日2007年10月24日 申请日期2005年7月27日 优先权日2004年7月27日
发明者约翰·伍德 申请人:盟缔杰公司