专利名称：缓冲放大器、驱动器ic以及使用该驱动器ic的显示装置的制作方法
技术领域：
本发明，涉及缓冲放大器、驱动器IC以及使用该驱动器IC的显示装置，具体而言，涉及对以显示装置用的低压驱动实施高速动作的电压输出放大器的改良。
背景技术：
液晶显示装置和有机EL显示装置等的IC驱动器、即电压输出放大器，要求大容量、低功耗、高速输出响应。因此，输出电压需要从接地电位到电源电位附近的动态范围。
申请人申请了以下发明，在CMOS的缓冲放大器(电压跟随器)的输出侧、在输出侧与电源线之间、还有输出侧与接地线之间，分别设置开关电路，并进一步设置2个对缓冲放大器的输入电压与输出电压进行比较的比较器得到的输出加速电路(增强电路)的缓冲电路(专利文献1)。该缓冲电路，通过从输出加速电路供给缓冲放大器的上升、下降时的输出电流的绝大部分，来提高输出电压信号的吞吐量。
该缓冲电路，对各比较器的比较动作提供偏置，往缓冲放大器的输入电压相对输出电压达到超过给定的偏移电压的一定范围时，由比较器将其检测出来，在输入信号上升时，将电源测连接的开关电路置为ON后输出信号迅速上升，在输入信号下降时将接于接地侧的开关电路置为ON后输出电压信号急速下降，输出电压相对输入电压进入偏移电压的范围时分别将开关电路置为OFF，从缓冲放大器输出与输入电压对应的输出电压只作为缓冲放大器的输出。
另外，对上述比较器的比较动作提供的上述的偏移电压，通过利用构成比较器的一对MOS晶体管的阈值来形成。
专利文献1特开2004-140487
上述特开2004-140487号的电源侧与接地侧分别连接的2个开关电路，分别由比较器控制ON/OFF。此时，比较器之一，形成对应上升侧由N沟道MOS晶体管的差动对构成的电流切换电路，另外一个，形成对应下降侧由P沟道MOS晶体管的差动对构成的电流切换电路。因此，各个比较器，具有由N沟道或P沟道的晶体管的动作阈值决定的0.8V左右的死区(dead zone)(源-栅间电压)。
MOS晶体管，通常来说，具有对阈值以下的输入信号不会动作的、对输入信号的死区。然而，对上升信号，具有N沟道MOS晶体管的差动对的比较器，从输入信号超出死区时起开始动作。另外，对下降信号，P沟道MOS晶体管的差动对的比较器，由于死区为电源电压侧，因此输入信号以电源电压为基准，在之后低至死区以下的电压时起开始动作。
另一方面，对比较器的比较动作提供的所述偏移电压，是缓冲放大器的输入电压的、对输出电压的电压差。因此，为了被作为比较器的差动对晶体管的动作阈值以上的电压差提供，差动对晶体管的动作开始时刻的死区依然会在比较动作上残留。
缓冲放大器，特别是低电压驱动的缓冲放大器中，必须以接地电位到电源电位的轨至轨方式(rail to rail)进行动作，而该情况下的输出加速电路(该比较器)所具有的0.8V左右的死区，会成为缓冲放大器的动作，存在吞吐率下降的缺点。在将这种缓冲放大器作为液晶显示装置或有机EL显示装置等的IC驱动器使用的情况下，吞吐率的下降，会对水平方向的驱动频率造成影响、妨碍高分辨率化。
特别是，由于在有源矩阵型的有机EL显示装置的产生像素电路的电容器的驱动电压(写入电压)的驱动器中，要求以到输出信号上升的时间为10μsec以下的动作速度，将驱动电压设定为4.0V左右的电压，因此存在问题。
发明内容
本发明的目的在于，解决这种以往技术的问题点，提供一种能够以低电压驱动高速动作的缓冲电路。
另外，本发明的另一目的在于，提供一种驱动器IC，具有可从基准电位线(例如接地)到电源电位附近产生动态范围较大的输出电压的低电压驱动的缓冲电路。
再有本发明的另一目的在于，提供一种可以低功耗高速显示的显示装置。
为了达成上述目的第1发明的缓冲放大器、驱动器IC或者使用此驱动器IC的显示装置的特征，是其缓冲电路，具有第1比较器，设置在缓冲放大器的输入端子和输出端子之间，由P沟道或者N沟道中其中一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部，对该比较部的比较动作设定给定的偏移电压，在超出该偏移电压时产生输出信号；以及开关电路，根据该第1比较器的所述输出信号进行导通/关断，该缓冲电路，通过根据此开关的导通或者关断、电流从电源线往所述输出端子或者从所述输出端子往基准电位线流动，来对所述缓冲放大器的输出电压的上升或者输出电压的下降进行加速，该缓冲电路中，具备第2比较器，由所述P沟道或者N沟道中另一方的MOS晶体管构成对所述输入电压和所述输出电压进行比较的比较部；以及，动作限制电路，用于将第2比较器的比较动作限制在构成第一比较器的比较部的所述其中一方的MOS晶体管的死区的范围内，开关电路，根据第1比较器的所述输出信号以及第2比较器的输出信号，进行导通或者关断。
另外，第2发明中，缓冲电路，具有第1比较器，设置在缓冲放大器的输入端子和输出端子之间，由P沟道或者N沟道中其中一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部，对该比较部的比较动作设定第1偏移电压，在超出该第1偏移电压时实施比较动作；第2比较器，由P沟道或者N沟道中另一方的MOS晶体管构成对所述输入电压和所述输出电压进行比较的比较部，对该比较部的比较动作设定第2偏移电压，在超出该第2偏移电压时实施比较动作；第1开关电路，根据所述第1比较器的输出信号进行导通/关断；第2开关电路，根据所述第2比较器的输出信号进行导通/关断，所述缓冲电路，通过根据所述第1开关的导通或者关断从电源线对所述输出端子通以电流，对所述缓冲放大器的输出电压的上升进行加速，并通过根据所述第2开关的导通或者关断从所述输出端子往基准电位线吸收电流，从而对所述缓冲放大器的输出电压的下降进行加速，该缓冲电路中，具有第3比较器，由所述P沟道或者N沟道中另一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部；第4比较器，由所述P沟道或者N沟道中其中一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部；第1动作限制电路，用于将所述第3比较器的比较动作限制在构成所述第1比较器的所述比较部的所述晶体管的死区范围；以及，第2动作限制电路，用于将所述第4比较器的比较动作限制在构成所述第2比较器的所述比较部的所述晶体管的死区范围，所述第1开关电路，根据所述第1比较器的所述输出信号及所述第3比较器的输出信号导通或者关断，所述第2开关电路，根据所述第2比较器的所述输出信号及所述第4比较器的输出信号导通或者关断。
发明效果为了提高吞吐率，对输出加速电路的比较器设定的给定的偏移电压，优选为尽可能低的电压值。给定的偏移电压，虽然依赖与缓冲放大器的输出电流值，但有机EL显示装置之类的驱动电路中使用的缓冲电路中，相对μA级的缓冲放大器的输出电流至少为构成比较部的晶体管的死区以下的电压值，该电压，必须设定为0.1V或者更低。而且，比较动作，要从超过死区起开始。
另一方面，导通开关电路来从电源线供给电流的输出加速电路，为了迅速向输出端子供给电流，容易产生超调。因此，将用于开始缓冲放大器的输入电压与输出电压的比较的给定的偏移电压设定为低至多少，存在一个边界。因此难以提高吞吐率。
因此，本发明中，第1比较器，作为限制超调的邻近边界的偏移电压，例如抑制为0.1V左右在死区以上进行动作。再有，设置与构成第1比较器的比较部的MOS晶体管不同的P沟道或者N沟道的第2比较器，将此第2比较器的比较动作限制为在第1比较器的死区进行动作。通过将第2比较器的动作范围限制在死区，实质上没有设定偏移电压的第2比较器，不会对具有给定的偏移电压进行比较动作的第1比较器造成影响。从而，能够将第1比较器的给定的偏移电压设定得低至抑制超调的边界附近，第1比较器的死区中，由于第2比较器在不会对第1比较器的动作造成影响的情况下动作，因此能够提高吞吐率。
总之，在需要分别对应上升信号和下降信号使输出加速电路动作的情况下，分别需要比较器。此时，通过在具有N沟道MOS晶体管和P沟道MOS晶体管的比较部的比较器(输出加速电路侧)，并联设置具有P沟道MOS晶体管和N沟道MOS晶体管的比较部的比较器，在一方的死区区域使另一方的晶体管动作，对于各个比较动作消除死区。
但是，对N沟道MOS晶体管和P沟道MOS晶体管的比较器(输出加速电路侧)并联设置的在死区动作的另一比较器，由与具有偏移电压的比较器类型相同的晶体管构成。因此，相同类型的晶体管，在输入电压信号的上升、下降的几乎整个期间中，分别被并行驱动。即使让比较器具有给定的偏移电压，若负载电流增大，也无法完全抑制上升信号、下降信号中的超调，会向振铃状态(ringing)发展，可知这种电路并不能够实际使用。
但是，若设置上述那种动作限制电路，由于对上升侧和下降侧这双方在死区动作、且实质上没有设定偏移电压的比较器的动作范围被限制在死区区域附近，因此在上升信号的后半部或者下降信号的后半部，不会发生由相同类型的晶体管构成的比较器的并行驱动，即使比较检测动作中存在偏差，也能够防止振铃。
因此，本发明中，例如即使缓冲放大器是在接地电位至电源电位的轨至轨方式下进行动作，也能够以高吞吐率进行动作，能够容易地实现以低压驱动高速动作的缓冲电路。另外，还能够利用该缓冲电路，容易地实现从基准电位线(接地)至电源电位附近产生大动态范围的输出电压的驱动器IC、还有能够以低功耗高速显示的显示装置。
图1是应用本发明的缓冲电路的一个实施例的方框图。
图2是其具体的电路图。
图中1-缓冲放大器，2-输出加速电路，10-缓冲电路，10a-(+)输入端子，10b-输出端子，10c-(-)输入端子，11、12-差动放大器，13-输出段电路，20、21、22-开关电路，23、24、25、26-比较器，27、28-动作限制电路。
具体实施例方式
图1，是应用本发明的缓冲电路的一个实施例的框图，图2是其具体的电路图。
图1中，10为缓冲电路，由缓冲放大器1和输出加速电路2构成。输出加速电路2，由开关电路20、比较器(COM)23～26、还有动作限制电路27、28构成，开关电路20，由开关电路21和开关电路22构成。
缓冲放大器1，由运算放大器(OP)或差动放大电路等构成，其输出侧全反馈至(-)输入端子(反相输入端子)10c，形成电压跟随器。该缓冲放大器1，在电源电压线+VDD与接地线GND(基准电位线)之间、即以轨至轨方式进行动作。电源电压线+VDD的电压，这里是5.0V。
缓冲放大器1的(+)输入端子(同相输入端子)10a与输出端子10b之间，设有上升侧比较器(COM)23与下降侧比较器(COM)24。这些比较器23、24，在输入侧接收缓冲放大器1的输入电压和输出电压后对这些电压进行比较，比较器23检测出它们之间存在电位差ΔV以上的差，比较器23检测出存在电位差ΔV’以上的差。比较器23、24，分别根据该比较结果，将开关电路21、22分别置为ON/OFF。
即，比较器23，构成输出加速电路的上升侧的输入段电路，其(+)输入端子与缓冲放大器1的(+)输入端子10a连接，其(-)输入端子与缓冲放大器1的(-)输入端子10c连接。比较器24，构成输出加速电路的下降侧的输入段电路，其(-)输入端子与(+)输入端子10a连接，其(+)输入端子与(-)输入端子10c连接。
当缓冲放大器1的输入电压Vin相对输出电压Vout有电位差ΔV以上的差时，比较器23将开关电路21接通，当缓冲放大器1的输入电压Vin相对输出电压Vout有电位差ΔV’以上的差时，比较器24将开关电路22接通。
开关电路21，设在电源电压线+VDD与输出端子10b之间，开关电路22，设在输出端子10b与接地线GND之间。
电位差ΔV，为与比较器23设定的比较动作开始电压对应的偏移电压，电位差ΔV’，为与比较器24设定的比较动作开始电压对应的偏移电压。这里，它们被设定为接近抑制超调的临界的0.1V左右。另外，ΔV’＝ΔV或二者不等均可。
Co，是作为连接在输出端子10b负载的电容器。输入电压信号Vin，被提供给(+)输入端子10a，通常来说，其为上升、下降陡峭的脉冲信号。输出电压信号Vout，是输出端子10b中产生的电压信号。
通常来说，比较器23与比较器24，由于由P沟道或N沟道任一个的、一对差动动作的MOS晶体管构成比较部，因此存在由其栅极阈值VTH决定的动作阈值所产生的0.8V左右的死区。
因此，(+)输入端子10a与输出端子10b之间，设置在上升侧比较器23的死区区域动作的死区动作的比较器25，还设置有将该比较器25的动作限制在死区VTH1的范围的动作限制电路27。另外，(+)输入端子10a与输出端子10b之间，设置在下降侧比较器24的死区区域动作的死区动作的比较器26，还设置有将该比较器26的动作限制在死区VTH2的范围的动作限制电路28。
比较器25的(+)输入端子与(+)输入端子10a连接，其(-)输入端子与(-)输入端子10c连接，比较器26的(-)输入端子与(+)输入端子10a连接，其(+)输入端子与(-)输入端子10c连接。这些比较器25、26，由成对(pair)性高的差动对MOS晶体管构成，这些比较器的比较部中，对比较动作没有实质的偏移电压。
缓冲放大器1，由于构成为内部具有恒流源和差动放大电路等的放大电路的电路，因此相应地，动作速度要比开关动作的电路慢。另一方面，比较器23、24、25、26，如图2所示，由于由开关动作的电流切换电路构成，因此其动作速度比缓冲放大器1快。
另外，由于缓冲放大器1，接收输入电压信号Vin后根据该电压产生输出电压信号Vout，相对输入电压信号Vin输出电压信号Vout的上升或下降时刻延迟，因此在被提供脉冲状的输入电压信号Vin时，输入电压信号Vin与输出电压信号Vout之间产生电位差。比较器23、24检测出该电位差。
对比较器23的动作进行说明。输入电压信号Vin上升，输入电压信号Vin与输出电压信号Vout之间的电位差超过死区(＝0.8V)后比较器23开始动作，在Vin＞Vout且ΔV(＝Vin-Vout＝0.1V)以上时，根据比较器23的检测信号P1开关电路21为ON。此时，相对缓冲放大器1的、上升慢的输出电流，电流从电源电压线+VDD被经置为ON的开关电路21高速提供给输出端子10a后，输出电压信号Vout快速上升。
此时，从开关电路21供给的电流值，比缓冲放大器1的输出电流值大。由于输出端子10b上连接有负载Co，因此即使开关电路21处于ON状态，上升状态中也能保持通常ΔV(＝Vin-Vout＝0.1V)以上的关系，负载Co被以缓冲放大器1的输出电流值和从开关电路21提供的电流值之和充电。另外，由于此时下降侧比较器24不产生输出信号，因此开关电路22为OFF。
输入电压信号Vin接近“H”(HIGH LEVEL)时，输出电压信号Vout跟随输入电压信号Vin的上升，最终输入电压信号Vin与输出电压信号Vout之间的电位差为ΔV(＝0.1V)以下后，比较器23的检测信号P1停止开关电路21变为OFF，通过上升慢的缓冲放大器1的输出电流输出电压信号Vout达到“H”的电压值。
此时，若用MOS晶体管构成比较器23的比较部，由于存在由其栅极阈值VTH1决定的死区，因此在输入电压信号Vin为0.8V以下时比较器23不会动作，但是比较器25进行动作。因此，虽然使开关电路21导通的检测信号P1没有从比较器23产生，但此时，若以比较器23的死区区域VTH1(0V～0.8V、其中Vin＞Vout的区域)动作的比较器25中Vin＞Vout，则产生检测信号P2将开关电路21导通。从而，能在输入电压信号Vin的上升初期，也使输出电压信号Vout高速地上升。
比较器25，由于动作被动作限制电路27限制在比较器23的死区区域VTH1(0V～0.8V)的范围，因此若超出死区区域，则将开关电路21导通的检测信号P2停止，而此时，由于比较器23开始动作，因此检测信号P1产生，开关电路21被维持导通。这样，动作限制电路27限制比较器25的动作。因此，开关电路21，在比较器25与比较器23的切换时刻，接收两者的检测信号P1、P2后变为导通(ON)状态。开关电路21关断(OFF)，是在输入电压信号Vin接近“H”，输入电压信号Vin与输出电压信号Vout之间的电位差为ΔV(＝0.1V)以下的时候。此时，比较器25不动作。而且，由于是上升，比较器26也不动作。
其结果，开关电路21，不会受到比较器23的死区的影响而被导通。
另外，比较器23的输出信号，由于在死区+电位差ΔV产生，因此考虑这一点，在输入电压信号Vin从死区范围转移到通常的动作范围的区域、即进入构成比较器的比较部的MOS晶体管的死区的电压区域或者死区范围外的电压区域中，接收比较器23与比较器25双方的输出信号后，开关电路21导通。令输入电压信号Vin的死区电压、即源-栅间电压为0.8V时，比较器25的输出信号的停止，在相对此比电位差ΔV＝0.1大0.2V左右的范围比较合适，如后面所说明的那样，由动作限制电路27设定比接地GND的电位高1.0V左右的电压作为比较器25的动作停止电压。另外，停止比较器25的输出信号的电压，只要处于比上述输入电压的信号的上升结束后的电压一半的电压值小的范围内即可。
输入电压信号Vin下降的情况下，比较器23、25换为比较器24、26，开关电路21换为开关电路22，开关电路22的ON/OFF的切换动作，与根据输入电压信号Vin下降同样地进行。即，输入电压信号Vin下降，输入电压信号Vin与输出电压信号Vout间的电位差超过死区(0.8V)后开始动作，在Vin＜Vout时，通过比较器24的检测信号P3开关电路22导通，除了缓冲放大器1的下降慢的输出电流，电流快速被从输出端子10b向接地线GND吸收(sink)，输出电压信号Vout下降。
此时，从开关电路22往接地GND吸收的电流值，比缓冲放大器1的吸收输出电流值更大。由于输出端子10b连接有负载Co，因此即使开关电路22为导通状态，下降状态下通常也可保持ΔV’(＝Vin-Vout＝0.1V)以上的关系，负载Co以缓冲放大器1的吸收输出电流值和由开关电路22吸收的电流值之和放电。另外，此时上升侧比较器23由于不产生输出信号，因此开关电路21为关断。
在输入电压信号Vin为“L”(LOW LEVEL)、即接近接地电位时，输出电压信号Vout跟随输入电压信号Vin的下降，最终变为输入电压信号Vin与输出电压信号Vout之间的电位差ΔV’以下，比较器24的检测信号P3停止后，开关电路22变为关断，通过下降慢的缓冲放大器1的输出电流变为“L”。
此时，若由MOS晶体管构成比较器24的比较部，则由于存在由其栅极阈值VTH2决定的死区，因此在输入电压信号Vin与+VDD的差为0.8V以下时，比较器24不会动作，而比较器26进行动作。因此，虽然使开关电路22导通的检测信号P3没有从比较器24产生，但此时，若以比较器23的死区区域VTH2(+VDD～(+VDD+0.8)V、其中Vin＜Vout的区域)动作的比较器26中Vin＜Vout，则产生检测信号P4将开关电路22导通。从而，输出电压信号Vout，可以高速地下降。
比较器26，由于动作被动作限制电路28限制在比较器23的死区区域VTH2(+VDD～(+VDD+0.8)V)的范围，因此若超出死区区域则将开关电路22导通的检测信号P4停止。但是此时，由于比较器24开始动作因此检测信号P3产生，开关电路22被维持导通。
另外，与上述同样，开关电路22，在比较器26与比较器24的切换时刻，接收两者的检测信号P3、P4后变为导通(ON)状态。然后该开关电路22关断，是在接近接地电位，输入电压信号Vin与输出电压信号Vout之间的电位差为ΔV(＝0.1V)以下的时候。此时，比较器26不动作。而且，由于是下降，比较器25也不动作。
其结果，开关电路22，不会受到比较器24的死区的影响而被导通。
由于比较器24的输出信号也在死区+电位差ΔV’产生，因此考虑这一点，在输入电压信号Vin从死区范围转移到通常的动作范围的区域、即进入构成比较器的比较部的MOS晶体管的死区的电压区域或者死区范围外的电压区域中，接收比较器24与比较器26双方的输出信号后，开关电路22导通。令输入电压信号Vin的死区电压、即源-栅间电压为0.8V时，比较器26的输出信号的停止，相对此为+0.2V左右，如后面所说明的那样，设定比电源电压+VDD低1.0V左右的电压作为比较器26的停止电压。另外，停止比较器26的输出信号的电压，只要处于比上述输入电压的信号的下降开始电压一半的电压值小的范围内即可。
图2表示其具体的电路图。图2中，对与图1相同的构成要素标注相同符号。
各比较器23～26，由电流切换电路构成。比较器23中，差动对晶体管由N沟道MOS晶体管TN1、TN2构成。之前的电位差ΔV(＝0.1V)的偏移电压，由晶体管TN1、TN2的动作阈值之差决定。该电位差ΔV的偏移电压，比这些晶体管TN1、TN2的死区的电压0.8V小。偏移电压，去掉成对性例如通过将一对MOS晶体管的阈值失谐(mismatch)来实现。或者也可通过将一对MOS晶体管的沟道宽比(栅极宽比)设为1∶n(n为2以上的数)来实现。
输入信号的上升时刻中，这些晶体管的死区的电压0.8V会带来问题。对于此死区，比较器25中差动对晶体管由P沟道MOS晶体管TP1、TP2构成，由于是P沟道晶体管，因此在0V～0.8V的范围中没有死区。
另一方面，比较器24中，差动对晶体管由P沟道MOS晶体管TP3、TP4构成。之前的电位差ΔV’(＝0.1 V)的偏移电压，由晶体管TP3、TP4的动作阈值之差决定。如前面所说明的那样，该电位差ΔV’的偏移电压，也比这些晶体管TP3、TP4的死区的电压0.8V小。
输入信号的下降时刻中，该死区的电压0.8V会带来问题。对于此死区，比较器26中差动对晶体管由N沟道MOS晶体管TN3、TN4构成，由于是N沟道晶体管，因此在+VDD(＝5.0V)～(+VDD-0.8)V的范围中没有死区。
另外，缓冲放大器1的输入端子10a，分别连接晶体管TN1、TP3、TN3、TP1各自的栅极。缓冲放大器1的输出端子10b，分别连接晶体管TN2、TP4、TN4、TP2各自的栅极。
开关电路21、24，分别由P沟道MOS晶体管TP、N沟道MOS晶体管TN构成。晶体管TP中，电源线+VDD与输出端子10b之间被连接源极-漏极，晶体管TN中，接地GND与输出端子10b之间被连接有源极-漏极。
晶体管TP的栅极，连接产生比较器23的检测信号P1的晶体管TN1的漏极(其负载晶体管即P沟道MOS晶体管TP5的漏极)，再连接在输出侧晶体管TN7的漏极。晶体管TN7，电流镜连接于晶体管TP2的负载晶体管TN6。通过该电流镜电路，相当于比较器25的检测信号P2的晶体管TP2的漏极电流被作为输出侧晶体管TN7的漏极电流转送，驱动构成开关电路21的晶体管TP的栅极。
其结果，各比较器23、25的检测信号P1、P2，分别在晶体管TN1的漏极和晶体管TP2的漏极(晶体管TN7的漏极)中产生，晶体管TP被通过这些检测信号P1、P2置为ON。
另一方面，晶体管TN的栅极，连接产生比较器24的检测信号P3的晶体管TN3的漏极(其负载晶体管即N沟道MOS晶体管TN8的漏极)，再连接在输出侧晶体管TP10的漏极。晶体管TP10，电流镜连接于晶体管TN4的负载晶体管TP9。通过该电流镜电路，相当于比较器26的检测信号P4的晶体管TN4的漏极电流被作为输出侧晶体管TP10的漏极电流转送，驱动构成开关电路22的晶体管TN的栅极。
其结果，各比较器24、25的检测信号P3、P4，分别在晶体管TP3的漏极和晶体管TN4的漏极(晶体管TP10的漏极)中产生，晶体管TN被通过这些检测信号P3、P4置为导通。
各比较器23～26，作为电流切换电路的恒流源分别具有N沟道、P沟道的MOS晶体管TN9、TP11、TP12、TN10。晶体管TN9、TN10的栅极，分别连接于恒压的偏置线Vb，晶体管TP11、TP12的栅极，分别连接于恒压的偏置线Va。
动作限制电路27，被设置在比较器25的差动放大电路的恒流源即晶体管TP12的漏极与其差动对晶体管TP1、TP2的公共源极之间，由被连接源极-漏极的晶体管TP13、TP14的级联连接电路(串联电路)构成。
通过像这样，将动作限制电路27设置在比较器25的差动放大电路的一对差动晶体管TP1、TP2与恒流源(晶体管TP12)之间，能够用简单的电路限制比较动作的电压范围。
晶体管TP14，其栅极被二极管连接于漏极，并进一步连接于晶体管TP1、TP2的公共源极。晶体管TP14的源极侧，连接于晶体管TP13的漏极。因此，根据晶体管TP13的漏极的电压，晶体管TP14、即此二极管关断。其关断的电压，是晶体管TP1、TP2的栅极的电压比晶体管TN1、TN2的死区电压(源极-漏极间电压)稍高的电压、例如1.0V左右时。形成此关断的电压的设定，通过对晶体管TP13的栅极设定调整后的给定的电压Vc来实施。另外，这种电压，被从外部提供给晶体管TP13的栅极电压Vc。
其结果，比较器25的差动对晶体管TP1、TP2，能在晶体管TN1、TN2的死区(0V～1.0V)的范围下动作，晶体管TP1、TP2为导通时，动作限制电路27的晶体管TP13、TP14均为导通，晶体管TP1、TP2的栅极电压为1.0V左右时，晶体管TP14截止，比较器25的动作停止。
动作限制电路28，被设置在比较器26的差动放大电路的恒流源即晶体管TN10的漏极与其差动对晶体管TN3、TN4的公共源极之间的源极-漏极连接，由晶体管TN1、TN12的级联连接电路(串联电路)构成。该动作限制电路28也被设置在比较器26的差动放大电路的一对的差动晶体管(晶体管TN3、TN4)和恒流源(晶体管TN10)之间。
晶体管TN12，其栅极被二极管连接于漏极，并进一步连接于晶体管TN3、TN4的公共源极。晶体管TN12的源极侧，连接于晶体管TN11的漏极。因此，根据晶体管TN11的漏极的电压，晶体管TN12、即此二极管关断。其关断的电压，是晶体管TN3、TN4的栅极的电压比晶体管TP3、TP4的死区电压稍低的电压、例如+VDD(＝5.0V)至低1.0V左右的4.0V左右时。形成此关断的电压的设定，通过对晶体管TPN11的栅极设定调整后的给定的电压Vd来实施。另外，这种电压，被从外部提供给晶体管TN11的栅极电压Vd。
其结果，比较器26的差动对晶体管TN3、TN4，能在晶体管TP3、TP4的死区(+VDD(＝5.0V)至4.0V)的范围下动作，晶体管TN3、TN4为导通时，动作限制电路28的晶体管TN11、TN12均为导通，晶体管TP1、TP2的栅极电压为+VDD(＝5.0V)至4.0V左右时，晶体管TP12截止，比较器26的动作停止。
另一方面，缓冲放大器1，是由差动放大器11、12构成的驱动器段、和CMOS构成的输出段电路13构成的放大电路。输出段电路13，由P沟道MOS晶体管QP、N沟道MOS晶体管QN构成，这些晶体管QP、晶体管QN，由差动放大器11、12-同驱动。这样，缓冲放大器1形成轨至轨方式下动作的放大器。
差动放大器11中，差动对是由N沟道晶体管构成的驱动器段，差动对的N沟道晶体管Q1、Q2之中，Q1的栅极被与输入端子10a连接，Q2的栅极被与输出端子10b连接。另外，差动放大器12中，差动对是由P沟道晶体管构成的驱动器段，差动对晶体管的P沟道晶体管Q3、Q4之中，Q3的栅极被与输入端子10a连接，Q4的栅极被与输出端子10b连接。虽然晶体管Q2、Q4的栅极，分别被与(-)输入端子10c连接，但由于被直接连接于输出端子10b，因此图2中没有特别表示(-)输入端子10c。
输出段电路13的晶体管QP的栅极，被连接于差动放大器11的晶体管Q1的漏极、和电流镜电路的输出侧的N沟道MOS晶体管Q5的漏极。晶体管Q5的漏极，被连接于与此电流镜连接的输入侧N沟道MOS晶体管Q6，差动放大器12的晶体管Q4的漏极电流，由此电流镜电路作为晶体管Q5的漏极电流转送。晶体管Q5、Q6构成的电流镜电路，形成将晶体管Q4中产生的驱动电流往反方向反转的反转电路(turn around circuit)。
其结果，晶体管QP的栅极，由差动放大器11的晶体管Q1和差动放大器12的晶体管Q4一同驱动。
输出段电路13的晶体管QN的栅极，被连接于差动放大器12的晶体管Q3的漏极、和电流镜电路的输出侧的P沟道MOS晶体管Q8的漏极。晶体管Q8的漏极，被连接于与此电流镜连接的输入侧P沟道MOS晶体管Q9，差动放大器11的晶体管Q2的漏极电流，由此电流镜电路作为晶体管Q8的漏极电流转送。这里，晶体管Q8、Q9构成的电流镜电路，形成将晶体管Q4中产生的驱动电流往反方向反转的反转电路。
其结果，晶体管QN的栅极，由差动放大器12的晶体管Q3和差动放大器11的晶体管Q2一同驱动。
另外，N沟道MOS晶体管Q7，被二极管连接，成为晶体管Q3的负载晶体管。其漏极上连接有晶体管Q8的漏极。P沟道MOS晶体管Q10，被二极管连接，成为晶体管Q1的负载晶体管。其漏极上连接有晶体管Q5的漏极。
另外，N沟道MOS晶体管Q11，是差动放大器11的恒流源，接受偏置电压Vb。P沟道MOS晶体管Q12，是差动放大器12的恒流源，接受偏置电压Va。
由于构成缓冲放大器1的各个晶体管QP、QN、Q1～Q12，是输出端子10b的输出电压被全反馈至输入的放大电路，因此分别构成电流输出用的晶体管。与此相对，构成之前的比较器23～26的晶体管以及构成开关电路21、22的晶体管，是开关动作的晶体管。
电流输出用的晶体管和开关动作的晶体管，在源极、漏极、栅极的大小(面积)上有所不同。通常来说，开关动作的晶体管，只是实施ON/OFF动作，不进行模拟上的电流放大动作。因此，位于源极-漏极之间的栅极宽度可以较窄，形成为小面积的晶体管。而对于这一点，电流输出用的晶体管，具有与最大输出电流值相应的面积且位于源极-漏极之间的栅极宽度较大。因此，对于动作速度而言，开关动作的晶体管比电流输出用的晶体管更快。通过这一特征，比较器23～26与开关电路21、22能够作为输出加速电路动作。
然而，虽然图2中，开关电路25的晶体管TP14中，其栅极被与漏极二极管连接，但是不实施二极管连接，也能将输入至输入端子10a的输入电压信号Vin输入给晶体管TP14的栅极。这种情况下，晶体管TP14截止的时刻，由晶体管TP13的漏极电压、或者源极电压与输入电压信号Vin的电压之间的关系决定。
同样晶体管TN12，其栅极被二极管连接于漏极。但是，不实施这种二极管连接，也能将输入电压信号Vin输入给晶体管TN12的栅极。这样也能实现与上述同样的动作。这种情况下，晶体管TN12截止的时刻，由晶体管TN11的漏极电压、或者源极电压与输入电压信号Vin的电压之间的关系决定。
另外，实施例中，虽然除了对晶体管TP13的栅极施加调整后的恒定电压Vc，对晶体管TPN11的栅极施加调整后的恒定电压Vd，但也可代替这些恒定电压Vc、Vd，将输入电压信号Vin分别提供给晶体管TP13的栅极和晶体管TPN11的栅极。如果这样，就不需要产生恒定电压Vc、Vd的偏置电路。这时，晶体管TP13、晶体管TPN11的导通/截止的时刻与各个差动对的晶体管TP1、TP2、差动对的晶体管TN3、TN4的比较动作的时刻只是稍微错离，可以实现与上述同样的动作，动作上不会产生问题。
产业上的利用可能性以上所说明的图2的实施例的动作限制电路，只是一例，并不限于实施例。偏移电压ΔV、ΔV’的值也是一例，并不限于实施例。
实施例中，虽然用差动对的晶体管构成比较器的比较部，但是偏移电压ΔV、ΔV’，当然也可以通过栅极宽比(沟道宽比)、并联连接的元件数、或者对源极插入串联电阻来形成。
在实施例的死区动作的比较器25、26的比较部中，虽然将差动对晶体管设为成对性高、实质上不存在偏移电压，但即使成对性多少有些不佳，只要是在不会对偏移电压ΔV、ΔV’造成问题的范围，例如也可以存在ΔV/2或者ΔV’/2小的偏移电压。
实施例的输出加速电路，虽然是将缓冲放大器的上升及下降时的输出电流的大部分提供给输出端子10b或者吸收，但本发明，也可仅在缓冲放大器的上升以及下降时的任意一方将输出电流提供给输出端子或者吸收。只在缓冲放大器的上升侧加速的情况下，只设置比较器23、25，不需要设置比较器24、26和开关电路22。下降侧只让缓冲放大器动作即可。
另外，只在缓冲放大器的下降侧加速的情况下，只设置比较器24、26，不需要设置比较器23、25和开关电路21。上升侧只让缓冲放大器动作即可。
另外，实施例中说明的接地电位，只要是不同于电源电压的给定的基准电位即可。
权利要求
1.一种缓冲电路，具有第1比较器，设置在缓冲放大器的输入端子和输出端子之间，由P沟道或者N沟道中其中一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部，对该比较部的比较动作设定给定的偏移电压，在超出该偏移电压时实施比较动作；以及第1开关电路，根据该第1比较器的输出信号进行导通/关断，该缓冲电路，通过根据此第1开关的导通或者关断、电流从电源线往所述输出端子或者从所述输出端子往基准电位线流动，来对所述缓冲放大器的输出电压的上升或者输出电压的下降进行加速，该缓冲电路中，具备第2比较器，由所述P沟道或者N沟道中另一方的MOS晶体管构成对所述输入电压和所述输出电压进行比较的比较部；以及，第1动作限制电路，用于将所述第2比较器的比较动作限制在所述其中一方的MOS晶体管的死区的范围内，所述第1开关电路，根据所述第1比较器的所述输出信号以及所述第2比较器的输出信号，进行导通或者关断。
2.根据权利要求1所述的缓冲电路，其特征在于所述第1动作限制电路，在所述输入电压进入所述死区的电压区域或者离开所述死区的电压区域之一的电压区域、和所述死区区域中，产生所述第2比较器的输出信号，所述第1开关电路，设置在所述基准线和所述输出端子之间，通过所述第1比较器的所述输出信号以及所述第2比较器的所述输出信号的任一个选择性地导通，且在进入所述死区的电压区域或者离开所述死区的电压区域中同时接收所述第1比较器的所述输出信号以及所述第2比较器的所述输出信号后变为导通。
3.根据权利要求1所述的缓冲电路，其特征在于所述第1动作限制电路，在所述输入电压进入所述死区的电压区域或者离开所述死区的电压区域之一的电压区域、和所述死区区域中，产生所述第2比较器的输出信号，所述第1开关电路，设置在所述基准线和所述输出端子之间，通过所述第1比较器的所述输出信号以及所述第2比较器的所述输出信号的任一个选择性地导通，且在进入所述死区的电压区域或者离开所述死区的电压区域中同时接收所述第1比较器的所述输出信号以及所述第2比较器的所述输出信号后变为导通。
4.根据权利要求2或3所述的缓冲电路，其特征在于所述第1及所述第2比较器的各个所述比较部，由一对差动MOS晶体管构成，所述第2比较器的所述比较部，实施实质上没有偏移电压的比较动作，所述给定的偏移电压，通过所述第1比较器的所述一对MOS差动晶体管的动作阈值之差形成。
5.根据权利要求4所述的缓冲电路，其特征在于所述第2比较器，还具有决定所述一对差动晶体管的动作电流的第1恒流源，所述第1动作限制电路，由设置在所述第2比较器的所述一对差动晶体管与所述第1恒流源之间的、某个MOS晶体管构成，进入所述死区的电压区域或者离开所述死区的电压区域，比所述死区的电压值+所述给定的偏移电压值大，且比所述输入电压的信号的上升电压一半的电压值或者下降开始电压的一半的电压值小。
6.根据权利要求5所述的缓冲电路，其特征在于所述第1及第2比较器的所述比较部和所述第1开关电路，由开关动作的晶体管构成，构成所述缓冲放大器的晶体管，由电流输出用的晶体管构成，所述第1动作限制电路，作为级联连接多个所述某个MOS晶体管得到的电路形成。
7.根据权利要求6所述的缓冲电路，其特征在于所述第1及第2比较器由电流切换电路构成，所述给定的偏移电压的值，比成为所述死区的电压值小，所述缓冲放大器，具有驱动器段，由具有P沟道MOS晶体管的差动对的第1差动放大电路、和具有N沟道MOS晶体管的差动对的第2差动放大电路构成；以及，CMOS电路的输出段，由这第1及第2差动放大电路驱动，该缓冲放大器，是以轨至轨方式动作的放大器。
8.根据权利要求2所述的缓冲电路，其特征在于还具有第3及第4比较器、第2开关电路、第2动作限制电路，所述第3比较器，由P沟道或者N沟道中另一方的MOS晶体管构成对所述输入电压和所述输出电压进行比较的比较部，对该比较部的比较动作设定所述给定的偏移电压或者所述之外的偏移电压，根据所述第3比较器的输出信号所述第2开关电路被导通/关断，所述第4比较器，由所述P沟道或者N沟道中其中一方的MOS晶体管构成对所述输入电压和所述输出电压进行比较的比较部，所述第2动作限制电路，用于将所述第4比较器的比较动作限制在构成所述第3比较器的所述比较部的所述其中一方的MOS晶体管的死区的范围内。
9.根据权利要求8所述的缓冲电路，其特征在于所述第2动作限制电路，在所述输入电压进入所述第3比较器的所述MOS晶体管的死区的电压区域或者离开这一死区的电压区域之一的电压区域、和这一死区区域中，产生所述第4比较器的输出信号，所述第2开关电路，设置在所述基准线和所述输出端子之间，通过所述第3比较器的所述输出信号以及所述第4比较器的所述输出信号的任一个选择性地导通，且在所述输入电压进入所述死区的电压区域或者离开所述死区的电压区域中，同时接收第3比较器的所述输出信号以及所述第4比较器的所述输出信号后变为导通。
10.根据权利要求9所述的缓冲电路，其特征在于所述第3及第4比较器的各个所述比较部，由一对差动MOS晶体管构成，所述第4比较器的所述比较部，实施实质上没有偏移电压的比较动作，所述第3比较器的所述给定的偏移电压或者所述其他的偏移电压，通过所述第3比较器的所述一对MOS差动晶体管的动作阈值之差形成。
11.根据权利要求10所述的缓冲电路，其特征在于所述第1至第4比较器由电流切换电路构成，所述给定的偏移电压及所述其他的偏移电压，比成为所述死区的电压值小，所述第4比较器，还具有决定所述一对差动晶体管的动作电流的第2恒流源，所述第2动作限制电路，由设置在所述一对的差动晶体管与所述第2恒流源之间的再另一个MOS晶体管构成，所述缓冲放大器，具有驱动器段，由具有P沟道MOS晶体管的差动对的第1差动放大电路、和具有N沟道MOS晶体管的差动对的第2差动放大电路构成；以及，CMOS电路的输出段，由这第1及第2差动放大电路驱动，该缓冲放大器，是以轨至轨方式动作的放大器。
12.一种缓冲电路，具有第1比较器，设置在缓冲放大器的输入端子和输出端子之间，由P沟道或者N沟道中其中一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部，对该比较部的比较动作设定第1偏移电压，在超出该第1偏移电压时实施比较动作；第2比较器，由P沟道或者N沟道中另一方的MOS晶体管构成对所述输入电压和所述输出电压进行比较的比较部，对该比较部的比较动作设定第2偏移电压，在超出该第2偏移电压时实施比较动作；第1开关电路，根据所述第1比较器的输出信号进行导通/关断；第2开关电路，根据所述第2比较器的输出信号进行导通/关断，所述缓冲电路，通过根据所述第1开关的导通或者关断从电源线对所述输出端子通以电流，对所述缓冲放大器的输出电压的上升进行加速，并通过根据所述第2开关的导通或者关断从所述输出端子往基准电位线吸收电流，对所述缓冲放大器的输出电压的下降进行加速，该缓冲电路中，具有第3比较器，由所述P沟道或者N沟道中另一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部；第4比较器，由所述P沟道或者N沟道中其中一方的MOS晶体管构成对所述缓冲放大器的输入电压和输出电压进行比较的比较部；第1动作限制电路，用于将所述第3比较器的比较动作限制在构成所述第1比较器的所述比较部的所述晶体管的死区范围；以及，第2动作限制电路，用于将所述第4比较器的比较动作限制在构成所述第2比较器的所述比较部的所述晶体管的死区范围，所述第1开关电路，根据所述第1比较器的所述输出信号及所述第3比较器的输出信号导通或者关断，所述第2开关电路，根据所述第2比较器的所述输出信号及所述第4比较器的输出信号导通或者关断。
13.一种驱动器IC，具有多个权利要求1～12中的任一项所述的缓冲电路。
14.一种显示装置，具有权利要求13所述的所述驱动器IC，对应显示面板的端子插针分别设置所述驱动器IC的所述多个缓冲电路，对各个所述端子插针分别送出所述输出电压。
15.根据权利要求14所述的显示装置，其特征在于，所述显示面板是有源矩阵型的有机EL显示面板。
全文摘要
本发明提供一种以低压驱动实现高速动作的缓冲电路。本发明中的缓冲电路，具有在缓冲放大器的输入端子和输出端子之间，由P沟道或者N沟道中其中一方的MOS晶体管构成比较部，且对该比较部的比较动作设定给定的偏移电压的第1比较器；和根据该第1比较器的输出信号进行导通/关断的开关电路，电流通过从电源线经开关电路流至输出端子，对缓冲放大器的输出电压的上升进行加速，该缓冲电路中，具备由P沟道或者N沟道中另一方MOS晶体管构成比较部的第2比较器、将第2比较器的比较动作限制在构成第1比较器的比较部的晶体管的死区的范围内的动作限制电路，开关电路根据第1比较器的输出信号及第2比较器的输出信号来被导通/关断。
文档编号H03F3/50GK101019312SQ20058003076
公开日2007年8月15日 申请日期2005年9月6日 优先权日2004年9月13日
发明者井口普之 申请人:罗姆股份有限公司