专利名称：时钟鉴相装置和方法
技术领域：
本发明涉及时钟技术，具体涉及一种时钟鉴相装置和方法。
背景技术：
无论在通信领域还是在其它领域，时钟技术都已经发展的很成熟了；时钟技术中包含两个关键的技术时钟鉴相技术、锁相技术。
其中，时钟鉴相技术用于对两个信号的相位差进行测量，这两个信号通常为基准信号和被测信号；所述基准信号是标准时钟信号，具有应用时钟信号时所希望的理想相位，所述被测信号是实际应用的时钟信号，所具有的相位不一定与基准信号的相位相同。时钟鉴相的目的就在于准确测量基准信号与被测信号之间的相位差，以便获取被测信号的相位变化规律和频率偏差等各项时钟指标。
目前所应用的时钟鉴相原理如图1所示，图1中的各器件是目前所应用的鉴相器中的关键部件。图1中，将基准信号和被测信号输入相位比较器110，由相位比较器110生成可体现基准信号与被测信号之间相位差的待测相位信号，再将生成的待测相位信号输入计数器120。
在向计数器120输入待测相位信号的同时，还要向计数器120输入鉴相时钟信号。计数器120在待测相位信号开始时开始计数，在待测相位信号结束时停止计数；这样，计数器120的计数量就体现了待测相位信号的相位宽度内所包含的鉴相时钟信号的周期数量。所述鉴相时钟信号通常是作为第三方参考信号的时钟信号，具有已知的周期时长。
当计数器120得到鉴相时钟信号数量时，将该鉴相时钟信号数量发送给中央处理器(CPU)130；CPU 130用来自计数器120的鉴相时钟信号数量乘以鉴相时钟信号的周期时长，并将乘得的结果作为基准信号与被测信号之间的相位差，即将乘得的结果作为鉴相结果。
在实际应用中，由于计数器120的工作方式是整数计数方式，所以计数器120的计数数据是一个整数量。如果体现基准信号与被测信号之间相位差的待测相位信号相位宽度不是鉴相时钟信号周期时长的整数倍，那么小于鉴相时钟信号周期时长的小数个数的鉴相时钟信号相位值将被计数器120忽略，这显然会降低时钟鉴相精度。可见，目前应用的时钟鉴相方法的精度是鉴相时钟信号的周期时长。
为了能尽量提高时钟鉴相精度，目前通常将所述鉴相时钟信号的频率提高，以尽量减小鉴相时钟信号的周期时长，来尽量提高计数器120的计数精度，进而相对提高时钟鉴相精度。但是，鉴相时钟信号频率的提高将给时钟鉴相器件提出很高的硬件设计要求，尤其在鉴相时钟信号频率上升到几百兆Hz时，目前的硬件设计能力很难再满足更高的硬件设计要求；这使得鉴相时钟信号频率的提高很有限，因此时钟鉴相精度无法得到有效提高。
另外，为了能尽量提高时钟鉴相精度，目前还可以采用多鉴相器非同步鉴相的方法获得基准信号和被测信号之间的相位差。这种方法需要采用N个鉴相器配合鉴相，N个鉴相器的鉴相时钟信号初始相位分别为0、T/N、2T/N...、(N-1)T/N。其中，T为鉴相时钟信号的周期时长，N为2以上的整数。这样，对于计数器无法测量的小于鉴相时钟周期时长的相位部分t，会有t/(T/N)个鉴相器中的计数器的计数值相对多1。这种情况下，对所有计数器的计数值进行平均，就可以得到更加精确的计数数据，使时钟鉴相精度达到T/N。并且，随着N值的增加，时钟鉴相精度也随之提高。
但是，N值的增加必然意味着鉴相器数量的增加，这将耗费更多的逻辑资源。并且，N值的增加还会导致各鉴相器之间的相位间隔缩小，而目前的技术能力通常无法将N值增加到10以上。可见，采用N个鉴相器进行鉴相的方法不仅耗费更多的逻辑资源，而且时钟鉴相精度的提高也是很有限的。
发明内容
有鉴于此，本发明的主要目的在于提供一种时钟鉴相装置，以提高时钟鉴相精度。
本发明的另一目的在于提供一种时钟鉴相方法，以提高时钟鉴相精度。
为达到上述目的，本发明的技术方案是这样实现的本发明公开了一种时钟鉴相装置，该装置包括相连的计数器和中央处理器CPU，还包括与CPU相连的数字量积分结果获取单元；其中，计数器，用于接收持续的鉴相时钟信号以及能体现基准信号与被测信号之间相位差的待测相位信号，并累计待测相位信号相位宽度内所能容纳的鉴相时钟信号数量，再将累计的鉴相时钟信号数量发送给CPU；数字量积分结果获取单元，用于接收鉴相时钟信号并进行对称积分、模数转换，得到待测相位信号相位宽度内的数字量的鉴相时钟信号积分结果；CPU，用于获取数字量积分结果获取单元得到的所述鉴相时钟信号积分结果，并得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；再根据该鉴相时钟信号相位值和来自计数器的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
CPU进一步与半周期鉴别器相连；所述半周期鉴别器，用于接收鉴相时钟信号，判断鉴相时钟信号是否经过了半周期，并将判断结果发送给CPU；CPU进一步用于在待测相位信号结束时读取来自半周期鉴别器的判断结果，并在获知鉴相时钟信号经过了半周期时、并且计算出待测相位信号相位宽度之前，用鉴相时钟信号周期时长与所述鉴相时钟信号相位值的差值更新该鉴相时钟信号相位值。
所述数字量积分结果获取单元包括相连的积分器和A/D转换器，A/D转换器还与CPU相连；其中，积分器，用于对收到的鉴相时钟信号进行积分，并将鉴相时钟信号积分结果发送给A/D转换器；
A/D转换器，用于对来自积分器的鉴相时钟信号积分结果进行模数转换，得到所述的数字量鉴相时钟信号积分结果。
所述待测相位信号是由相位比较器生成的，并且相位比较器与CPU相连，用于向CPU发送可触发CPU获取所述鉴相时钟信号积分结果的数据采集触发信号。
本发明还公开了一种时钟鉴相方法，该方法包括A.在能体现基准信号与被测信号之间相位差的待测相位信号相位宽度内累计所能容纳的鉴相时钟信号数量；并通过对持续的鉴相时钟信号进行对称积分，获取待测相位信号相位宽度内的数字量鉴相时钟信号积分结果，再得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；B.根据得出的所述鉴相时钟信号相位值和累计的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
步骤A中，在所述待测相位信号相位宽度结束时进一步判断所述鉴相时钟信号是否经过了半周期；并在确定经过了半周期时，用鉴相时钟信号周期时长与得出的所述鉴相时钟信号相位值之间的差值更新该鉴相时钟信号相位值。
步骤A中，通过对所述鉴相时钟信号进行对称积分，获取所述鉴相时钟信号积分结果的方法包括应用具有鉴相时钟信号的一半峰值电压的比较电压对鉴相时钟信号进行积分，还对积分结果进行模数转换；并且，获取待测相位信号相位宽度内的、完成模数转换的数字量鉴相时钟信号积分结果。
步骤A中，得出所述鉴相时钟信号相位值的方法包括接收对鉴相时钟信号进行对称积分时所得到的峰值积分结果，并用所述鉴相时钟信号积分结果除以收到的所述峰值积分结果，再用除得的比值乘以鉴相时钟信号的半周期时长，将得到的乘积作为鉴相时钟信号相位值。
步骤B中，所述计算方法包括用累计的所述鉴相时钟信号数量乘以鉴相时钟信号的周期时长，再将乘得的结果与得出的所述鉴相时钟信号相位值相加，将相加的结果作为待测相位信号的相位宽度。
所述鉴相时钟信号和基准信号具有相同的初始相位。
与现有技术相比，本发明所提供的时钟鉴相装置和方法，均需要在能体现基准信号与被测信号之间相位差的待测相位信号相位宽度内累计所能容纳的鉴相时钟信号数量；并通过对鉴相时钟信号进行对称积分，获取待测相位信号相位宽度内的数字量鉴相时钟信号积分结果，再得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；之后根据得出的所述鉴相时钟信号相位值和累计的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
可见，本发明装置和方法均可明显提高时钟鉴相精度。
图1为现有技术鉴相原理图；图2为本发明一较佳实施例的时钟鉴相装置结构及原理示意图；图3为基于图2的信号波形示意图；图4为基于图2的时钟鉴相流程图。
具体实施例方式
下面结合附图及具体实施例对本发明详细说明。
本发明提供的时钟鉴相装置包括相连的计数器和CPU，还包括与CPU相连的数字量积分结果获取单元；其中，计数器，用于接收持续的鉴相时钟信号以及能体现基准信号与被测信号之间相位差的待测相位信号，并累计待测相位信号相位宽度内所能容纳的鉴相时钟信号数量，再将累计的鉴相时钟信号数量发送给CPU；数字量积分结果获取单元，用于接收鉴相时钟信号并进行对称积分、模数转换，得到待测相位信号相位宽度内的数字量的鉴相时钟信号积分结果；CPU，用于获取数字量积分结果获取单元得到的所述鉴相时钟信号积分结果，并得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；再根据该鉴相时钟信号相位值和来自计数器的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
本发明提供的时钟鉴相方法包括在能体现基准信号与被测信号之间相位差的待测相位信号相位宽度内累计所能容纳的鉴相时钟信号数量；并通过对持续的鉴相时钟信号进行对称积分，获取待测相位信号相位宽度内的数字量鉴相时钟信号积分结果，再得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；根据得出的所述鉴相时钟信号相位值和累计的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
首先，结合图2、图3对本发明进行说明。
参见图2，图2为本发明一较佳实施例的时钟鉴相装置结构及原理示意图。图2中，相位比较器210、计数器220、CPU 260依次相连；并且，积分器230、A/D转换器240、CPU 260依次相连；CPU 260还与相位比较器210、半周期鉴别器250相连。计数器220、A/D转换器240与CPU 260之间通常是通过数据总线相连的。
针对图2所示的时钟鉴相装置要输入3种信号被测信号，基准信号，鉴相时钟信号。其中，鉴相时钟信号和基准信号通常是由同一个信号得到的，具有相同的初始相位；鉴相时钟信号是通过对信号进行倍频得到的，频率较高，占空比为50％；基准信号是通过对信号进行分频得到的，频率较低，占空比也为50％。
在实际应用中，首先需要将基准信号和被测信号输入相位比较器210，由相位比较器210生成可体现基准信号与被测信号之间相位差的待测相位信号(如图3所示)，再将待测相位信号输入计数器220，以使计数器220在待测相位信号开始时开始计数，并在待测相位信号结束时停止计数。
在向计数器220输入待测相位信号的同时，还要向计数器220输入持续的鉴相时钟信号，作为计数器220的计数对象。这样，计数器220在待测相位信号开始时开始对收到的鉴相时钟信号进行计数，在待测相位信号结束时则停止计数，以累计待测相位信号的相位宽度内所能容纳的鉴相时钟信号的整数数量。并且，在待测相位信号结束时，相位比较器210向CPU 260发送数据采集触发信号，告知CPU 260对计数器220累计的鉴相时钟信号数量进行读取；CPU 260在收到该数据采集触发信号时，读取计数器220所累计的鉴相时钟信号数量。为了后续描述方便，将CPU 260读取到的鉴相时钟信号数量记作数据X。
在向计数器220输入鉴相时钟信号的同时，还要将鉴相时钟信号发送给积分器230；积分器230在待测相位信号相位宽度内持续性地对收到的鉴相时钟信号进行对称积分，得到鉴相时钟信号的积分结果(如图3中的积分输出电压所示)，并将得到的积分结果发送给A/D转换器240；A/D转换器240对收到的积分结果进行模数转换以生成数字量的鉴相时钟信号积分结果。
在待测相位信号结束时，相位比较器210通过向CPU 260发送数据采集触发信号，告知CPU 260对A/D转换器240生成的数字量的鉴相时钟信号积分结果进行读取；CPU 260在收到该数据采集触发信号时，读取A/D转换器240生成的数字量的鉴相时钟信号积分结果。为了后续描述方便，将CPU 260读取到的鉴相时钟信号积分结果记作数据Y。
通常，保证积分器230能进行对称积分的方法有多种，如将积分器230中的比较电压设置为输入积分器230的鉴相时钟信号峰值电压的一半。这样，在鉴相时钟信号的高电平，鉴相时钟信号电压幅度大于比较电压，积分器230正向积分，积分结果沿斜率上升；在鉴相时钟信号的低电平，鉴相时钟信号电压幅度小于比较电压，积分器反向积分，积分结果沿斜率下降；再加上鉴相时钟信号占空比为50％，所以积分时上升和下降的斜率是一样的；因此，积分器230对具有整数周期时长的鉴相时钟信号进行积分的结果为0，而对具有非整数周期时长的鉴相时钟信号进行积分的结果则不为0。
可见，对称积分的好处在于积分器230进行的不是单向积分，所得的结果不会随着积分时间的延续而持续变大，而是在一个可知的最大值之内，因而不会使积分结果超过积分器的工作电压而饱和；并且，积分结果必然代表鉴相时钟周期的小数周期的积分数据，这样可以测量出小于1个鉴相时钟信号周期时长的相位值，解决了现有技术中的计数器无法测量小于1个鉴相时钟周期的相位值的问题。
需要说明的是，由于积分器230的积分方式为对称积分，所以积分器230在鉴相时钟信号的半周期前、后的对称时间点会分别得到两个相同的鉴相时钟信号积分结果；显然，虽然这两个鉴相时钟信号积分结果相同，但它们分别对应着鉴相时钟信号半周期前、后的两个不同鉴相时钟信号相位值。因此，CPU 260由A/D转换器240读取所述鉴相时钟信号积分结果时，还需要判断该鉴相时钟信号积分结果究竟是鉴相时钟半周期前的积分结果，还是半周期后的积分结果。
为了实现上述判断，需要由半周期鉴别器为CPU 260提供判断依据。具体而言，半周期鉴别器接收鉴相时钟信号，在鉴相时钟信号的上升沿产生低电平0，并向CPU 260输出值为0的鉴别信号；还在鉴相时钟信号的下降沿产生高电平1，并向CPU 260输出值为1的鉴别信号。在待测相位信号结束时，相位比较器210产生数据采集触发信号，告知CPU 260采集半周期鉴别器输出的鉴别信号；CPU 260收到该数据采集触发信号时，采集来自半周期鉴别器的鉴别信号。
显然，如果采集到的是值为0的鉴别信号，CPU 260可以确定鉴相时钟信号没有经过半周期；如果采集到的是值为1的鉴别信号，CPU 260则可以确定鉴相时钟信号经过了半周期。
再有，在鉴别信号从0跳变到1的时刻，积分器230上的积分结果为最大值，这个值是对半个鉴相时钟周期的积分结果。CPU 260在鉴别信号从0跳变到1的时刻，从A/D转换器中获取半周期的鉴相时钟信号积分结果。为了后续描述方便，将CPU 260获取的半周期的鉴相时钟信号积分结果记作数据Z(如图3所示)。可见，由于在鉴相时钟信号的半个周期内，积分器可以从0积分到Z；所以CPU 260可以计算出积分器从0正向积分到Y所需的时间(Y/Z)*(0.5T)。其中，T(如图3中的t1所示)为鉴相时钟信号的周期时长。
由以上所述可以知道，CPU可以通过数据采集的方式获取到如下数据
1、待测相位信号相位宽度内的计数器计数结果X；2、待测相位信号相位宽度内的数字量鉴相时钟信号积分结果Y；3、鉴相时钟信号半周期内的数字量积分结果Z；4、待测相位信号结束时来自半周期鉴别器的鉴别信号。
接下来，CPU 260就可以应用采集到的上述数据进行鉴相计算。具体的计算过程如下CPU 260计算计数器中整数个数的鉴相时钟信号相位宽度t1＝X*T。
再有，CPU 260还计算小数个数的鉴相时钟信号相位值，即从0到Y对鉴相时钟信号进行积分时所需的时间t2(如图3所示)＝(Y/Z)*(0.5*T)。
接着，CPU 260判断采集到的半周期鉴别器的鉴别信号为0还是为1，如果采集到的是值为0的鉴别信号，CPU 260确定鉴相时钟信号没有经过半周期，并计算出准确的待测相位信号的相位宽度为t＝t1+t2；如果采集到的是值为1的鉴别信号，CPU 260则确定鉴相时钟信号经过了半周期，并计算出准确的待测相位信号的相位宽度为t＝t1+(T-t2)。
下面，用一个实例来说明时钟鉴相精度提高的有效性如果采用8位比较型A/D转换器，那么就相当于将鉴相时钟信号在半周期内的积分结果Z分割为256等份，并计算鉴相时钟信号小数部分占其中几个等份。可见，由于每个等份的精度是(0.5*T)/256，所以时钟鉴相精度是T/512，该时钟鉴相精度是现有技术中值为T的时钟鉴相精度的512倍。
实际上，用于通知CPU采集所述计数数据、积分结果、鉴别结果的数据采集触发信号，通常是由相位比较器所发送的同一个数据采集触发信号。
可见，图2所示的时钟鉴相装置，利用计数器累计待测信号相位宽度内所能容纳的鉴相时钟信号数量，以获取整数个数的鉴相时钟信号的相位宽度；还利用积分器对鉴相时钟信号进行对称积分，以获取小数个数的鉴相时钟信号的相位值；并且，判断获取小数个数的鉴相时钟信号相位值时，鉴相时钟信号是否经过了半周期，如果是，则要用鉴相时钟信号的周期时长减去所述鉴相时钟信号相位值，以得出新的小数个数的鉴相时钟信号相位值；再根据最终获得的整数个数、小数个数的鉴相时钟信号相位值计算出待测信号的相位宽度，也就最终得到了基准信号与被测信号之间的相位差。并且，时钟鉴相过程中也不存在现有技术中的小数个数的鉴相时钟信号相位值被忽略的问题，所以时钟鉴相精度明显得到了提高。
通常，可以在不超过积分器230工作电压的情况下尽量提高鉴相时钟信号的输入电压，以尽量减小积分器230因失调误差所造成的不良影响。
再有，可以使用CPU 260对发自积分器230的积分结果进行非线性误差补偿。再有，积分器230中的关键器件是运算放大器，实际应用时可以选取设置有高带宽增益积运算放大器的快速积分器；并且，可以选取并行比较型A/D转换器，这种A/D转换器具有精度高、转换速度快的特点。
将积分器230与A/D转换器240相连的最终目的在于获取数字量的积分结果，以便CPU能针对积分结果进行后续处理；所以，可以将相连的积分器230与A/D转换器240统称为数字量积分结果获取单元。
如果基于图2所示的时钟鉴相装置对时钟鉴相流程进行描述，则如图4所示。图4中所包含的步骤，其具体操作已在图2中以实施例的方式进行了详细描述，下面仅对图4所示流程所包括的各步骤进行简要描述步骤410至步骤420生成可体现基准信号与被测信号之间相位差的待测相位信号，并在能体现基准信号与被测信号之间相位差的待测相位信号相位宽度内累计所能容纳的鉴相时钟信号数量，获得整数个数的鉴相时钟信号数量。
步骤430对持续的鉴相时钟信号进行对称积分、模数转换，并获取待测相位信号相位宽度内的数字量鉴相时钟信号积分结果。
步骤440根据获取的鉴相时钟信号积分结果，得出获取该积分结果时的鉴相时钟信号相位值。
步骤450判断获取鉴相时钟信号积分结果时的鉴相时钟信号是否经过了半个周期，如果是，进入步骤460；否则，直接进入步骤470。
步骤460用鉴相时钟信号的周期时长减去得出的鉴相时钟信号相位值，得出新的鉴相时钟信号相位值。
步骤470根据最后得出的鉴相时钟信号相位值和累计的鉴相时钟信号数量，计算出待测相位信号的相位宽度；并且该待测相位信号相位宽度就是基准信号与被测信号之间的相位差。
可见，如果步骤450中的判断结果为是，那么步骤460中新得出的鉴相时钟信号相位值就是最后得出的所述鉴相时钟信号相位值；否则，步骤440中得出的鉴相时钟信号相位值就是最后得出的所述鉴相时钟信号相位值。
由以上所述可以看出，本发明所提供的时钟鉴相装置和方法，均可明显提高时钟鉴相精度。
权利要求
1.一种时钟鉴相装置，其特征在于，该装置包括相连的计数器和中央处理器CPU，还包括与CPU相连的数字量积分结果获取单元；其中，计数器，用于接收持续的鉴相时钟信号以及能体现基准信号与被测信号之间相位差的待测相位信号，并累计待测相位信号相位宽度内所能容纳的鉴相时钟信号数量，再将累计的鉴相时钟信号数量发送给CPU；数字量积分结果获取单元，用于接收鉴相时钟信号并进行对称积分、模数转换，得到待测相位信号相位宽度内的数字量的鉴相时钟信号积分结果；CPU，用于获取数字量积分结果获取单元得到的所述鉴相时钟信号积分结果，并得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；再根据该鉴相时钟信号相位值和来自计数器的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
2.如权利要求1所述的装置，其特征在于，CPU进一步与半周期鉴别器相连；所述半周期鉴别器，用于接收鉴相时钟信号，判断鉴相时钟信号是否经过了半周期，并将判断结果发送给CPU；CPU进一步用于在待测相位信号结束时读取来自半周期鉴别器的判断结果，并在获知鉴相时钟信号经过了半周期时、并且计算出待测相位信号相位宽度之前，用鉴相时钟信号周期时长与所述鉴相时钟信号相位值的差值更新该鉴相时钟信号相位值。
3.如权利要求1或2所述的装置，其特征在于，所述数字量积分结果获取单元包括相连的积分器和A/D转换器，A/D转换器还与CPU相连；其中，积分器，用于对收到的鉴相时钟信号进行积分，并将鉴相时钟信号积分结果发送给A/D转换器；A/D转换器，用于对来自积分器的鉴相时钟信号积分结果进行模数转换，得到所述的数字量鉴相时钟信号积分结果。
4.如权利要求1或2所述的装置，其特征在于，所述待测相位信号是由相位比较器生成的，并且相位比较器与CPU相连，用于向CPU发送可触发CPU获取所述鉴相时钟信号积分结果的数据采集触发信号。
5.一种时钟鉴相方法，其特征在于，该方法包括A.在能体现基准信号与被测信号之间相位差的待测相位信号相位宽度内累计所能容纳的鉴相时钟信号数量；并通过对持续的鉴相时钟信号进行对称积分，获取待测相位信号相位宽度内的数字量鉴相时钟信号积分结果，再得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；B.根据得出的所述鉴相时钟信号相位值和累计的鉴相时钟信号数量，计算出待测相位信号的相位宽度。
6.如权利要求5所述的方法，其特征在于，步骤A中，在所述待测相位信号相位宽度结束时进一步判断所述鉴相时钟信号是否经过了半周期；并在确定经过了半周期时，用鉴相时钟信号周期时长与得出的所述鉴相时钟信号相位值之间的差值更新该鉴相时钟信号相位值。
7.如权利要求5或6所述的方法，其特征在于，步骤A中，通过对所述鉴相时钟信号进行对称积分，获取所述鉴相时钟信号积分结果的方法包括应用具有鉴相时钟信号的一半峰值电压的比较电压对鉴相时钟信号进行积分，还对积分结果进行模数转换；并且，获取待测相位信号相位宽度内的、完成模数转换的数字量鉴相时钟信号积分结果。
8.如权利要求5或6所述的方法，其特征在于，步骤A中，得出所述鉴相时钟信号相位值的方法包括接收对鉴相时钟信号进行对称积分时所得到的峰值积分结果，并用所述鉴相时钟信号积分结果除以收到的所述峰值积分结果，再用除得的比值乘以鉴相时钟信号的半周期时长，将得到的乘积作为鉴相时钟信号相位值。
9.如权利要求5或6所述的方法，其特征在于，步骤B中，所述计算方法包括用累计的所述鉴相时钟信号数量乘以鉴相时钟信号的周期时长，再将乘得的结果与得出的所述鉴相时钟信号相位值相加，将相加的结果作为待测相位信号的相位宽度。
10.如权利要求5或6所述的方法，其特征在于，所述鉴相时钟信号和基准信号具有相同的初始相位。
全文摘要
本发明公开了一种时钟鉴相装置和方法，用于测量基准信号和被测信号之间的相位差；均需要得到能体现基准信号与被测信号之间相位差的待测相位信号，在待测相位信号相位宽度内累计所能容纳的鉴相时钟信号数量；并通过对持续的鉴相时钟信号进行对称积分，获取待测相位信号相位宽度内的数字量鉴相时钟信号积分结果，再得出获取该鉴相时钟信号积分结果时的鉴相时钟信号相位值；之后，根据得出的所述鉴相时钟信号相位值和累计的鉴相时钟信号数量，计算出待测相位信号的相位宽度。本发明装置和方法均可明显提高时钟鉴相精度。
文档编号H03L7/18GK1859007SQ200610065190
公开日2006年11月8日 申请日期2006年3月27日 优先权日2006年3月27日
发明者黄鸿贵 申请人:华为技术有限公司