专利名称:消除运算放大器偏移电压的运算放大器驱动电路的制作方法
技术领域:
本发明涉及一种运算放大器驱动电路,具体说,涉及一种消除运算放大器偏移电压的运算放大器驱动电路。
背景技术:
一般薄膜晶体管液晶显示器(Thin Film Transistor liquid crystal display,TFT-LCD)的源极驱动器(Source Driver)的输出电压都是由运算放大器(Operational Amplifier)所驱动。因此,运算放大器的偏移电压(offset voltage)会影响源极驱动器的输出电压。而运算放大器会因制造工艺的关系,造成每个运算放大器所输出的偏移电压不相同,进而影响到液晶显示器的色彩品质。因此,消除该偏移电压是源极驱动器必须解决之问题。
图1A是现有技术的运算放大器消除偏移电压的运算放大器驱动电路。如图1A所示,该运算放大器驱动电路10包含三个开关11、12与13、电容14、以及运算放大器15。输入信号Vin经由开关11后输入至运算放大器15的正输入端。该输入信号Vin另外经由开关12与13后输入至运算放大器15的负输入端。电容14连接于运算放大器15的正输入端以及开关12与13的连接点。而且,运算放大器15的输出端反馈到负输入端。该运算放大器驱动电路10的运作分为两个阶段,第一阶段为偏移电压取样阶段,第二阶段为偏移电压保持阶段。
图1B示出图1A的运算放大器驱动电路的偏移电压取样阶段的开关状态,而图1C示出图1A的运算放大器驱动电路的偏移电压保持阶段的开关状态。如图1B所示,在偏移电压取样阶段时,开关11与13导通(Turned ON),开关12断路(Turned OFF)。因此,运算放大器15的偏移电压会储存在电容14的两端。而如图1C所示,在偏移电压保持阶段时,开关11与13断路,开关12导通。因此,储存在电容14两端的电压值会与运算放大器15的偏移电压抵消,使运算放大器15的输出端电压Vout与输入电压Vin相同。
但是,上述技术需要输入电压直接去对电容进行充电,因此输入信号的驱动能力需要足够才能够实现。当输入信号的驱动能力不够时,上述技术的效果将不理想且会影响反应速度。
发明内容
有鉴于上述问题,本发明所解决的技术问题是提供一种可消除运算放大器的偏移电压且不需由输入信号直接对电容充电的运算放大器驱动电路。
本发明的技术方案如下一种消除运算放大器偏移电压的运算放大器驱动电路,包括具有斩波器的运算放大器,该运算放大器具有第一输入端、第二输入端以及输出端;第一开关,具有第一端和第二端,其中该第一端接收输入电压,且该第二端连接至所述运算放大器的所述第一输入端;第二开关,连接于所述运算放大器的第一输入端与所述运算放大器的输出端;第三开关,连接所述运算放大器的第二输入端与所述运算放大器的输出端;以及电容,连接于所述运算放大器的第二输入端与电源地;其中在输入电压储存阶段时,所述第一开关与所述第三开关导通、所述第二开关断路、所述第一输入端切换为正输入端以及所述第二输入端切换为负输入端;而在输出电压阶段时,所述第一开关与所述第三开关断路、所述第二开关导通、所述第一输入端切换为负输入端以及所述第二输入端切换为正输入端。
优选的,所述具有斩波器的运算放大器由控制信号控制所述第一输入端与所述第二输入端作正输入端与负输入端的切换。
优选的,所述具有斩波器的运算放大器包含第一晶体管、第二晶体管、第三晶体管和第四晶体管、电流源、输出放大级、第四开关、第五开关、第六开关和第七开关;
其中,该第一晶体管和该第二晶体管的漏极相接,该第三晶体管和该第四晶体管的漏极相接,该第一晶体管和该第三晶体管的栅极相接,该第一晶体管的漏极通过该第四开关耦接该第三晶体管的栅极,该第一晶体管的栅极通过该第五开关耦接该第三晶体管的漏极,该第一晶体管的漏极通过该第六开关耦接该输出放大级的输入端,该输出放大级的输入端通过该第七开关耦接该第三晶体管的漏极,该第二晶体管的源极与该第四晶体管的源极通过该电流源耦接至地,该第四晶体管的栅极为第一输入端,该第二晶体管的栅极为第二输入端;当该第四开关和该第七开关导通、且该第五开关和该第六开关断路时,该第一输入端为正输入端而该第二输入端为负输入端;当该第四开关和该第七开关断路、且该第五开关和该第六开关导通时,该第一输入端为负输入端而该第二输入端为正输入端。
优选的,该电路作为薄膜晶体管液晶显示器的源极驱动电路。
本发明的另外一个技术方案如下一种消除运算放大器偏移电压的运算放大器驱动电路,包含第一晶体管,其中,该第一晶体管的栅极与漏极相连接;第二晶体管,其中,该第二晶体管的漏极与所述第一晶体管的漏极相连接,形成第一电流路径,且该第二晶体管的栅极定义为第一输入端;第一开关;第三晶体管,其中,该第三晶体管的栅极经由所述第一开关与该第三晶体管的漏极相连;第四晶体管,其中,该第四晶体管的漏极与所述第三晶体管的漏极相连接,形成第二电流路径,并于第四晶体管的漏极产生差动电压,且该第四晶体管的栅极定义为第二输入端,且该第四晶体管的源极与该第二晶体管的源极连接至地;电容,连接于所述第一晶体管与所述第三晶体管的栅极之间;输出增益级,接收所述差动电压并产生一输出电压;第二开关,连接所述第一输入端与所述第二输入端之间;以及第三开关,连接所述第一输入端与所述输出增益级的输出端之间;
其中在偏移电压储存阶段时,所述第一开关与所述第二开关导通、所述第三开关断路,将偏移电压储存在前述电容;而在输出电压阶段时,所述第一开关与所述第二开关断路、所述第三开关导通,将信号经由输出增益级输出。
优选的,还包含电流源,连接于所述第二晶体管的源极、所述第四晶体管的源极与地之间。
优选的,所述第一输入端为负输入端。
优选的,所述第二输入端为正输入端。
优选的,所述第一晶体管与所述第三晶体管为P沟道场效应晶体管。
优选的,所述第二晶体管与前述第四晶体管为N沟道场效应晶体管。
由于该运算放大器驱动电路由运算放大器的输出端直接对电容充放电,因此不需提高输入信号的驱动能力,且可缩短电容充放电时间。
图1A是现有技术的运算放大器消除偏移电压的运算放大器驱动电路;图1B是图1A的运算放大器驱动电路的偏移电压取样阶段的开关状态;图1C是图1A的运算放大器驱动电路的偏移电压保持阶段的开关状态;图2A和2B是具有斩波器的运算放大器的电路图。
图3A为本发明消除运算放大器偏移电压的运算放大器驱动电路的电路图,且该运算放大器驱动电路是处于输入电压储存阶段;图3B为图3A运算放大器驱动电路的简化图;图4A为本发明消除运算放大器偏移电压的运算放大器驱动电路的电路图,且该运算放大器驱动电路是处于输出电压阶段;图4B为图4A运算放大器驱动电路的简化图;图5A与5B为本发明消除运算放大器偏移电压的运算放大器驱动电路第二实施例的电路图,其中图5A为偏移电压取样的开关状态,而图5B为偏移电压保持的开关状态。
具体实施例方式
下面参考附图详细说明本发明消除运算放大器偏移电压的运算放大器驱动电路。
一般的运算放大器正输入端与负输入端的接脚均固定,无法交换。但具有斩波器(chopper)的运算放大器则可经由切换信号来控制正输入端与负输入端的接脚。图2A与2B显示不同接脚的具有斩波器的运算放大器的电路图。如图2A与2B所示,该具有斩波器的运算放大器20除了包含一般运算放大器的四个晶体管211、212、213、214、输出放大级(Output Gain Stage)22、以及电流源23之外,还包含四个开关SW21、SW22、SW23以及SW24。晶体管211、212串接在一起,且晶体管213、214串接在一起。晶体管212、214的栅极互相连接,且晶体管211、213的源极互相连接后经由电流源23接地。开关SW21连接于晶体管212的栅极与漏极之间,开关SW23连接于晶体管214的栅极与漏极之间。由于晶体管212、214的栅极互相连接,所以开关SW21与开关SW23的其中一端亦互相连接。晶体管212的漏极经由开关SW22与SW24连接至晶体管214的漏极。而开关SW22与SW24的连接点的信号连接至输出放大级22的输入端。而开关SW21、SW22、SW23以及SW24的导通由切换信号控制。
将晶体管213、211的栅极分别定义为第一输入端与第二输入端。如图2A所示,当开关SW21与SW24导通,且开关SW22与SW23断路时,第一输入端为正输入端而第二输入端为负输入端。另外,如图2B所示,当开关SW21与SW24断路,且开关SW22与SW23导通时,第一输入端为负输入端而第二输入端为正输入端。
图3A为本发明消除运算放大器偏移电压的运算放大器驱动电路第一实施例的电路图,图中该运算放大器驱动电路处于输入电压储存阶段。图3B为图3A运算放大器驱动电路的简化图。图4A为本发明消除运算放大器偏移电压的运算放大器驱动电路第一实施例的电路图,图中该运算放大器驱动电路是处于输出电压阶段。图4B为图4A运算放大器驱动电路的简化图。
如图3A所示,本发明消除运算放大器偏移电压的运算放大器驱动电路30包含第一开关SW31、第二开关SW32与第三开关SW33、具有斩波器的运算放大器31、以及电容32。输入电压Vin经由第一开关SW31接到具有斩波器的运算放大器31的第一输入端A。具有斩波器的运算放大器31的输出端经由第二开关SW32反馈到第一输入端A。而具有斩波器的运算放大器31的输出端经由第三开关SW33反馈到第二输入端B,且第二输入端B经由电容32接地。在此输入电压储存阶段,具有斩波器的运算放大器31的第一输入端为正输入端,第二输入端为负输入端。
请参考图3B,运算放大器31的第一输入端(正输入端)接收输入电压Vin,运算放大器31的第二输入端(负输入端)和输出端和电容32连接在一起。所以,电容32便可以藉由该运算放大器31的输出端充电,并储存运算放大器的输出电压。假设此时运算放大器的偏移电压为正偏移电压。此时电容32所储存的电压Vc为输入电压Vin加上运算放大器31的偏移电压Vos。运算放大器311为理想且没有偏移电压的运算放大器。
Vc=Vin+Vos ...(1)接着将图3A的运算放大器驱动电路的输入电压储存阶段切换到图4A的运算放大器驱动电路的电压输出阶段。亦即,将运算放大器31的正输入端和负输入端互换,而运算放大器31的偏移电压也因输入端互换的关系,由正偏移电压变成负偏移电压。
如图4A所示,运算放大器驱动电路30’的组成与图3A的运算放大器驱动电路30相同,其差异为第一开关SW31与第二开关SW33断路,且第二开关SW32导通。同时,运算放大器驱动电路30’的具有斩波器的运算放大器31的第一输入端A为负输入端,第二输入端B为正输入端。
请参考图4B,运算放大器31的输出端反馈到第一输入端(负输入端),而运算放大器31的第二输入端(正输入端)接收电容32的电压作为输入电压Vin。所以此时的输出电压Vout为电容电压Vc减去偏移电压Vos。
Vout=Vc-Vos ...(2)将第(1)式带入第(2)式即可推导出输出电压Vout等于输入电压Vin。
Vout=Vin+Vos-Vos=Vin...(3)因此,在电压输出阶段所产生的输出电压Vout等于输入电压Vin,完全不受运算放大器31的偏移电压Vos所影响。所以,即使运算放大器因制造工艺的关系,造成每个运算放大器所输出的偏移电压不相同亦不会影响输出电压Vout。而且,由于电容32所储存的电压Vc是在输入电压储存阶段由运算放大器31的输出端直接驱动,所以不需提高输入信号的驱动能力并可缩短输入电压储存阶段的时间。本发明的消除运算放大器偏移电压的运算放大器驱动电路可应用于TFT-LCD的源极驱动电路以及其它需要源极驱动电路的装置。
图5A与5B为本发明消除运算放大器偏移电压的运算放大器驱动电路第二实施例的电路图,其中图5A为偏移电压取样的开关状态,而图5B为偏移电压保持的开关状态。
如图5A与5B所示,消除运算放大器偏移电压的运算放大器驱动电路50除了包含一般运算放大器的四个晶体管211、212、213、214、输出放大级(Output Gain Stage)22、以及电流源23之外,还包含三个开关SW51、SW52、SW53以及一个电容54。晶体管211、212形成第一电流路径,而晶体管213、214形成第二电流路径,第一电流路径与第二电流路径形成差动放大电路,且晶体管212与晶体管214的栅极经由电容54连接。而晶体管214的栅极经由开关SW51连接于晶体管214的漏极、晶体管211的栅极经由开关SW52连接于晶体管213的栅极、以及晶体管211的栅极经由开关SW53连接于输出增益级22的输出端。在此实施例中,晶体管212、214为P沟道场效应晶体管(PMOS晶体管),而晶体管211、213为N沟道场效应晶体管(NMOS晶体管)。
图5A所示的消除运算放大器偏移电压的运算放大器驱动电路为偏移电压取样的开关状态,此时开关SW51、SW52导通,而开关SW53断路。所以,电流镜的两个PMOS晶体管的栅极和漏极端相连,且该运算放大器的两输入端IP与IN一起连接到同一输入电压,用于提供差动放大电路的输入信号。当没有制造工艺因素时,此两条电流路径的电流值是相同的,但是加入制造工艺因素后,此两条电流路径电流是些微的不相同。此时利用电容54来储存两条流不同电流路径的PMOS晶体管的栅极电压差。
图5B所示的消除运算放大器偏移电压的运算放大器驱动电路为偏移电压保持的开关状态,此时开关SW51、SW52断路,而开关SW53导通。此时,运算放大器回到正常操作的连接,也就是输入端IN接到运算放大器输出端的电压反馈端。电流路径上的PMOS晶体管212、214的栅极之间加上一电容,此电容储存两个电流路径微小的电压差。利用此电容54让两条电流路径分别供应所需的电流来抵消因制造工艺所造成的输出电压漂移。
所以,如图5A与5B所示,输入端电压信号不需直接驱动电容54来进行充放电,且利用改变电流镜的电流来消除因制造工艺产生的偏移电压。
以上虽以实施例说明本发明,但并不因此限定本发明之范围,只要不脱离本发明之要旨,该行业者可进行各种变形或变更。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,包括具有斩波器的运算放大器,该运算放大器具有第一输入端、第二输入端以及输出端;第一开关,具有第一端和第二端,其中该第一端接收输入电压,且该第二端连接至所述运算放大器的所述第一输入端;第二开关,连接于所述运算放大器的第一输入端与所述运算放大器的输出端;第三开关,连接所述运算放大器的第二输入端与所述运算放大器的输出端;以及电容,连接于所述运算放大器的第二输入端与电源地;其中在输入电压储存阶段时,所述第一开关与所述第三开关导通、所述第二开关断路、所述第一输入端切换为正输入端以及所述第二输入端切换为负输入端;而在输出电压阶段时,所述第一开关与所述第三开关断路、所述第二开关导通、所述第一输入端切换为负输入端以及所述第二输入端切换为正输入端。
2.如权利要求1所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,所述具有斩波器的运算放大器由控制信号控制所述第一输入端与所述第二输入端作正输入端与负输入端的切换。
3.如权利要求1所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,所述具有斩波器的运算放大器包含第一晶体管、第二晶体管、第三晶体管和第四晶体管、电流源、输出放大级、第四开关、第五开关、第六开关和第七开关;其中,该第一晶体管和该第二晶体管的漏极相接,该第三晶体管和该第四晶体管的漏极相接,该第一晶体管和该第三晶体管的栅极相接,该第一晶体管的漏极通过该第四开关耦接该第三晶体管的栅极,该第一晶体管的栅极通过该第五开关耦接该第三晶体管的漏极,该第一晶体管的漏极通过该第六开关耦接该输出放大级的输入端,该输出放大级的输入端通过该第七开关耦接该第三晶体管的漏极,该第二晶体管的源极与该第四晶体管的源极通过该电流源耦接至地,该第四晶体管的栅极为第一输入端,该第二晶体管的栅极为第二输入端;当该第四开关和该第七开关导通、且该第五开关和该第六开关断路时,该第一输入端为正输入端而该第二输入端为负输入端;当该第四开关和该第七开关断路、且该第五开关和该第六开关导通时,该第一输入端为负输入端而该第二输入端为正输入端。
4.根据权利要求1所述的消除运算放大器的偏移电压的运算放大器驱动电路,其特征在于,该电路作为薄膜晶体管液晶显示器的源极驱动电路。
5.一种消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,包含第一晶体管,其中,该第一晶体管的栅极与漏极相连接;第二晶体管,其中,该第二晶体管的漏极与所述第一晶体管的漏极相连接,形成第一电流路径,且该第二晶体管的栅极定义为第一输入端;第一开关;第三晶体管,其中,该第三晶体管的栅极经由所述第一开关与该第三晶体管的漏极相连;第四晶体管,其中,该第四晶体管的漏极与所述第三晶体管的漏极相连接,形成第二电流路径,并于第四晶体管的漏极产生差动电压,且该第四晶体管的栅极定义为第二输入端,且该第四晶体管的源极与该第二晶体管的源极连接至地;电容,连接于所述第一晶体管与所述第三晶体管的栅极之间;输出增益级,接收所述差动电压并产生一输出电压;第二开关,连接所述第一输入端与所述第二输入端之间;以及第三开关,连接所述第一输入端与所述输出增益级的输出端之间;其中在偏移电压储存阶段时,所述第一开关与所述第二开关导通、所述第三开关断路,将偏移电压储存在前述电容;而在输出电压阶段时,所述第一开关与所述第二开关断路、所述第三开关导通,将信号经由输出增益级输出。
6.如权利要求5所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,还包含电流源,连接于所述第二晶体管的源极、所述第四晶体管的源极与地之间。
7.根据权利要求5所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,所述第一输入端为负输入端。
8.如权利要求7所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,所述第二输入端为正输入端。
9.如权利要求5所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,所述第一晶体管与所述第三晶体管为P沟道场效应晶体管。
10.如权利要求9所述的消除运算放大器偏移电压的运算放大器驱动电路,其特征在于,所述第二晶体管与前述第四晶体管为N沟道场效应晶体管。
全文摘要
一种消除运算放大器偏移电压的运算放大器驱动电路。该运算放大器驱动电路包含具有斩波器的运算放大器,该运算放大器具有第一输入端、第二输入端以及输出端;第一开关,接收一输入电压并连接至运算放大器的第一输入端;第二开关,连接于运算放大器的第一输入端与运算放大器的输出端;第三开关,连接于运算放大器的第二输入端与运算放大器的输出端;以及电容,连接于运算放大器的第二输入端。由于该运算放大器驱动电路由运算放大器的输出端直接对电容充放电,且运算放大器的第一输入端与第二输入端的极性可交换,因此该运算放大器驱动电路不需提高输入信号的驱动能力,且可缩短电容充放电时间和消除偏移电压。
文档编号H03F3/45GK101059940SQ20061007583
公开日2007年10月24日 申请日期2006年4月18日 优先权日2006年4月18日
发明者林崑宗 申请人:凌阳科技股份有限公司