专利名称：电平调整电路的制作方法
技术领域：
本发明提供一种电平调整电路，尤指一种仅需较小面积的电平调整电路。
技术背景电平调整电路(level shifter circuit)—般应用在两个数字电路之间，用来改 变一输入信号的电压电平，以产生具有另一电压电平的输出信号。 一般来说， 信号的逻辑数值(譬如逻辑1或是逻辑O)通常是通过判断信号的电压电平来决 定，但是不同的数字电路对于逻辑值的定义方式却有所不同；举例来说，假 设在一第一数字电路中，如果信号的电压电平大于2.5V,信号便对应逻辑值 1,而在一第二数字电路中，信号的电压电平必须要大于5V，信号才会对应 逻辑值1。那么，相同的信号在第一数字电路与第二数字电路的定义会有所不同， 举例来说， 一个电压电平为2.5V的信号，在第一数字电路时对应逻辑值1， 而在第二数字电路却对应逻辑值0;很明显地，如果信号未经过转换，便直 接由第一数字电路传递至第二数字电路时，两数字电路之间的定义差异会造 成信号的误判，进而使得整体电路的操作出现问题。因此，电平调整电路会进行第一数字电路以及第二数字电路之间的信号 转换工作，以解决上述的问题；以前述的例子而言，电平调整电路将第一数 字电路中具有高电压电平2.5V的信号加以转换，以将信号的电压电平转换为 5V;如此一来，当信号传送至下一级的数字电路时，便可以正确的将5V的 信号判读为逻辑值i。如业界所熟知，电平调整电路已经广泛地应用在各种 电路之中，譬如芯片内外的信号交换，或是液晶显示面板的内外部电路之间 的信号转换。请参阅图1，图1为2对1的6位数字模拟转换器110搭配熟知的电平 调整电路120的示意图。以此例来说，数字模拟转换器110具有64种输出， 以六层2对1的开关实现之。首先，译码电路130接收一个6位的信号，并 将其转换成为电平调整电路120的输入信号lQ、 Iob、 I,、 Ilb、 I2、 I2b、 I3、 I3b、I4、 I4b、 I5、 I5b，由于输入信号10~15、 1ob l5b的电压电平较低，无法驱动数字模拟转换器110的内部开关，因此电平调整电路120调整输入信号的电平， 以产生足以驱动数字模拟转换器110内部开关的输出信号Q0~Q5、 Q0b~Q5b ; 如此一来，于每一层内部开关中，每两个开关均有一个开关会因为电平调整 电路120所产生的控制信号Qo Qs或Qob Qsb而导通，经由六层开关的运作， 数字模拟转换器llO便可以从多个参考电压(refl, ref2，…，re伤4)中挑选一模 拟电压输出。在此请注意，在前述的例子之中，信号U为^的反向信号，而电平调整 电路120可输出信号Qo Q5、 Q0b~Q5b,至于要采用何种信号作为内部开关的 控制电压之用，可以由电路设计者自行选择，举例来说，若数字模拟转换器 110内部的开关由NMOS组成，则电路设计者可以利用输出信号Qo Qs来驱 动内部的NMOS开关；另一方面，若数字模拟转换器110内部的开关由PMOS 组成，则电路设计者便利用反向的输出信号Qo~Q5来驱动内部的PMOS开关。请参阅图2,图2为图1所示电平调整电路120的详细电路图。如图2 所示，电平调整电路120包含有四个晶体管ml m4。其中PMOS晶体管ml 与m2的栅极分别与彼此的漏极相互耦接，NMOS晶体管m3与m4的栅极为 整个电平调整单元的输入端，而漏极为其输出端；很明显地，由输入端输入 的控制信号1。与Iob可以控制PMOS晶体管ml与m2的导通状态，进而在输 出端产生相对应的控制信号Qo与Q0b。但是，上述的电平调整电路120有其缺点。首先，由于电平调整电路120 中必须输出具有高电压电平的控制信号，为了耐高压，因此其内部的组件以 高压组件居多，换句话说，内部晶体管的源极与漏极会占据较大的面积，直 接造成成本的浪费；此外，由于上述的电平调整单元120中晶体管以相互背对背耦接，当输入端的控制信号Io与Iob转态(亦即高低电压电平转换)时，电平调整单元120的左右两分路均会产生相当大的瞬间转态电流(transient current)。此外，由于图1所示的数字模拟转换器110采用2对1的架构，六层的 内部开关的总数大致有64+32+16+8+4+2=126个，如业界所熟知，内部的高 压开关会占去很大的面积； 一般的解决方式是改用其它的架构，在此请参阅 图3,图3为4对1的六位数字模拟转换器310的架构示意图。很明显地， 由于改用4对1的架构，数字模拟转换器310仅仅只须4层架构，并且内部 开关的总数减少到64+16+4=84个开关，大大减少了开关所耗的面积。但是很不幸地，在数字模拟转换器310的架构下，也同时需要更多的电 平调整电路120，以对每一层的开关进行切换，很明显地，如图3所示，所 需要的电平调整电路120增加为原本的两倍之多；由于电平调整电路120内 部也由高压组件组成，如此一来，为了因应面积较小的数字模拟转换器310, 却增加了电平调整电路120的数量以及其占用的面积。这样的解决方式，并 不能令人满意。因此本发明的主要目的之一在于提供一种仅需较小面积，并且可以降低 瞬间转态电流的电平调整电路，以解决熟知技术中的问题。根据本发明，公开了一种电平调整电路，其包含有K个调整单元，用 来接收对应一第一电压电平范围的K个输入信号，并且输出对应一第二电压 电平范围的K个输出信号，该第二电压电平范围大于该第一电压电平范围， 其中每一调整单元用来于一输出端输出一输出信号，包含有 一第一开关组 件，耦接于该输出端与一第一电压源之间，用来依据一输入信号控制该输出 端是否耦接于于该第一电压源；以及(K-1)个第二开关组件，并联于该输出端 与一第二电压源之间，分别依据除了该输出信号之外的其余(K-1)个输出信号 来控制其导通状态；其中K为一正整数。根据本发明，还公开了一种电平调整电路，其包含有K个调整单元， 用来接收对应一第一电压电平范围的K个输入信号，并且输出对应一第二电 压电平范围的K个输出信号，该第二电压电平范围大于该第一电压电平范围， 其中每一调整单元用来于一输出端输出一输出信号，包含有 一第一开关组件，耦接于该输出端与一第一电压源之间，用来依据一输入信号控制该输出 端是否耦接于于该第一电压源；以及(K-1)个第二开关组件，串联于该输出端 与一第二电压源之间，分别依据除了该输出信号之外的其余(K-1)个输出信号 来控制其导通状态；其中K为一正整数。本发明电平调整电路不但可以使数字模拟转换器正常的工作，也可以避 免瞬间转态电流过大的问题，此外，本发明电平调整电路无须消耗芯片过大 的面积，进而节省了制作上的成本。
图1为4对1的6位数字模拟转换器搭配熟知电平调整电路的示意图。
图2为图1所示电平调整电路的详细电路图。图3为4对1的6位数字模拟转换器搭配本发明电平调整电路的第一实 施例的示意图。图4为图3所示电平调整电路的详细电路图。图5为4对1的6位数字模拟转换器搭配本发明电平调整电路的第二实 施例的示意图。图6为图5所示电平调整电路的详细电路图。 图7为图6所示电平调整电路的详细电路图。 主要组件符号说明数字模拟转换器110、 310、 400、 600电平调整电路120、 320、 420、 620译码电路130、 330反向电路410、 610电平调整单元421 424、 621~624译码器430、 630具体实施方式
请参阅图4，图4为4对1的6位数字模拟转换器400搭配本发明电平 调整电路420的第一实施例的示意图。首先，译码电路430会接收六位的数 字信号Do Ds(在此请注意，图1中所示的Dob Dsb为数字信号Do Ds的反向信号)，并将其转换为电平调整电路420的输入信号Ioo I()3;相同地，由于输 入信号1()() 1()3的电压电平并非数字模拟转换器400内部开关所使用的电压电 平，因此电平调整电路420将控制信号1()() 1()3转换为具有高电压电平的控制信号Qoo Qo3。此外，若电平调整电路420所产生的控制信号Qoo Q(b尚不足 以推动内部开关，反向电路(inverter)410可接收控制信号Q(m) Qo3，以产生足 以推动内部开关的控制信号Q00b~Q03b，如此一来，于每一层内部开关中，每 四个开关均有一个开关会因为电平调整电路420所输出的控制信号Qoob Qo3b 而导通，经由三层开关的运作，数字模拟转换器400便可以从多个参考电压 (ref 1, ref2， ... ， re伤4)之中挑选一模拟电压输出。在此请注意，于本实施例之中，每个开关以高压N型金氧半场效晶体管 (high-voltage NMOS transistor)来实现。此外，译码电路430的详细电路已绘 于图4中，熟知此项技术者应可理解其功能与运作，故不另赘述于此。请参阅图5,图5为图4所示电平调整电路420的详细电路图。如图5 所示，电平调整电路420包含有四个电平调整单元421~424，并且每个电平
调整单元421-424分别包含有四个晶体管ml m4、 m5 m8、 m9 ml2、 ml3 ml6。其中晶体管m4、 m8、 m12、 ml6为NMOS晶体管，而其余的晶 体管为PMOS晶体管。如图5所示，PMOS晶体管ml m3、 m5 m7、 m9 ml1、 ml3 ml5并联，并且其栅极分别耦接到其它电平调整单元所产生的控制信 号。举例来说，PMOS晶体管ml m3的栅极分别连接至控制信号QQ1~Q03， 而其它PMOS晶体管m5 m7、 m9 ml1、 ml4 ml6则依此类推。在此假设其输入的位DO、 D1分别对应逻辑值0、 0，由译码电路330可 得到控制信号I加对应逻辑值1而其余的控制信号1。广I。3对应逻辑值0。由于 NMOS晶体管m4的栅极连接至控制信号Ioo， NMOS晶体管m4便会导通， 因此控制信号Qoo便会耦接到地电位0。此外，PMOS晶体管ml m3的栅极 连接到控制信号Qoo而导通，使得控制信号Qcn Q。3耦接至外部电压源而对应 逻辑值1。于本实施例中，只须外部电压源的电压电平高于控制信号IQ()~I03所对应的电压电平，控制信号Q(h Qo3便会对应较高的电压电平，因此达成电平调整电路420调整电压电平的目的。如前所述，控制信号Qoo Qo3分别对应逻辑值0、 1、 1、 1。而控制信号 Qoo Qq3经过反向电路(inverter)410的处理之后，会产生反向的控制信号 Qoob Q。3b,其分别对应逻辑值l、 0、 0、 0。很明显地，对于NMOS的开关来 说，每四个开关便会有一个开关会因为控制信号Qoob Qo3b而导通，因此数字 模拟转换器400便可以正常的运作。在此请注意，由于PMOS晶体管ml m3、 m5 m7、 m9 ml1、 ml3 ml5 的漏极相连接，因此可以减少组件的漏极面积以及绕线所造成的面积；而译 码电路430虽然较为复杂，但由于译码电路430无须采用高压组件来实施， 因此所付出的额外成本并不大。请参阅图6,图6为4对1的6位数字模拟转换器600搭配本发明电平 调整电路620的第二实施例的示意图。相同地，译码电路630会接收六位的 数字信号Do Ds(在此请注意，图6中所示的Dob Dsb为数字信号Do Ds的反 向信号)，并将其转换为具有第一电压电平的控制信号I。o Io3;相同地，由于 控制信号1()() 1()3的电压电平并非数字模拟转换器600内部开关所使用的电压 电平，因此电平调整电路620将控制信号1()() 1()3转换为具有高电压电平的控 制信号Q。o Qo3。此外，若电平调整电路620所产生的控制信号Q。o Qo3并不 足以推动内部开关，反向电路(inverter)610可接收控制信号Q。() Q。3，以产生 足以推动内部开关的控制信号Q00b Q03b，如此一来，于每一层内部开关中， 每四个开关均有一个开关会因为控制信号Q。。b Q。3b而导通，经由三层开关的 运作，数字模拟转换器500便可以从多个参考电压(refl， ref2，…，re伤4)之中 挑选一模拟电压输出。在此请注意，于本实施例之中，每个开关以高压P型金氧半场效晶体管 (high-voltage PMOStransistor)来实现。此外，译码电路630的详细电路已绘于 图6中，熟知此项技术者应可理解其功能与运作，故不另赘述于此。请参阅图7，图7为图6所示电平调整电路620的详细电路图。如图6 所示，电平调整电路620包含有四个电平调整单元621-624,并且每个电平 调整单元621-624分别包含有四个晶体管ml m4、 m5 m8、 m9 ml2、 ml3 ml6。其中晶体管m4、 m8、 m12、 ml6为NMOS晶体管，而其余的晶 体管为PMOS晶体管。如图6所示，PMOS晶体管ml m3、 m5 m7、 m9 ml1、 ml3 ml5串联，并且其栅极分别耦接到其它电平调整单元所产生的控制信 号。举例来说，PMOS晶体管ml m3的栅极分别连接至控制信号Q(n Qo3， 而其它PMOS晶体管m5 m7、 m9 ml1、 ml4 ml6则依此类推。在此假设其输入的位D0、 D1分别对应逻辑值0、 0,由译码电路630可得到控制信号Ioo对应逻辑值0,而其余的控制信号1()广I()3皆对应逻辑值1。由于NMOS晶体管m8、 m12、 m16的栅极连接至控制信号IwHo" NMOS晶 体管m8、 m12、 ml6便会导通，因此控制信号Qo广Qo3便会耦接到地电位0。 此外，PMOS晶体管的栅极ml m3分别连接到控制信号Qo广Q()3而导通，使 得控制信号Qo广Qo3耦接至外部电压源而对应逻辑值1。相同地，只须外部电压源的电压电平高于控制信号IQ。~Io3所对应的电压电平，控制信号Q(H~Q03便会对应较高的电压电平，因此达成电平调整电路620调整电压电平的目的。 前述的控制信号Q。o Qo3分别对应逻辑值1、 0、 0、 0。而控制信号QoQ Q03 经过反向电路(inverter)610的处理之后，便会产生反向的控制信号Q。()b~Q03b， 其分别对应逻辑值0、 1、 1、 1。很明显地，对于PMOS的开关来说，每四个 开关均有一个开关会因为控制信号Q0ob~Q03b而导通，因此数字模拟转换器 600便可以正常的运作。在此请注意，前述的4对1的数字模拟转换器仅仅只为本发明应用的一 实施例，而非本发明的限制。在实现上，所有2n对1的数字模拟转换器都可 以利用本发明的技术加以实现，如此的相对应变化，亦属本发明的范畴。
此外，前述的反向电路410、 610用来再度提升信号的电压电平，以驱动 数字模拟转换器400、 600的内部开关；然而，反向电路410、 610实为一选 择性的装置，换言之，若电平调整电路420、 620的输出信号已经可以用来驱 动内部开关，则无须再使用反向电路410、 610进一步的提升电压电平，如此 的相对应变化，亦不违背本发明的精神。相比于熟知技术，本发明电平调整电路不但可以使2n对1数字模拟转换 器正常的工作，也可以避免瞬间转态电流过大的问题，此外，本发明电平调 整电路无须消耗芯片过大的面积，进而节省了制作上的成本。以上所述仅为本发明的较佳实施例，凡依本发明所做的均等变化与修饰， 都属本发明的涵盖范围。
权利要求
1、一种电平调整电路，其包含有K个调整单元，用来接收对应一第一电压电平范围的K个输入信号，并且输出对应一第二电压电平范围的K个输出信号，该第二电压电平范围大于该第一电压电平范围，其中每一调整单元用来于一输出端输出一输出信号，包含有一第一开关组件，耦接于该输出端与一第一电压源之间，用来依据一输入信号控制该输出端是否耦接于该第一电压源；以及(K-1)个第二开关组件，并联于该输出端与一第二电压源之间，分别依据除了该输出信号之外的其余(K-1)个输出信号来控制其导通状态；其中K为一正整数。
2、 如权利要求1所述的电平调整电路，其中每一开关组件均为一晶体管。
3、 如权利要求2所述的电平调整电路，其中该第一开关组件为一 N型 金氧半场效晶体管(NMOS),其栅极用来接收该输入信号。
4、 如权利要求2所述的电平调整电路，其中该第二开关组件为一P型金 氧半场效晶体管(PMOS)，其漏极耦接于该输出端，其源极耦接于该第二电压 源，其栅极用来接收该其余(K-1 )个输出信号中的一相对应输出信号。
5、 如权利要求1所述的电平调整电路，其应用于数字模拟转换器。
6、 一种电平调整电路，其包含有K个调整单元，用来接收对应一第一电压电平范围的K个输入信号，并 且输出对应一第二电压电平范围的K个输出信号，该第二电压电平范围大于 该第一电压电平范围，其中每一调整单元用来于一输出端输出一输出信号， 包含有一第一开关组件，耦接于该输出端与一第一电压源之间，用来依据一输 入信号控制该输出端是否耦接于该第一电压源；以及(K-l)个第二开关组件，串联于该输出端与一第二电压源之间，分别依据 除了该输出信号之外的其余(K-1)个输出信号来控制其导通状态；其中K为一正整数。
7、 如权利要求6所述的电平调整电路，其中每一开关组件均为一晶体管。
8、 如权利要求7所述的电平调整电路，其中该第一开关组件为一 N型 金氧半场效晶体管(NMOS)，其漏极耦接于该输出端，其源极耦接于该第一电 压源，其栅极用来接收该输入信号。
9、 如权利要求7所述的电平调整电路，其中该第二开关组件为一P型金 氧半场效晶体管(PMOS)，其栅极用来接收该其余(K-1)个输出信号中的一相对应输出信号。
10、 如权利要求6所述的电平调整电路，其应用于数字模拟转换器。
全文摘要
一种电平调整电路包含有K个调整单元，用来接收对应第一电压电平范围的K个输入信号，并且输出对应第二电压电平范围的K个输出信号，该第二电压电平范围大于该第一电压电平范围，其中每一调整单元用来于一输出端输出一输出信号，包含有第一开关组件，耦接于该输出端与一第一电压源之间，用来依据一输入信号控制该输出端是否耦接于该第一电压源；以及(K-1)个第二开关组件，并联于该输出端与一第二电压源之间，分别依据除了该输出信号之外的其余(K-1)个输出信号来控制其导通状态；其中K为一正整数。
文档编号H03K19/0175GK101162900SQ20061014167
公开日2008年4月16日 申请日期2006年10月9日 优先权日2006年10月9日
发明者刘恺铭, 柳颂恩, 欧威扬, 陈伟杰, 韩承宪 申请人:奕力科技股份有限公司