专利名称：无待机电流的启动电路的制作方法
技术领域：
本发明系有关于启动电路之技术，尤指无待机电流的启动电路。
技术背景启动电路(start up circuit)是许多电路装置当中的基本元 件之一。 一般而言，就模拟电路与数字电路两者来作比较，前者通 常需要消耗较多的待机电流(standby current )。为了提升电源的使用效率及其他各种的理由，许多电路装置或 积体电路在开发时多半会朝降低功耗的方向进行设计。因此，如何 有效地降低启动电路的电功耗，便成为系统设计时所必须考量的重 点之一。举例而言，美国专利第557 005 0号与第6404252号当中提 出了不同架构的无待机电流的启动电路。然而，这两篇专利所提出 的启动电路的电路架构都过于复杂。就降低电路成本的角度而言， 发展架构更为精简的启动电路实有其绝对的必要性。发明内容因此，本发明之目的之一在于提供架构精简且无待机电流的启 动电路，以解决上述问题。本发明之实施例提供了一种启动电路，其包含有 一非门；一 电容，耦接于该非门的输出端； 一第一开关，用来依据该非门的输 出以决定是否将该非门的输入端耦接至一工作电压源； 一控制电路， 用来在该非门的输入端耦接至该工作电压源达一预定时间后，切换 该非门的输入端的逻辑电平；以及一启动信号产生器，耦接于该非 门，用来依据该非门的输入或输出产生至少一启动信号。
图l为本发明的启动电路之一实施例筒化后的方块图。 图2为图1的启动电路之一优选实施例的电路图。图3为描述图2的启动电路之一运行实施例的时序图。主要元件符号说明100启动电路110非门120电容130、 220开关140控制电路150启动信号产生器160电路装置210时序决定电路230电流源240电it汇具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元 件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词 来称呼同样的元件。本说明书及后续的申请专利范围并不以名称的差异来作 为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇 说明书及后续的请求项当中所提及的「包含J是一开放式的用语，故应解释成r包含但不限定于」。另外，r耦接」 一词在此系包含任何直接及间接的电 气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第 一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电 气连接至该第二装置。请参考图1，其所绘示为本发明一实施例的启动电路100简化后 的方块图。如图所示，启动电路100包含有一非门110; —电容12 0, 耦接于非门IIO的输出端； 一第一开关130，耦接于非门110的输 出端，用来依据非门110的输出以决定是否将非门IIO的输入端耦 接至一工作电压源Vcc; —控制电路14 0，用来在非门110的输入端 耦接至该工作电压源Vcc达一预定时间后，切换非门IIO的输入端 的逻辑电平；以及一启动信号产生器150,耦接于非门110,用来依
据非门110的输入或输出产生至少一启动信号予一电路装置160。 在实际应用上，电路装置160可以是一模拟电路、 一数字电路或是 一模拟与数字混合电路。图2为启动电路100之一优选实施例的电路图。在本实施例中， 控制电路140包含有一时序决定电路210以及一第二开关220，而 启动信号产生器150则包含有一电流源(current source) 230以 及一电流汇(current sink) 240。如图所示，时序决定电路210 在本实施例中系由多个相互串联的二极管搭配一电容来实现，其功 能是用来依据该工作电压源Vcc所提供的电压产生一控制电压VX， 其中，该多个串联的二极管是用来作为该工作电压源Vcc的负载。 第二开关22 0则会依据该控制电压VX来决定是否切换非门110的输 入端的逻辑电平。在本实施例中，启动电路100的第一开关130是利用一栅极耦 接于非门110的输出端的PMOS晶体管来实现，而控制电路140中的 第二开关22 0则包含一栅极耦接于该控制电压VX的NMOS晶体管。 因此，当该控制电压VX达到第二开关22 0的该NMOS晶体管的栅极 临界电压TH1时，第二开关22 0便会开启(turn on )以将非门110 的输入端接地。在启动电路100中，非门110与第一开关130会形成一正反馈 回路。当工作电压源Vcc —启动时，非门110的输入端与输出端便 会开始充电。然而，由于非门110的输出端耦接于电容120，故非 门110的输入端的充电速度会快于其输出端的充电速度。另一方面， 当工作电压源Vcc启动后，该工作电压源Vcc所4叙出的电压会逐渐 由零伏上升至正常运行所需的一电压值。由于时序决定电路210中 这些串联的二极管会产生压降的效果，故时序决定电路210所输出 的控制电压VX的上升时序会落后于该工作电压源Vcc的输出电压的 上升时序。换言之，当第一开关130将非门110的输入端耦接至该 工作电压源Vcc达一预定时间后，控制电路140中的第二开关220 才会开启以将非门110的输入端接地。就某一角度而言，第二开关 22 0的切换时序取决于时序决定电路210所提供的延迟量。
请参考图3，其所绘示为描述本发明的启动电路IOO之一运行实 施例的时序图300。如前所述，当该工作电压源Vcc —启动后，时 序决定电路210所输出的控制电压VX会由零伏逐渐上升，但上升的 量会落后于该工作电压源Vcc的输出电压一预定时间。在时间点310 之前，由于该控制电压VX尚未达到作为第二开关220的NMOS晶体 管的栅极临界电压TH1,故第二开关220会维持在开路(open)状 态，而非门110的输入端在此期间则会经由第一开关130耦接于该 工作电压源Vcc。因此，非门110的输入端的电压VA在时间点310 以前，都会随着该工作电压源Vcc的输出电压而逐渐上升。当非门110的输入电压VA达到一第一预定值时，启动信号产生 器150中的电流汇240会启动以汲取电流。如图2所示，本例中的 电流汇240包含有一栅极耦接于非门110的输入端的NMOS晶体管。 因此，当非门110的输入电压VA上升至电流汇240中该NMOS晶体 管的栅极临界电压TH2时，电流汇240便会开始汲取电流。另一方 面，当非门110的输出电压VB达到一第二预定值时，启动信号产生 器15 0中的电流源2 30会启动以提供电流予电路装置160。在本实 施例中，电流源2 30包含有一栅极耦接于非门110的输出端的PMOS 晶体管。因此，当非门110的输出电压VB低于电流源2 30中该PMOS 晶体管的栅极临界电压TH3时，电流源2 30便会开始提供电流予电 路装置160。在时间点310时，由于时序决定电路210所输出的控制电压VX 达到第二开关220中的NMOS晶体管的栅极临界电压TH1，故第二开 关22 0会将非门110的输入端接地，致使非门110的输入端与输出 端的逻辑电平转换状态。亦即，非门110的输入端会由逻辑1变为 逻辑0，而非门110的输出端则会由逻辑0变为逻辑1。如此一来， 启动信号产生器150便会停止输出启动信号，故不会有任何待机电 流的消耗。此外，所述的架构还可确保启动信号产生器150所输出的启动 信号为全摆幅(full swing)的信号，进而确保电路装置160启动 后能正常运行。 请注意，前述时序决定电路210是利用多个串联的二极管来作 为该工作电压源Vcc的负栽，此仅是一实施例，而非局限本发明的 实际实施方式。例如，实作上亦可利用多个串联的晶体管(例如NM0S 晶体管或PM0S晶体管)来取代这些二极管的功能。以上所述仅为本发明的优选实施例，凡依本发明申请专利范围 所做的均等变化与修饰，皆应属本发明之涵盖范围。
权利要求
1.一种启动电路，其包含有一非门；一电容，耦接于该非门的输出端；一第一开关，用来依据该非门的输出以决定是否将该非门的输入端耦接至一工作电压源；一控制电路，用来在该非门的输入端耦接至该工作电压源达一预定时间后，切换该非门的输入端的逻辑电平；以及一启动信号产生器，耦接于该非门，用来依据该非门的输入或输出产生至少一启动信号。
2. 如权利要求1所述的启动电路，其中该控制电路包含有 一时序决定电路，用来依据该工作电压源所提供的电压产生一控制电压；以及一第二开关，耦接于该时序决定电路和该非门，用来于该控制 电压达到一临界值时，将该非门的输入端耦接于一预定电平以切换 该非门的输入端的逻辑电平。
3. 如权利要求2所述的启动电路，其中该时序决定电路包含 有多个串联的晶体管，用来作为该工作电压源的负载。
4. 如权利要求2所述的启动电路，其中该时序决定电路包含 有多个串联的二极管，用来作为该工作电压源的负载。
5. 如权利要求2所述的启动电路，其中该第二开关是一晶体管。
6. 如权利要求1所述的启动电路，其中该第一开关在该非门 的输出端的逻辑电平为 一预定值时，将该非门的输入端耦接至该工 作电压源。
7. 如权利要求2所述的启动电路，其中该第一开关是一晶体管。
8. 如权利要求1所述的启动电路，其中该启动信号产生器包 含有一电流汇，用来于该非门的输入电压达一第一预定值时启动以 汲取电流。
9. 如权利要求8所述的启动电路，其中该启动信号产生器另 包含有一电流源，用来于该非门的输出电压达一 第二预定值时启动以 提供电流。
10. 如权利要求1所述的启动电路，其中该启动信号产生器包 含有一电流源，用来于该非门的输出电压达一第二预定值时启动以 提供电流。
全文摘要
一种启动电路，其包含有一非门；一电容，耦接于该非门的输出端；一第一开关，用来依据该非门的输出以决定是否将该非门的输入端耦接至一工作电压源；一控制电路，用来在该非门的输入端耦接至该工作电压源达一预定时间后，切换该非门的输入端的逻辑电平；以及一启动信号产生器，耦接于该非门，用来依据该非门的输入或输出产生至少一启动信号。
文档编号H03K3/00GK101162896SQ20061014167
公开日2008年4月16日 申请日期2006年10月9日 优先权日2006年10月9日
发明者许洋诚 申请人:奕力科技股份有限公司