数字滤波器的制作方法

专利名称：数字滤波器的制作方法
技术领域：
本发明涉及数字滤波器，特别涉及在通信信号处理用途中对应于多个通 信系统的数字滤波处理的数字滤波器。
背景技术：
随着近年来的无线通信需要的急剧增加，多个不同的无线通信标准泛滥， 成为多个无线通信系统按照各种各样的业务形态而混合存在的状况。在这样 的状况中，对下述的需求日益高涨，即通过附加以一台终端或基站能够应对 多个无线通信标准的所谓多模式功能，提供无缝的连接环境和提高产品开发 效率。作为用于以 一 台无线通信终端对应多个无线通信标准的结构例，公开了以下结构例如分别设置与应对应的无线通信标准的各个标准对应的无线通 信处理单元，根据需要进行切换至期望的处理系统的控制(例如，专利文献 l和2)。另一方面，作为其他的结构，也已公开了以下结构使用了通过对 软件等功能记述进行切换来变更无线通信处理功能，即软件无线处理技术的 结构(例如，专利文献3)。以下，使用图1和图2，说明以往的多模式无线通信终端的结构例。在处理单元4001a以及进行与无线通信标准B对应的无线通信处理的对应标准 B无线通信处理单元4001b都被连接到切换控制单元4002。切换控制单元 4002根据各种无线通信标准中的通信链接的状况或来自用户或应用程序的请 求，对进行无线通信的通信系统进行选择切换，将选择出的无线通信处理系 统与高层处理单元4003之间的数据输入输出进行连接。这样，根据需要选择 切换要使用的无线通信处理系统来进行通信，从而能够通过一台无线通信终 端应对多个无线通信标准的通信。图2是表示使用了软件无线处理技术的多模式无线通信终端的结构例的 图。在图2中，对应标准A模拟信号处理单元4004a和对应标准B模拟信号处理单元4004b都被连接到数字信号处理单元4005，所述对应标准A模拟信 号处理单元4004a具有进行与无线通信标准A对应的无线通信处理中的^^莫拟 信号处理以及模拟信号与数字信号的变换的处理单元，所述对应标准B ^f莫拟 信号处理单元4004b具有进行与无线通信标准B对应的无线通信处理中的模 拟信号处理以及模拟信号与数字信号的变换的处理单元。数字信号处理单元 4005为通过对程序等软件记述进行变更而可以变更其信号处理内容的信号处 理单元，根据来自切换控制单元4006的控制，在将信号处理内容切换为与无 线通信标准A对应的数字信号处理以及与无线通信标准B对应的数字信号处 理后进行数字信号处理，将接收处理后的数据提供给高层处理单元4007而且据输出到与期望的无线通信标准对应的模拟信号处理单元。这样，根据需要 变更与要使用的无线通信标准对应的程序等软件记述来划分通信功能，从而 能够通过一台无线通信终端应对多个无线通信标准的通信。另一方面，着眼于滤波处理单元，特别是数字滤波处理单元时，要求以 下功能为了实现上述那样的多模式功能，根据因要对应的无线通信标准而 不同的要求规格，能够灵活地对频率响应特性等特性进行变更，所述滤波处 理单元为在进行无线通信处理时为了选择期望频带信号而必需的功能的单 元。这样，在数字滤波器中作为能够灵活地变更抽头系数和动作模式的结构， 例如，有在专利文献4和专利文献5中已公开的结构。在专利文献4中公开 了能够设定任意的数字滤波器的结构和动作例，所述任意的数字滤波器为由 多个的加法器、乘法器、延迟器、寄存器等结构要素形成规定的配置的、在 各个结构要素的输入输出端子之间进行连接切换的数据总线群，和在它们彼 此之间进行连接切换的切换电路构成的数字滤波器。此外，在专利文献5中 公开了以下结构和动作例，能够任意地变更滤波器的抽头系数，同时能够根据需要将滤波器的处理型在串联型和并联型之间进行切换。 专利文献l:特开平10-174169号公报(第3-4页，图l) 专利文献2:特开2002-l卯769号公报(第6页，图4) 专利文献3:特开2004-153661号公报(第6页，图4) 专利文献4:特开昭63-252009号公报(第2-4页，图1 ) 专利文献5:专利2520451号公报(第2-5页，图1 )8
发明内容
发明要解决的问题但是，在所述各个以往的技术中，存在以下所示问题。在图1所示的以往的多模式无线通信终端的结构中，需要根据与要对应的无线通信标准的数量设置相对应的无线通信处理单元4001,其数量越多， 无线通信终端中的电路规模越大。但是，着眼于各个无线通信处理单元的处 理内容时，在大多数的无线通信处理单元中存在进行通信路径编码处理、数 字调制解调处理和用于信道选择的滤波处理等处理单元，虽然由于无线通信 标准的不同，详细的规格不同，但是进行相似的处理的部分很多。分别地设 置相当于应对应的无线通信标准的数量的这些处理单元，从电路规模考虑， 效率不高。此外，在图2所示的使用了软件无线处理技术的多模式无线通信终端的 结构中，需要将数字信号处理单元4005中的通信处理内容每次重写为应对应 的无线通信标准用的程序，功能变更需要时间。特别是，在数字信号处理单 元4005由FPGA( Field Programmable Gate Array:现场可编程门阵列)或DSP (Digital Signal Processor :数字信号处理器)那样的通过软件处理来执行处 理的装置构成的情况下，用于功能设定的数据量变得庞大，所以功能变更特 别需要时间。因此，在多模式无线通信终端中要动态地切换对应的无线通信 标准时，产生用于功能切换的时间上的浪费。况且难以对于多个无线通信标 准的通信链路同时进行通信。进而，在数字滤波器的结构中，在专利文献4中公开的结构中存在以下 问题，由于为了实现任意的滤波器形状而需要用于将各个结构元件间连接的 庞大的数据总线群和连接切换电路，所以作为无线通信终端用的结构，电路 规模变大。此外，在专利文献5中公开的结构中，尽管通过限制了结构要素之间连 接的冗余度而在电路规模上比专利文献4中公开的结构优秀，但是从数字滤 波器的变更自由度的观点来看，仅局限于抽头系数的变更和对处理型以串联 型和并联型进行切换的程度的控制，并且没有公开下述观点上的结构和处理 控制方法，有效地利用与对应的滤波器处理的动作时钟频率和运算抽头数相 对应的运算资源。况且也没有公开用于对多个无线通信标准的通信链路同时 进行通信的输入输出接口的结构和控制方法。 '本发明的目的在于提供能够动态地变更特性且可对多个系统进行同时处 理的面向无线通信处理的数字滤波器。 解决问题的方案本发明的数字滤波器采用以下的结构，包括多个运算器群，根据功能 变更控制信号，变更积和运算功能，进行与该功能变更对应的多个抽头的积和运算处理并输出累积运算结果；输出接口单元，根据功能变更控制信号， 选择性地对来自所述各个运算器群的累积运算结果输出进行相加处理，同时 输出所述累积运算结果输出作为反馈输出；输入接口单元，具有多个信号输 入端子，根据所述功能变更控制信号将期望的输入信号同时或依次地提供给 所述多个运算器群，同时根据所述功能变更控制信号，将所述反馈输出中的 规定的输出提供给所述多个运算器群的累积运算输入级；资源分配控制单元， 对于由所述多个运算器群构成的运算资源，基于当前的运算资源使用状况和 设定了新的滤波处理所要求的运算资源的滤波器设定候补列表，决定可分配 给新的滤波处理的所述运算资源并输出资源分配决定信息；功能设定控制单 元，基于所述资源分配决定信息，对所述多个运算器群、所述输入接口单元 以及所述输出接口单元的各个单元，输出用于进行功能设定的所述功能变更 控制信号；以及滤波处理控制单元，对通过所述功能变更控制信号而被设定 了各个功能的所述多个运算器群、所述输入接口单元以及所述输出接口单元 的各个单元，输出用于进行期望的滤波处理的动作控制信号。此外，本发明的数字滤波器采用以下的结构，包括多个积分器群，多 个积分器被级联；多个稀疏处理单元；多个的差分器群，多个差分器被级联； 第一接口单元，将所述多个积分器群的输出提供给所述多个稀疏处理单元，同时将所述多个积分器群的输出作为第 一反馈输出而输出；第二接口单元， 根据功能变更控制信号，对来自所述多个稀疏处理单元的输出和第二反馈输 出进行切换并提供给所述多个差分器；输入接口单元，具有多个信号输入端 子，根据所述功能变更控制信号切换输入信号并提供给所述多个积分器群； 输出接口单元，具有多个信号输出端子，根据所述功能变更控制信号，对所 述多个差分器群和所述多个信号输出端子之间的连接关系进行切换；资源分 配控制单元，对于由所述多个积分器群、所述多个稀疏处理单元以及所述多 个差分器群构成的运算资源，基于当前的运算资源使用状况和设定了新的滤 波处理所要求的运算资源的滤波器设定候补列表，决定可分配给新的滤波处理的所述运算资源并输出资源分配决定信息；功能设定控制单元，基于所述 资源分配决定信息，对所述多个积分器群、所述多个稀疏处理单元、所述多 个差分器群、所述第二接口单元、所述输入接口单元以及所述输出接口单元的各个单元，输出用于进行功能设定的所述功能变更控制信号；以及滤波处理控制单元，对通过所述功能变更控制信号而被设定了各个功能的所述多个 积分器群、所述多个稀疏处理单元、所述多个差分器群、所述第二接口单元、 所述输入接口单元以及所述输出接口单元的各个单元，输出用于进行期望的 滤波处理的动作控制信号。此外，本发明的数字滤波器采用以下的结构，包括运算资源，由多个 运算器群构成，所述多个运算器群输出基于一个以上的抽头数的积和运算处理的累积运算结果；输出接口单元，根据用于进行功能设定的功能变更控制 信号，对所述运算资源的各个运算器群的累积运算结果选择性地进行相加处 理；输入接口单元，具有多个信号输入端子，根据所述功能变更控制信号， 将期望的输入信号同时地或依次地提供给所述多个运算器群；资源分配控制 单元，输出资源分配决定信息，所述资源分配决定信息为基于所述运算资源 的使用状况和设定了新的滤波处理所要求的运算资源的滤波器设定候补列 表，决定可分配给新的滤波处理的所述运算资源的信息；功能设定控制单元， 基于所述资源分配决定信息，对所述输入接口单元和所述输出接口单元，输 出所述功能变更控制信号；以及滤波处理控制单元，对通过所述功能变更控 制信号而被设定了功能的所述运算资源、所述输入接口单元以及所述输出接 口单元，输出用于进行期望的滤波处理的动作控制信号。此外，本发明的数字滤波器采用以下的结构，包括运算资源，由级联 了多个积分器的多个积分器群、多个稀疏处理单元以及级联了多个差分器的 多个的差分器群构成；第一接口单元，将所述多个积分器群的输出，提供给 所述多个稀疏处理单元；第二接口单元，将根据用于进行功能设定的功能变 更控制信号进行了切换的、来自所述多个稀疏处理单元的输出提供给所述多 个差分器；输入接口单元，具有多个信号输入端子，将根据所述功能变更控 制信号进行了切换的输入信号提供给所述多个积分器群；输出接口单元，根 据所述功能变更控制信号，选择并输出所述多个差分器群的输出信号；资源 分配控制单元，输出资源分配决定信息，所述资源分配决定信息为基于所述 运算资源使用状况和设定了新的滤波处理所要求的运算资源的滤波器设定候补列表，决定分配给新的滤波处理的所述运算资源的信息；功能设定控制单 元，基于所述资源分配决定信息，对所述多个积分器群、所述多个稀疏处理 单元、所述多个差分器群、所述输入接口单元以及所述输出接口单元，输出所述功能变更控制信号；以及滤波处理控制单元，对通过所述功能变更控制信号而被设定了功能的所述多个积分器群、所述多个稀疏处理单元、所述多 个差分器群、所述输入接口单元以及所述输出接口单元，输出用于进行期望 的滤波处理的动作控制信号。 发明的有益效果根据本发明，随着无线通信装置中的通信模式的变更，基于所需的滤波 特性的设定候补和运算资源的空闲状况，决定要使用的运算资源和其设定内 容，基于该决定进行各个单元的功能变更，并且进行规定的动作控制，从而 通过灵活地变更有限的积和运算资源的运算抽头数、动作时钟和连接关系，能够应对多个不同的FIR滤波处理，能够同时并行地进行多个滤波处理，与 对于多个不同的动作模式分别地构成滤波器相比，能够降低电路规模。


图1是表示以往的多模式无线通信装置的结构例的图；图2是表示以往的多模式无线通信装置的结构例的图；图3是表示本发明实施方式1的多模式FIR滤波处理单元的结构的图；图4是表示本实施方式1的对多模式FIR滤波处理单元进行控制的控制单元的结构的图；图5是表示本实施方式1的积和运算器的结构的图；图6是表示本实施方式1的输入接口单元的结构的图；图7是表示本实施方式1的输出接口单元的结构的图；图8是表示一例本实施方式1的设定多模式FIR滤波处理单元的功能的功能设定表的图；图9是表示本实施方式1的输入接口单元中的多路分用器的动作例的一 部分的图；图IO是表示一例本实施方式1的将多模式FIR滤波处理单元的功能设定 为串联连接型滤波器时的功能设定表的图；图ll是表示本实施方式l的作为多模式FIR滤波处理单元中的串联连接型滤波器的动作例的 一部分的图；图12是表示本实施方式1的图11的后续动作例的图；图13是表示本实施方式1的作为多模式FIR滤波处理单元中的串联连接型滤波器的动作例的 一部分的图；图14是表示本实施方式1的图13的后续动作例的图；图15是表示一例本实施方式1的将多模式FIR滤波处理单元的功能设定为多相型稀疏滤波器时的功能设定表的图；图16是表示本实施方式1的作为多模式FIR滤波处理单元中的多相型稀疏滤波器的动作例的 一部分的图；图17是表示本实施方式1的图16的后续动作例的图；图18是表示本实施方式1的作为多模式FIR滤波处理单元中的多相型稀疏滤波器的动作例的 一 部分的图；图19是表示本实施方式1的图18的后续动作例的图；图20是表示本实施方式1的作为多模式FIR滤波处理单元中的多相型稀疏滤波器的动作例的一部分的图；图21是表示本实施方式1的图20的后续动作例的图；图22是表示本实施方式1的将多模式FIR滤波处理单元的功能设定为多相型时分复用稀疏滤波器时的一例功能设定表的图；图23是表示本实施方式1的作为多模式FIR滤波处理单元中的多相型时分复用稀疏滤波器的动作例的一部分的图；图24是表示本实施方式1的图23的后续动作例的图；图25是表示本实施方式1的作为多模式FIR滤波处理单元中的多相型时分复用稀疏滤波器的动作例的一部分的图；图26是表示本实施方式1的图25的后续动作例的图；图27是表示与本实施方式1的无线通信标准对应的滤波器设定候补列表的一例的图；图28是表示本实施方式1的资源分配控制单元的结构的图； 图29是表示本实施方式1的图28的资源分配决定单元的处理步骤的流 程图；图30是表示本实施方式1的设定多模式FIR滤波处理单元的功能的一例 其他功能设定表的图；图31是表示本发明实施方式2的多模式CIC滤波处理单元的结构的图；图32是表示本实施方式2的积分器的结构的图；图33是表示本实施方式2的积分器的其他结构的图；图34是表示本实施方式2的差分器的结构的图；图35是表示本实施方式2的输入接口单元的结构的图；图36是表示本实施方式2的输出接口单元的结构的图；图37是表示本实施方式2的接口单元的结构的图；图38是表示本实施方式2的接口单元的结构的图；图39是表示一例在本实施方式2的控制单元的功能设定寄存器中写入和 读出功能设定的各个结构单元和设定值的列表的图；图40是表示一例本发明实施方式2的示出多模式CIC滤波处理单元中的 各个单元的设定的列表的图；图41是表示一例由本发明实施方式2的多模式CIC滤波处理单元构成的 CIC滤波器的频率响应特性的图；以及图42是表示本发明实施方式3的多模式接收滤波处理单元的结构的图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。 (实施方式1)在本实施方式1中说明了下述情况下的结构和动作例配置多个运算器 芯群，设置对所述运算器芯群的输入输出连接关系进行切换的接口，通过对 各个的积和运算器芯中的动作功能设定和输入输出接口的连接设定进行切 换，根据通信处理所要求的滤波特性，动态地变更所述积和运算器芯的运算 资源，并进行多个滤波处理的同时动作，所述运算器芯群将多个能够进行多 个抽头的积和运算的积和运算器芯串联连接。图3是表示在本实施方式的说明中所使用的多模式FIR (Finite Impulse Response:有限脉冲响应)滤波处理单元10的结构的图。多^t式FIR滤波处 理单元10具有两路信号输入端子1101和1102，分别被提供独立的通信系统 的信号。此外，具有两路信号输出端子1103和1104，输出对应于信号输入端 子1101和1102的滤波处理后的输出信号。此外，多模式FIR滤波处理单元 10由积和运算器芯100、将四个这样的积和运算器芯100串联连接而构成的8个运算器芯群1010-1017、输入接口单元102、输出接口单元103以及输 入输出之间连接线1106构成。输入输出之间连接线1106连接在输入接口单元102中设置的输入输出之 间连接端子1107和在输出接口单元103中设置的反馈输出端子1105。积和运算器芯100进行相当于滤波处理中的多个抽头运算的积和运算， 并且根据从后述的控制单元11输入的控制信号，进行该抽头系数、延迟抽头 数以及伴随多个抽头的积和运算的信号连接的切换，输出所获得的积和运算 输出。积和运算器芯IOO具有信号输入端子和累积运算输入端子作为输入端， 并具有信号输出端子和累积运算输出端子作为输出端。此外，虽未图示，但是连接了用于切换抽头系数、延迟抽头数以及信号连接切换用的控制线。另 外，使用图5在后面叙述积和运算器芯100的具体结构。运算器芯群1010 ~ 1017为分别将四个积和运算器芯100串联连接，具体 而言，连接了前后的积和运算器芯之间的信号输出端子和信号输入端子，并 且连接了累积运算输出端子和累积运算输入端子。这样构成的运算器芯群 1010~ 1017所包含的各个积和运算器芯IOO构成为，除了抽头系数的数值设 定以外，进行相同的信号处理和连接动作。另外，在图3中，根据所配置的多个积和运算器芯100的配置位置，附加(i,, j)的序号，它表示第i个运算器芯群中的第j个积和运算器芯。在本实 施方式l中，配置了八组运算器芯群1010~ 1017，所述运算器芯群为将四个 积和运算器芯100串联连接而构成。输入接口单元102使用来自两路信号输入端子1101、 1102和输入输出之 间连接线1106的输入，根据从后述的控制单元11输入的控制信号进行路径切换和多路分用处理等，将规定的信号提供给运算器芯群ioio至ion的各个运算器芯群。使用图6在后面叙述具体的结构。输出接口单元103对于由运算器芯群1010 ~ 1017的各个运算器芯群的累 积运算输出提供的信号，根据从后述的控制单元11输入的控制信号，进行规 定的信号之间的相加处理和路径选择后将其从两路信号输出端子1103和 1104输出，并且将来自所述运算器芯群1010-1017的各个运算器芯群的信 号输出分支输出到输入输出之间连接线1106。使用图7在后面叙述具体的结 构。输入输出之间连接线1106用于在从输出4妄口单元103至输入接口单元102之间连接多个信号，更具体而言，其为用于将从多个运算器芯群1010~1017输出的各个累积运算输出反馈到输入接口单元102的连接线。图4是表示，对图3的多;f莫式FIR滤波处理单元10中的各个结构要素进 行功能设定和动作控制的控制单元11的结构的方框图。控制单元11由多模 式动作控制单元104、资源分配控制单元105、功能设定寄存器106、功能设 定控制单元107以及滤波处理控制单元108构成。多模式动作控制单元104对多模式无线通信装置中的通信模式进行选择 控制，具体而言，基于各种判断条件，判断以与哪种无线通信标准或无线通 信方式对应的通信模式进行通信处理，将对应的通信模式控制信号输出到资 源分配控制单元105，所述多模式无线通信装置为在其结构要素中包含多模 式FIR滤波处理单元。另外，在本实施方式l中，并不限定该多模式动作控 制单元104以什么样的判断基准选择通信模式。资源分配控制单元105基于从多模式动作控制单元104输入的通信模式 控制信号，决定为了实现期望的滤波规格所需的积和运算资源，基于多模式 FIR滤波处理单元10中的积和运算资源的空闲状况决定积和运算资源的分 配，将决定的资源分配和伴随它的功能变更信息输出到功能设定寄存器106。 关于该动作的细节，将在后面叙述。功能设定寄存器106为存储资源分配和伴随它的功能变更信息的寄存 器，被准备与多模式FIR滤波处理单元10中的各个设定单元相对应的寄存器， 从资源分配控制单元105输入的功能变更信息被写入规定的寄存器位置，而 且根据需要由功能设定控制单元107或滤波处理控制单元108读出。功能设定控制单元107根据需要读出功能设定寄存器106中所存储的功 能变更信息，并控制多模式FIR滤波处理单元10的各个积和运算器芯100、 输入接口单元102以及输出接口单元103中的抽头系数、连接切换用选择器、 多路分用器(demultiplexer)等。在图3中没有示出具体的功能变更控制信号 的内容和连接关系，但是另外使用图8在后面叙述。滤波处理控制单元108进行用于多模式FIR滤波处理单元10中的滤波处 理动作的控制，控制线与运算器芯群1010~ 1017、输入接口单元102以及输 出接口单元103中的各个动作单元相连接。将在后面叙述具体的控制线的内 答。图5是表示在图3中示出的积和运算器芯IOO的结构的图，通过该结构进行倒置型FIR滤波器中的积和运算处理。积和运算器芯100具有信号输入端子1201和累积运算输入端子1202作为输入端，并具有信号输出端子1203 和累积运算输出端子1204，所述信号输出端子1203将输入到信号输入端子 1201的信号作为输出直接输出。此外，积和运算器芯100由乘法器1001、加 法器1002、延迟寄存器群1003、抽头系数存储器1004、选择器1005、选择 器1006以及锁存电^各1007构成。乘法器1001将从信号输入端子1201输入的信号与从抽头系数存储器 1004输入的抽头系数相乘，并将该相乘结果输出到加法器1002。加法器1002将乘法器1001的相乘结果与选择器1005的输出相加，并将 相加结果输出到延迟寄存器群1003。延迟寄存器群1003为将7个延迟寄存器串联地连接，所述延迟寄存器将 输入信号以1时钟周期为单位延迟后输出。抽头系数存储器1004存储用于滤波处理时的积和运算的多个抽头的抽头系数，在本实施方式l中存储了八组抽头系数(Wi,j. 。-Wi.j, 7)。选择器1005从两路的输入中选其一并将其输出。选择器1006从四路的 输入中选其一并将其输出。锁存电路1007将从选择器1006输入的信号以规定的时钟频率进行锁存 并输出，例如，其由D触发器构成。这里，使锁存的时钟频率为与信号输入 相同的频率。抽头系数存储器1004中的抽头系数的变更写入和选择器1006中的延迟 寄存器信号的输入选择的控制，基于从功能设定控制单元107输入的功能变 更控制信号而受到控制。此外，抽头系数存储器1004中的抽头系数的读出、 以及选择器1005中的累积运算输入与从延迟寄存器群1003通过选择器1006 的输入信号之间的选择切换，基于从滤波处理控制单元108输入的动作控制 信号而受到控制。这里，从滤波处理控制单元108输入到积和运算器芯100 的动作控制信号，对同一运算器芯群所包含的四个积和运算器芯100输入相 同的动作控制信号，各自进行相同的处理动作。另外，积和运算器芯100中的各个单元的处理动作相对于被输入到信号 输入端子1201的时钟频率，以与功能设定控制单元107设定的超频(over clock)动作比相对应的超频频率进行动作。图6是表示在图3中示出的输入接口单元102的结构的图。输入接口单元102具有两路的独立的信号输入端子1101和1102和反馈输入端作为输入 端，而且具有至各个运算器芯群1010-1017的信号输入端子和累积运算输入 端子的输出端子，所述反馈输入端为通过与输入输出之间连接端子1107连接 的输入输出之间连接线1106,从输出接口 103输入的来自各个运算器芯群 1010 ~ 1017的各个输出信号的反馈输入端。此外，输入接口单元102由选择 器10210~ 10217、 10220- 10227以及多路分用器1023、 1024构成。另夕卜， 在图6中没有图示，但是从功能设定控制单元107将功能变更控制用的连接 线分别与各个结构要素独立地连接。选择器10210- 10217、 10220- 10227根据从功能设定控制单元107分别 独立地输入的功能变更控制信号，从多个输入信号中选择一个，输出到分别 与输出级连接的运算器芯群1010-1017。选择器10210~ 10217为三输入的 选择器，其中第一输入端子连接到信号输入端子1101,第二输入端子连接到 信号输入端子1102。选择器10210- 10213的第三输入端子分别连接到多路 分用器1023的第一输出端子10231、第二输出端子10232、第三输出端子10233 以及第四输出端子10234。此外，选择器10214- 10217的第三输入端子分别 连接到多路分用器1024的第一输出端子10241、第二输出端子10242、第三 输出端子10243以及第四输出端子10244。选择器10220和10227为两输入的选择器，选择器10221 ~ 10226为三输 入的选择器，根据从功能设定控制单元107分别独立地输入的功能变更控制 信号而被选择输出信号。选择器10220- 10227的各个输出分别连接到图3中 的运算器芯群1010~ 1017的累积运算输入端子。相当于常数"0"的数据被 输入到选择器10220- 10227的第一输入端子。此外，选择器10220- 10227 的其他输入端子上，通过输出接口单元103和输入输出之间连接线1106,被 连接图3的运算器芯群1010 ~ 1017中本选择器连接到输出的运算器芯群的上 一级和下一级的运算器芯群的累积运算输出端子。也就是说，例如，运算器 芯群1010的累积运算输出端子被连接到选择器10221的第二输入端子，运算 器芯群1011的累积运算输出端子被连接到选择器10220的第二输入端子和选 择器10222的第二输入端子。图7是表示在图3示出的输出接口单元103的结构的图。输出接口单元 103将图3中的各个运算器芯群1010-1017的累积运算输出作为输入，而且 具有两路信号输出端子1103、 1104和至输入接口单元102的反馈输出端子1105。此外，输出接口单元103具有路径选择用的多个选择器、多个加法器以及多个延迟寄存器。具体而言，由加法器10310~ 10319、选择器10320-10327、 10330— 10333、 10340、 10341、 10350、 10351以及延迟寄存器10360、 10361构成。另外，在图7中没有图示，但是从功能设定控制单元107将功 能变更控制用的连接线分别独立地连接各个结构要素。加法器10310- 10319将两路数字输入值相加并输出相加结果。加法器 10310- 10315分别将选择器10320和10321、 10322和10323、 10324和10325、 10326和10327、 10330和10331、 10332和10333的输出作为输入。加法器 10316将加法器10314和选择器10340的输出作为输入，加法器10317将加 法器10315和选择器10341的输出作为输入。加法器10318将加法器10316 和选择器10350的输出作为输入，加法器10319将加法器10317和选择器 10351的输出作为输入。选择器10320 - 10327、 10330 - 10333、 10340、 10341、 10350、 10351为 两输入的选择器，根据从功能设定控制单元107分别独立地输入的功能变更 控制信号，选择输出信号。相当于常数"0"的数值被输入到除了选择器10340 和10341以外的选择器的一个输入中。运算器芯群1010-1017的累积运算输 出端子分别被连接到选择器10320 ~ 10327的其他的输入中。加法器10310、 10311、 10312、 10313的输出分别被连接到选择器10330 ~ 10333的其他的输 入中。延迟寄存器10360、 10361的输出分别被连接到选择器1O350、 1(B51 的其他的输入中。,选择器10340、 10341分别与加法器10312和10315的输出、 加法器10311和10314的输出连接。为了在加法器10318和10319中将多个滤波运算值进行累积相加，延迟 寄存器10360和10361使相加结果延迟1周期，并将其分别输出到选择器 10350和10351。图8是例示了在功能设定寄存器106中写入和读出功能设定的结构单元 和设定值的功能设定表600的一例。例如，设置对图6所示的输入接口单元 102中的各个选择器10210 ~ 10217、 10220 ~ 10227和多路分用器1023、 1024 的设定寄存器。选择器10210 ~ 10217、 10220- 10227可设定O、 1、 2的值， 假设分别在图6所示的三路输入中从上端开始被依次选择。对于运算器芯群1010 ~ 1017或输出接口单元103中的选择器，根据设定 值的从大到小的顺序，以附图中的信号输入的上端至下端或左端至右端的顺19序一皮选择输入。运算器芯群1010-1017中的超频比表示各个运算芯群的输入信号的时钟频率与在运算器芯内的处理时钟频率之比，设定为l倍、2倍、4倍、8倍。 在多路分用器1023和1024中，根据动作模式和分支数这两种类的设定值， 改变输入信号的输出动作。动作模式设定多路分用器1023和1024的各个动 作，设定值为"0"，将相同的信号输入输出到相当于分支数的输出，设定值 为'T，，将依次切换相当于分支数的的输出而将输入输出。图9是表示一例多路分用器1023中的各个设定值与输入输出的关系的 图。在该图中，图9A表示一例通过信号输入端子1101，输入到多路分用器 1023的输入信号的图，图9B是表示一例作为设定值设定了 "模式0，分支 数4"时的输出信号的图，图9C是表示一例作为设定值设定了 "模式1， 分支数2"时的输出信号的图；图9D是表示一例作为设定值设定了 "模式 1,分支数4"时的输出信号的图。另外，假设图8所示的各个功能设定寄存器被分配规定的地址，通过地 址指定能够对规定的寄存器进行写入和读出，但是对哪个地址分配哪个寄存 器并不是本发明的要点，所以省略其说明。此外，在基于图3至图7所示的结构的多模式FIR滤波处理单元10中， 为了能够独立地设定关于信号输入端子1101的滤波处理和关于信号输入端 子1102的滤波处理的处理时钟频率，所以其结构为，对各个处理单元分别提 供两路动作时钟，还选择在功能设定时所使用的时钟。在以上构成的多模式FIR滤波处理单元10中，首先说明实现什么样的种 类的滤波处理动作。根据本实施方式1所示的结构，通过进行功能设定的切 换和规定的滤波处理控制，能够对应串联连接型滤波器、多相型稀疏滤波器 以及多相型复用稀疏滤波器等的滤波处理。以下，表示在各种形式下进行滤 波处理时的功能设定和滤波处理控制的例子。' (1)串联连接型滤波器这里，说明对于信号输入端子1101，使用运算器芯群1010~1017来构 成128抽头FIR滤波器，并向信号输出端子1103输出时的设定和动作的例子。图10是表示在本实施方式1的多模式FIR滤波处理单元10的结构中， 在实现串联连接型滤波功能时，用于在功能设定寄存器106中设定各个单元 的功能的 一例功能设定表800的图。在图6的输入接口单元102中，选择器10210- 10217选择来自信号输入 端子1101的输入，在选择器10221 ~ 10227中，选择输入以使中来自图3上 一级的运算器芯群的累积运算输出为输入。因此，同一信号被输入到所有的 积和运算器芯100的信号输入，累积运算芯100的输入被串联地连接。另夕卜， 在选择器10220中，选择"0"作为输入到累积运算芯100的输入初始值。此 外，在这样的情况下，对多路分用器1023和1024的设定不会产生影响。在各个积和运算器芯100中，在超频比为4的状态下进行动作，即对每 一信号输入进行四抽头的积和运算处理，在选择器1006中车lT入10032净皮选4奪， 由此每一个积和运算器芯100的四个延迟抽头的运算结果被存储，并且每进 行四次积和运算，将延迟寄存器群1003所存储的累积运算结果输出到后级的 积和运算器芯100—次。在各个积和运算器芯100的抽头系数存储器1004中， 128个抽头的抽头系数的一部分被分别写入地址0至3为止的四个抽头的区 域中。具体而言，假设128抽头FIR滤波器的抽头系数为c(m){m=0, 1，-■ . ， 127}，则写入积和运算器(i, j)中的第k个地址中的抽头系数Wi, j. k以如下所示的式(1)来表示。w i. .i. k = c (127- ( i x 16+ j x4 - k )).....( 1 )以下说明功能设定控制单元107如上所述进行各个单元的设定之后，由 滤波处理控制单元108进行的控制内容。图11至图14是表示多模式FIR滤波处理单元10的输入接口单元1(^和 运算器芯群ioiO的各个单元的信号处理的过程中的动作内容的图。在这些图 中，将一连串的动作内容分割为图11至图14来表示。在这些图中表示了，在作为积和运算器芯100即构成图3的运算器芯群 1010的积和运算器芯(0, 0)和(0， 1)中，从信号输入端子1101依次输 入信号序列Sn时的动作内容。在图11至图14中，图中A是表示输入到信 号输入端子1101的信号序列Sn的一例的图，图中B是表示从滤波处理控制 单元108输入到各个积和运算器芯(0， 0)、 (0, 1)的读出地址IO(MI的一 例的图，图中C是表示输入到各个积和运算器芯(0， 0)、 (0， 1)内的选择 器1005的控制信号的一例的图，图中D是表示积和运算器芯(0, 0)内的 处理动作例的图，图中E是表示积和运算器芯(0， l)内的处理动作例的图。从滤波处理控制单元108输入到各个积和运算器芯(0， 0)、 (0, 1)内 的抽头系数存储器1004的读出地址(Add) 10041 ((b)的0' 1, 2, 3)，以信号输入的四倍的速率，地址依次被更新，对于一个样本的信号输入四个抽 头的抽头系数(Wo, o, o,O, 0, L 0. 0, 2. 0, 0. 3 )被读出，在乘法器1001中与信号序列Sn依次进行乘法处理，其各个相乘结果还在加法器1002中被累积相加。根据输入到选择器1005的控制信号(Cont一Acc)10051选择被送往加法器 1002的另 一个输入，在4倍超频处理中仅有1个时钟输入来自前级的积和运 算器芯100中的累积运算输出的信号，在其他的定时，通过选择器1006反馈 来自延迟寄存器群1003的输出10032。在锁存电路1007中，每四个时钟一次地，锁存延迟寄存器群1003的内 容，并将其提供给后级的积和运算器芯100的累积运算输入。通过在各个积 和运算器芯IOO和运算器芯群1010-1017中进行以上那样的动作，每个积和 运算器芯进行四个抽头，每个运算器芯群进行16个抽头，作为系统整体进行 128个抽头的积和运算处理，最终从运算器芯群1017的累积运算输出将整个 的积和运算结果输出。在输出接口单元103中，根据图7中的各个选择器10320 ~ 10327、 10330、 10333、 10340、 10341、 10350、 10351的设定，选择路径，最终选择出至信 号输出端子1103的路径并输出运算器芯群1017的输出信号。通过以上那样的结构，由多模式FIR滤波处理单元10以串联连接型进行 128个抽头的FIR滤波处理。另外，在上述的例子中各个积和运算器芯进行 四个抽头的积和运算，但不限于此，如果各个积和运算器芯中的超频频率为 能够动作的频率，也可以为将超频比设定为8倍，每个积和运算器芯进行8 个抽头的积和运算，仅使用运算器芯群1010至1013为止的l6个积和运算资 源进行同样的128抽头FIR滤波处理的结构。 (2)多相型稀疏滤波器这里，说明对于信号输入端子1101,构成了使用运算器芯群1010~ 1013 且每个积和运算器芯IOO以抽取率1/4进行8个抽头的积和运算的多相型 抽头FIR滤波器，并输出到信号输出端子1103时的设定和动作的例子。图15是表示一例在本实施方式1的多模式FIR滤波结构中，在实现多相 型稀疏滤波功能时的用于设定各个单元的功能的功能设定表900的图。基于该功能设定表900的设定内容，设定多路分用器1023的动作和选择 器10210~ 10213的路径选择，以使在输入接口单元102中，输入到信号输入 端子1101的信号在多路分用器1023中按每一样本4皮依次切换地输出到10231、 10232、 10233、 10234,通过选择器10210 ~ 10213而被提供给运算器 芯群1010- 1013。此外，基于功能设定表卯0的设定内容进行设定，以使在选择器10220 ~ 10223中，对各个运算器芯群1010 ~ 1013的累积运算输入提供常数"0"。另 外，在对该滤波处理的功能设定中，不会影响对运算器芯群1014~ 1017、输 入接口单元102和输出接口单元103的下半部分的运算资源以及功能设定单 元即选择器10214- 10217、 10224- 10227以及选择器10324 ~ 10327等的设 定，在对其他的输入系统的信号进行其他的滤波处理时，另外进行与这种滤 波处理对应的功能设定。这样的动态的功能设定的动作将在后面叙述。在多相型稀疏滤波器中，在进行1/4的稀疏滤波处理时，从输入接口单 元102的多路分用器1023中的四路输出的10231 ~ 10234的各个输出以信号 输入的1/4的速率输出信号，这些输出通过选择器10210- 10213被提供给运 算器芯群1010-1013。然后，在各个运算器芯群1010-1013的积和运算器芯100 (图3的(0, 0) ( 1， 0) (2, 0) (3, O))中，对来自输入接口单元102的信号输入，以8 倍的超频比进行积和运算处理。也就是说，对于原来的输入到信号输入端子 1101的信号的速率，以4倍的超频比进行积和运算处理。此外，通过在积和运算器芯100内的选择器1006中选择输入10033,每 一个积和运算器芯100进行8个延迟抽头的运算结果被存储，每进行八次积 和运算，将延迟寄存器群1003所存储的累积运算结果输出到后级的积和运算 器芯100 —次。在各个积和运算器芯100的抽头系数存储器1004中，128个 抽头的抽头系数的一部分被分别写入地址0至7为止的八个抽头的区域中。 具体而言，假设128抽头FIR滤波器的抽头系数为c(m){m=0, 1, . ■ -， 127},则写入积和运算器芯(i， j)中的第k个地址中的抽头系数Wi,卜k以如 下所示的式(2)来表示。Wi.j.「c (99- (i+j x32- kx4)).....(2)以下说明在功能设定控制单元107如上述那样进行了输入接口单元102、 运算器芯群1010~ 1013以及输出接口单元103的各个单元的功能设定之后， 由滤波处理控制单元108进行的控制内容。图16~图21是表示以下的动作内容的图，在多模式FIR滤波单元104 的输入接口单元102、运算器芯群1010 ~ 1013以及输出接口单元103的各个单元中，在进行多相型1/4抽取(decimation) 128抽头FIR滤波信号处理的 过程中的动作内容。在这些图中，将一连串的动作内容分割成图16~图21 来进行表示。在这些图中表示了，在作为积和运算器芯100构成图3的运算器芯群 1010-1013的积和运算器芯(0， 3)、 ( 1， 3)、 (2， 3)、 (3， 3)中，从信号 输入端子1101依次输入信号序列Sn时的动作内容。在图16~图21中，图 中A是表示一例输入到信号输入端子1101的信号序列Sn的图，图中B是表 示输入接口单元102的多路分用器1023中的四路输出10231 ~ 10234的图， 图中C是表示一例由积和运算器芯(0, 3)内的各个单元处理的输入输出信 号的图，图中D是表示一例由积和运算器芯(1， 3)内的各个单元处理的输 入输出信号的图，图中E是表示一例由积和运算器芯(2, 3)内的各个单元 处理的输入输出信号的图，图中F是表示一例由积和运算器芯(3, 3)内的 各个单元处理的输入输出信号的图，图中G是表示一例从输出接口单元103 的信号输出端子1103输出的信号的图。上述图16A和图17A所示的信号序列Sn被依次输入到输入接口单元102 的信号输入端子1101，并且在多路分用器1023中对于每一样本，被依次切 换地输出该图B所示的四路输出信号10231、 10232、 10233、 10234。通过从滤波处理控制单元108以信号输入端子1201的8倍的速率依次将 地址提供给各个积和运算器芯(0， 3)、 (1， 3)、 (2, 3)、 (3, 3)内的抽头 系数存储器1004的读出地址(Add) 10041,对于一样本的信号输入，读出8个抽头的抽头系数(例如，该图C的 w0. 7. 0. 0. 7. 1. 0. 7. 2. 0. 7. 3. 0. 7. 4. 0. 7. 5. 0. 7.6. 0.7,7 ),在乘法器1001中与信号序列Sn依次进行相乘处理，还在加法器1002 中对该各个相乘结果进行累积相加。根据输入到选4奪器1005的控制信号(Cont—Acc)10051选4奪被送往加法器 1002的另一个输入，8倍超频处理中仅有1个时钟输入来自前级的积和运算 器芯100中的累积运算输出的信号，在其他的定时，通过选择器1006反馈来 自延迟寄存器群1003的输出10033。在锁存电路1007中，每八个时钟锁存 一次通过了选择器1006的延迟寄存器群1003的输出10033,并将其提供给 后级的积和运算器芯100的累积运算输入。通过在各个积和运算器芯100和运算器芯群1010~ 10D中进行以上那样 的动作，每个积和运算器芯100进行八个抽头，每个运算器芯群1010 ~ 101324进行32个抽头，作为系统整体进行128个抽头的积和运算处理，从运算器芯 群1013的累积运算输出最终输出整个的积和运算结果。在输出接口单元103中，根据图15所示的功能设定表900的设定，选择 图7中的各个选择器10320- 10323、 10330、 10331、 10340、 10350的路径， 通过加法器10310、 10311、 10314、 10316、 10318对运算器芯群1010 ~ 1013 的累积运算输出进行相加合成，并从信号输出端子1103最终输出图21G所示 的信号。通过以上那样的结构，由多模式FIR滤波处理单元IO进行抽取率为1/4 的多相型128个抽头FIR滤波处理。另外，在上述的例子中各个积和运算器 芯进行八个抽头的积和运算，但不限于此，如果各个积和运算器芯中的超频 频率为在装置上不能动作的频率，在将超频比设定为4倍的基础上，也可以 为每个积和运算器芯进行4个抽头的积和运算，使用运算器芯群1010至1017 为止的32个积和运算资源进^"相同的128抽头FIR滤波处理的结构。 (3)多相型时分复用稀疏滤波器这里，说明对于输入到信号输入端子1101的信号，构成了使用运算器芯 群1010和1011且每个积和运算器芯100以抽取率为1/4进行8个抽头的积 和运算的多相型64抽头FIR滤波器，并输出到信号输出端子1103时的设定 和动作的例子。示出下述情况下的动作例，在抽取率为1/4的多相型FIR滤 波器中， 一般将信号输入依次分支为四路，每一路进行I/4的运算量的滤波 处理，这里在一路上对两路积和运算处理进行时分复用，合计在两路上进行 四^^的多相型FIR滤波处理。图22是表示一例在本实施方式1的多模式FIR滤波器结构中，在实现多 相型时分复用稀疏滤波功能时的用于设定各个单元的功能的功能设定表iooo 的图。基于该功能设定表1000的设定内容，设定多路分用器1023的动作和选 择器10210、 10211、 10220、 10221的路径选择，以使在输入接口单元102中， 输入到信号输入端子1101的信号在多路分用器1011中按每一样本被依次切 换地输出到10231和10232，并通过选择器10210和10211而被提供给运算 器芯群1010和1011。此外，基于功能设定表1000的设定内容进行设定，以使在选择器10220 和10221中，对各个运算器芯群1010和1011的累积运算输入提供常数"0"。另外，在对该滤波处理的功能设定中，对运算器芯群1012 ~ 1017、以及在输入接口单元102和输出接口单元103中的未在信号路径上的选择器和多路分 用器的功能设定单元的设定不会对动作产生影响，在对其他的输入系统的信 号进行其他的滤波处理时，另外进行与这种滤波处理对应的功能设定。在以多相型进行1/4的稀疏滤波处理且在路径的每一路中被进行两次时 分复用处理时，在多路分用器1023中，来自信号输入端子1101的输入信号 依次从两路输出10231和10232以原信号输入的1/2的速率被输出，这些输 出通过选择器10210、 10211 、10220、 10221被提供给运算器芯群1010和1011。然后，在各个运算器芯群1010和1011的各个积和运算器芯100 (图3 的(0, O)(l, O))中，对来自输入接口单元102的信号输入以8倍的超频 比进行积和运算处理。也就是说，对于输入到信号输入端子1101的信号的原 速率，以4倍的超频比进行积和运算处理。此外，通过在积和运算器芯100的选"^器1006中选#^输入10033,获得 每一个积和运算器芯100的8个延迟抽头的运算结果，每进行8次积和运算， 将延迟寄存器群1003所存储的累积运算结果输出到后级的积和运算器芯100 一次。这里，在进行积和运算的8个抽头的数据中的前一半4个抽头和后一 半4个抽头中，信号输入不同，分别以时分供给多相型处理中的另外的路的 信号，各路中的积和运算结果以4个抽头为单位交替地被存储。在各个积和 运算器芯100的抽头系数存储器1004中，64个抽头的抽头系数的一部分被 分别写入到地址0至7为止的八个抽头的区域中。具体而言，假设64抽头 FIR滤波的抽头系数为c(m){0, 1, . . . , 63},则写入积和运算器(i， j ) 中的第k个地址中的抽头系数Wi. j, k以如下所示的式(3)来表示。Wi, j, k=c (49- (i+j x 16- ([k/4]x4+ (kmod4)))).....(3 )其中，式(3)中的[]表示不超过[]内的值的最大的整数，(k mod 4)表示 用4除以k时的余数。关于在功能设定控制单元107如上述那样进行了输入接口单元102、运 算器芯群1010、 1011以及输出接口单元103的各个单元的功能设定之后，由 滤波处理控制单元108进行的控制内容，在下面进行说明。图23 图26是表示，在多模式FIR滤波单元IO的各个单元中，通过抽 取率为1/4且时分处理进行多相型64抽头FIR滤波信号处理的过程中的动作内容的图。在这些图中，将一连串的动作内容分割为图23 ~图26来进行表 示。在这些图中表示了 ，在作为积和运算器芯100构成图3的运算器芯群1010 和1011的积和运算器芯(0， 7)和(1, 7)中，从信号输入端子1101依次 输入信号序列Sn时的动作内容。在图23 图26中，图中A是表示一例输入 接口单元102中的进行处理的信号的图，图中B是表示一例由积和运算器芯 (0, 7)内的各个单元处理的输入输出信号的图，图中C是表示一例由积和 运算器芯(l， 7)内的各个单元处理的输入输出信号的图，图中D是表示一 例从输出接口单元103的加法器10316和10318输出的信号的图。上述图23和图24A所示的信号序列Sn被依次输入到输入接口单元102 的信号输入端子1101，并且在多路分用器1023中对每一样本依次被切换输 出该图A所示的输出信号10231和10232。通过从滤波处理控制单元108以输入到信号输入端子1201的信号的8倍 的速率，将地址依次提供给各个积和运算器芯(0， 7)、 (1， 7)的抽头系数 存储器1004的读出地址(Add) 10041,对于一个样本的信号输入，读出四个抽头的抽头系数(例如，该图B的Wo, 7, o, o. 7, l 0, 7, 2. 0, 7, 3)，在乘法器1001中与信号序列Sn依次进行相乘处理，还在加法器1002中进行累积相加。根据输入到选择器1005的控制信号(Cont—Acc)10051选择送往加法器 1002的另一个输入，8倍超频处理中仅1有时钟输入来自前级的积和运算器 芯中的累积运算输出的信号，在其他的定时，通过选择器1006反馈来自延迟 寄存器群1003的输出10033。在锁存电路1007中，每四个时钟一次地锁存通过选择器1006的延迟寄 存器群1003的输出10033，并将其提供给后级的积和运算器芯的累积运算输 入。通过在各个积和运算器芯100和运算器芯群1010和1011中进行以上那 样的动作，每个积和运算器芯100进行八个抽头，各个运算器芯群1010和 1011进行32个抽头，作为系统整体进行64个抽头的积和运算处理，从运算 器芯群1011的累积运算输出最终输出整个的积和运算结果。在输出接口单元103中，根据图22所示的功能设定表1000的设定，选 择图7中的各个选择器10320 ~ 10323、 10330、 10331、 10340的路径，通过 加法器103110对运算器芯群1010 ~ 1011的累积运算输出进行相加合成，还 由加法器10318对时分地被积和运算处理的两路积和运算结果进行累积相加处理，并从信号输出端子1103最终输出图26D所示的输出信号。通过以上那样的结构，由两路运算器群对抽取率为1/4的多相型FIR滤 波处理进行时分处理，从而由多模式FIR滤波处理单元10进行64抽头FIR 滤波处理。 '接着，在以下说明，在如上述那样通过功能变更而能够进行多个不同种 类的处理型的滤波处理的多模式FIR滤波处理单元10中，在通信模式被选择 且滤波处理的要求规格被指定时，进行资源分配控制情况下的动作例。在基于规定的判断条件进行多模式无线通信装置中的通信模式的选择， 以及与所选择的通信模式对应的通信模式控制信号被输入时，多模式动作控 制单元104将该通信模式控制信号输出到资源分配控制单元105，在资源分 配控制单元105中基于通信模式控制信号，读出与应对应的通信标准所要求 的规定的滤波规格有关的信息。图27表示了使以下内容对应的列表2000，多模式无线通信装置所对应 的无线通信标准的一例，进行与各种标准对应的通信处理的情况下所要求的 滤波处理的要求规格，以及与此分别对应的设定内容的一例。另外，在该例 中，表示了以多模式FIR滤波处理单元的最大积和运算处理频率是80MHz 的情况为前提的例子。例如，表示出，为了与UMTS(Universal Mobile Telecommunications System)相对应，要求47抽头长度的滤波器，以15.36MHz 的速率将输入信号和输出信号进行输入输出，可以构成稀疏率为1/1且为串联型的滤波器。此外，为了进行该滤波处理，表示出存在两组设定例。在第一个设定例 中，使用三个运算器芯群的资源，以相当于原输入信号速率4倍的61."MHz 对每一个积和运算器芯4个抽头的积和运算进行处理。在第二个设定例中， 使用六个运算器芯群的资源，以相当于原输入信号速率2倍的30.72MHz对 每一个积和运算器芯2个抽头的积和运算进行处理。这样，在对应一个通信 标准时，有可能在运算资源的使用量和处理频率的上限范围内，多个种类的 滤波器设定候补被列出。图28是表示资源分配控制单元105的结构、处理以及控制的流程的图。 在滤波器设定候补存储单元1051中，在图27所示的列表2000中预先存储与 对应于通信标准的滤波器设定例有关的信息，基于通信模式控制信号，读出 与其对应的滤波处理的设定例的候补列表并输出到资源分配决定单元1052,所述通信模式控制信号表示切换至所选择的通信模式的请求。在资源使用状况存储单元1053中，存储多模式FIR滤波处理单元10中的运算器芯群的使用状况。资源使用状况存储单元1053基于在资源分配决定 单元1052中决定的资源分配结果对多模式FIR滤波处理单元10中的运算器 资源的使用状况进行更新，同时将该信息提供给资源分配决定单元1052。另 外，在资源使用状况存储单元1053中，基于通过功能设定寄存器106从滤波 处理控制单元108提供的滤波处理结束信息，也进行将曾为使用状态的运算 器资源更新为空闲状态的处理。图29是在资源分配决定单元1052中从候补中选择资源分配可能的滤波 器设定时的流程闺，以下说明其步骤。首先，资源分配决定单元1052在通过检测通信模式控制信号的输入而检 测出资源分配请求时(步骤Sll:"是")，从滤波器设定候补存储单元1051 读出与所选择的通信模式对应的滤波器设定的候补(步骤S12)。这里，像滤 波器设定候补存储单元1051所存储的上述图27的列表2000那样存在多个滤 波器设定的候补时，从所需运算器芯群的数量较多的设定候补起被依次读出。接着，在资源分配决定单元1052中，将读出的设定候补所需的运算器芯 群的数量即所需资源量与从资源利用状况存储单元1053所提供的资源使用 状况获得的未使用运算器芯群的数量即空闲的资源数进行比较(步骤SB )。 资源分配决定单元1052在判断为所需资源量等于或少于空闲资源量时(步骤 S13:"是")，转移到步骤S14，决定选择上述滤波器设定候补'并将资源分 配的决定信息输出到功能变更控制单元1055和资源使用状况存储单元1053。此外，资源分配决定单元1052在上述资源的比较中判断为所需资源大于 空闲资源时(步骤S13:"否，，)，转移到步骤S15，判定在滤波器设定候补存 储单元1051中是否存在剩余的滤波器设定候补，存在剩余的候补时(步骤 S15:"是")，转移到步骤S12。资源分配决定单元1052在判断为没有剩余的设定候补时(步骤S15: "否")，转移到步骤S16,直至在从资源使用状况存储单元1053供给的资源 使用状况中发生变化为止处于待机状态。在所述资源使用状况中发生变化时 (步骤S16:"是")，转移到步骤S12。如以上那样，基于由资源分配决定单元1052决定的资源分配，在功能变 更控制单元1055中输出用于在多模式FIR滤波处理单元10中进行各个单元的功能设定变更的功能控制信息。具体而言，将为了实现由功能变更控制单 元1055选择的滤波器设定所需的值，写入到构成如图8所示的功能设定表600的功能设定寄存器106中的各个设定寄存器中，同时将与滤波处理控制 单元108中的动作控制内容有关的设定内容也一起写入功能设定寄存器106 中。这里，作为资源分配控制的一例，以下说明在多模式FIR滤波处理单元 10中已经以与IEEE802.1 la对应的通信才莫式进行FIR滤波处理，在此基础上 新加入以与UMTS相对应的通信模式进行FIR滤波处理时的动作例。如图27 所示，适合于IEEE802.11a的FIR滤波处理需要四个运算器芯群。这里，假 设为从图3的信号输入端子1102输入与IEEE802.11a相对应的接收信号， 将该接收信号通过输入接口单元102提供给运算器芯群1014-1017,进行规 定的积和运算处理，并通过输出接口单元103从信号输出端子1104输出。在资源分配控制单元105的滤波器设定候补存储单元1051中，作为与 UMTS标准对应的滤波处理的设定候补，存储了在图27的列表2000的UMTS 的行中所示出的两个候补。也就是说，为以下两个设定使用六个运算器芯 群，设定各个积和运算器芯以30.72MHz的动作时钟进行处理(以下，称为 候补A)，和使用三个运算器芯群，设定各个运算器芯群以61,44MHz的动作 时钟进行处理(以下，称为候补B)。资源分配决定单元1052在输入意味着资源分配的请求的通信模式控制 信号时(步骤S11:"是，，)，通过步骤S12的动作模式候补读出处理，作为第 一个滤波器设定信息的候补，首先读入所需运算器芯群较多的候补A的设定 信息。此外，作为资源使用状况，从资源使用状况存储单元1053，将表示以 下内容的信息输入到资源分配决定单元1052,当前用于对应正EE802.11a的 滤波处理，四个运算器芯群(1013-1017)处于使用中，即空闲的运算器芯 群的数量为四个。在这样的情况下，在步骤S13的资源量比较处理中，由于所需的资源量 超过空闲的资源量(步骤S13:"否")，所以转移到步骤S15，又由于存在剩 余的滤波器设定候补(候补B)(步骤S15:"是")，所以再次转移到步骤S12。 在步骤S12中，通过资源分配决定单元1052，再次从滤波器设定候补存储单 元1051读出候补B的滤波器设定信息。此时，所需的运算器芯群的数量为3， 由于在步骤S13中满足了为空闲资源数以下的条件(步骤S13:"是")，所以转移到步骤S14,选择候补B的滤波器设定，并将其作为资源分配决定信息输出到功能变更控制单元1055。在功能变更控制单元1055中，基于所决定 的资源分配决定信息，设定信息从设定参数存储单元1054所存储的图30所 示的功能设定表2100中被读出，并被写入功能设定寄存器106。接着，在以下说明，在上述的例子中假设作为已使用中的某滤波处理的 设定，进行与IEEE802.15.1标准对应的滤波处理以代替与上述IEEE802.11a 标准对应的滤波处理时的动作例。具体而言，在以下说明，以在图27的列表2000中由候补B所示的、使 用六个运算器芯群的滤波器设定来进行动作时的动作例。此时，为了进行与正EE802，15.1标准对应的滤波处理，已使用了六个运 算器芯群(1012-1017)，在适合于UMTS标准的任一滤波器设定候补中， 空闲的运算器器芯群的数量都不满足需要的运算器芯群的数量，所以不能对 运算器器芯群的资源进行分配而进行滤波处理。在这样的情况下，在资源分 配决定单元1052中，转移到图29所示的流程图中的步骤S16,由资源使用 状况存储单元1053检测在资源使用状况中是否发生变化，在资源使用状况中 发生变化时(步骤S16:"是")，再次转移到步骤S12,进行资源分配的判断。根据以上的结构和动作，随着多模式无线通信装置中的通信模式的变更， 基于所需的滤波特性的设定候补和运算资源的空闲状况，决定要使用的运算 资源和其设定内容，基于该决定进行各个单元的功能变更，并进行规定的动 作控制。因此，通过灵活地变更有限的积和运算资源的运算抽头数或动作时 钟或连接关系，能够应对多个不同的FIR滤波处理，并能够同时并行地进行 多个滤波处理。其结果，与对多个不同的动作模式的每个动作模式分别地构 成滤波器相比，能够降低电路规模。另夕卜，在由本实施方式1例示出的多模式FIR滤波处理单元10的结构中， 每个积和运算器芯能够处理的积和运算处理数最大为8个，每个运算器芯群 为将四个积和运算器芯串联连接，并为设置8个运算器芯群的结构，而且信 号输入端子的数量为两个，对每一信号输入端子由多路分用器将其分支为四 个。但是，本发明并不限定这些结构的数量，根据多模式无线通信装置中所 要求的滤波处理性能的要求规格，可扩展地变更设计。此外，虽然为在各个积和运算器芯100中设置信号输入端子l201和信号 输出端子1203的结构，但并不限定于该结构，不用说，如果是对于在多模式FIR滤波处理单元10中的同一运算器芯群所包含的各个积和运算器芯，将公 用的信号输入提供给各个积和运算器芯的结构，则各个积和运算器芯中的信 号输出是不需要的。此外，图27所示的根据各个无线通信标准所要求的滤波器的规格仅仅是一个例子，不用说，根据无线通信装置内的包含了其他的设计规格的系统设计，也可以变更这些规格值。此时，将多模式FIR滤波处理单元所要求的规 格和与其对应的设定例的候补列表预先存储在多模式动作控制单元104内的滤波器设定候补存储单元1051中即可。此外，各个积和运算器芯中的处理频率并不限于图27所例示的频率，如 果为直至最大积和运算处理频率(在本实施方式1的情况下假定为80MHz) 为止之间的频率，也可以为^f吏用更高速的频率进行处理的结构。此时，由于 信号输入和积和运算器芯中的运算之间为非同步的处理，也可以为在信号输 入的前级或信号输出的后级设置通常被使用的FIFO( First-In First-Out:先进先 出)缓存器等，进行定时和数据量的调整的结构。(实施方式2)在本实施方式2中说明了下述情况下的结构和动作例，通过配置作为CIC (Cascaded Integrator Comb:积分梳状)滤波器的结构要素的多个的积分器、 差分器以及稀疏处理单元，设置将各个结构要素之间的输入输出连接关系切 换的接口 ，将这些各个的结构要素中的动作功能的设定和输入输出接口的连 接设定切换，从而根据所要求的滤波特性，动态地变更各个结构要素的资源， 进行多个滤波处理的同时动作。图31是表示在本实施方式2的说明中使用的多模式CIC滤波处理单元 20的结构的方框图。多模式CIC滤波处理单元20具有两路信号输入端子2101 和2102,输入分别独立的通信系统的信号。此外，具有两路信号输出端子2103 和2104，输出对应于信号输入端子2101和2102的滤波处理后的llr出信号。 此外，多模式CIC滤波处理单元20具有四路将多个积分器201级联而构成的 积分器群，具有四路将多个差分器202级联而构成的差分器群，并具有四路 稀疏处理单元203。此外，为以下结构，各个四路积分器群与稀疏处理单元 203之间的连接通过接口单元206,以及差分器群与稀疏处理单元203之间的 连接通过接口单元207。此外，为以下结构，信号输入端子2101和2102与 四路积分器群之间的连接通过输入接口单元204,信号输出端子2103和2104与四路差分器群之间的连接通过输出接口单元205。积分器201输出通过将输入信号累积相加而进行积分处理所得的结果， 例如，为图32所示的结构。在图32中，加法器2011输出两路输入信号的相 加结果，延迟抽头2012将输入信号存储并延迟1时钟周期后输出。加法器 2011将积分器201的输入端子2013和延迟抽头2012的输出作为输入，延迟 抽头2012的输出从积分器201的输出端子2014被输出。所得的结果，例如，为图34所示的结构。在图34中，延迟抽头2021将输入 到差分器202的信号输入端子2023的输入信号存储并延迟规定的时钟周期后 输出，减法器2022进行从所述输入信号减去延迟抽头2021的输出信号，并 将相减结果即差分器202的输出从输出端子2024输出。在延迟抽头2021中 延迟的时间长度，由后述的功能设定控制单元107提供。稀疏处理单元203对输入信号以规定的比率进行稀疏处理并1"又输出一部 分的信号，对于规定的稀疏比率，根据后述的功能设定控制单元107提供的 4直而一皮i殳定。另外，在图31中，根据配置了多个的积分器201和差分器202的位置， 附加(i, j)的序号，而且对稀疏处理单元203也根据其位置附加(i)的序 号。i表示是第i个处理系统的配置，积分器201和差分器202中的j表示第 j个的级联配置的积分器和差分器。输入接口单元204输入两路信号输入端子2101和2102的输入(Input #0 ， Input #1 ),并输入来自接口单元206和输出接口单元205的反馈，根据从后 述的功能设定控制单元107输入的功能变更控制信号在四路积分器群之间切 换连接。使用图35在后面叙述具体的结构例。输出接口单元205将从四路差分器群输出的信号作为反馈输出而输出到 输入接口单元204,同时根据由后述的功能设定控制单元107提供的功能变 更控制信号，从四路差分器群的输出信号中选择规定的输出信号，并从信号 输出端子2103和2104输出。使用图36在后面叙述具体的结构例。接口单元206将从四路积分器群输出的信号作为反馈输出而输出到输入 接口单元204,同时将各个输出信号输出到四路稀疏处理单元203。使用图 37在后面叙述具体的结构例。另外，接口单元206发挥作为第一接口单元的 作用。接口单元207将从四路稀疏处理单元203输出的信号和从输出接口单元205输出的四路反馈输出作为输入，并根据由后述的功能设定控制单元107 提供的功能变更控制信号，选择连接至后级的四路差分器群的信号而进行连 接。使用图38在后面叙述具体的结构例。另外，接口单元207发挥作为第二 接口单元的作用。图35是表示输入接口单元204的结构例的图。在图35中，选择器2041 -2044根据从功能设定控制单元107分别独立地提供的功能变更控制信号，从 多个输入信号中选择一个，输出到各路的积分器群。在选择器2041中，将信 号输入端子2101作为一个输入，在选择器2044中，将信号输入端子2102作 为一个输入。此外，以通过反馈输入端子2045将相邻的处理系统中的积分器 201输出和差分器202的输出分别输入到选择器2041 ~ 2044来进行连接。图36是表示输出接口单元205的结构例的图。在图36中，选择器2051 和2052根据从功能设定控制单元107分别独立地提供的功能变更控制信号， 从多个差分器所输入的输入信号中选择一个，并将其分别输出到信号输出端 子2103和2104。此外，输出接口单元205具有反馈输出端子2053,从反馈 输出端子2053将来自多个差分器群的输入信号输出到输入接口单元204和接 口单元207。图37是表示接口单元206的结构例的图。在图37中，从四路积分器群 输出的信号被输出到各路的稀疏处理单元203,同时作为反馈输出端子2071 进行分支，从而被输出到输入接口单元204。图38是表示接口单元207的结构例的图。在图38中，选择器2071 - 2074 根据从功能设定控制单元107分别独立地提供的功能变更控制信号，从多个 稀疏处理单元所输入的输入信号中选择一个，并将其输出到各路的差分器群。 在选择器2071和2074中，输入四路稀疏处理单元203的各个输出，同时通 过反馈输入端子2075与相邻的路的差分器群的输出相连接。在选择器2072 和2073中，输入位于图中的各级位置的稀疏处理单元203的输出，而且通过 反馈输入端子2075,输入相邻的路的差分器202的输出。另外，对于图31所示的多才莫式CIC滤波处理单元20，与上述实施方式1 中的多模式FIR滤波处理单元10的情况相同地，通过图4所示的控制单元 11进行各个结构要素的功能设定和动作控制，但是在各个结构要素中，进行 变更以进行与多模式CIC滤波处理单元20对应的功能设定和动作控制。例如，在资源分配控制单元105中进行设定，以基于通信模式控制信号决定与为了 实现期望的滤波规格而需要的CIC滤波运算资源有关的请求信息，基于多模式CIC滤波处理单元20中的运算资源的空闲状况决定各个运算资源的分配，将决定的资源分配和伴随它的功能变更信息输出。此外，在功能设定寄存器106中的存储功能变更信息的寄存器中，准备 了与多模式CIC滤波处理单元20中的各个设定单元对应的寄存器，从资源分 配控制单元105输出的功能变更信息被写入规定的寄存器位置，而且根据需 要读出它们并输出到功能设定控制单元107。此外，在功能设定控制单元107中进行设定，以根据需要读出功能设定 寄存器106所存储的功能变更信息，并对多模式CIC滤波处理单元20中的积 分器201、差分器202、稀疏处理单元203、各个接口单元204、 205、 206、 207进行功能变更控制。进而，在滤波处理控制单元108中，构成为进行用 于多模式CIC滤波处理单元20中的滤波处理动作的控制，图39是表示在本实施方式2的控制单元U的功能设定寄存器106中写 入或读出功能设定的各个结构单元和设定值的列表3000。例如，假设，设置 图38所示的接口单元207中的各个选择器2071 ~2074的设定寄存器，按照 设定值从O开始的升序，从图中的上端开始按顺序选择输入。此外，在分为 四路的各个差分群中，为可改变延迟时钟数的结构，分别以整数值Mx设定 延迟时钟数。在功能设定控制单元107中，基于图39所例示的列表3000, 将写入功能设定寄存器106中的各个单元设定值读出，进行功能控制和动作 控制。以下说明在上述那样构成的多模式CIC滤波处理单元20中，构成多个规 格的CIC滤波器的动作的一例。这里，假定以下的情况，对输入到信号输入 端子2101的信号，使用图31中从上向下开始的三级的运算器群的资源，进 行具有第一 cic滤波特性的处理并输出到信号输出端子2103,另 一方面对输 入到信号输入端子2102的信号，使用图31中从下向上开始的一级的运算器 群的资源，进行具有第二 CIC滤波特性的处理并输出到信号输出端子21 (K 。一般地，已知在CIC滤波器中，根据级联积分器和差分器的级数N，稀 疏处理单元中的稀疏比率R以及差分器中的延迟时钟数M的值，能够实现以 如下所示的式(4)所表示的频率响应特性。H ( Z ) = (l- Z-RM) N/ (1- Z-" N' ' . . (4)35通过对多模式CIC滤波处理单元20中的各个单元的设定如图40所示的列表3100那样进行设定，对于第一滤波器，式(4)中的各个值设定为N=6、 R=8、 M=l,对于第二滤波器，没定为N二2、 R=2、 M=2。图41是表示各个CIC滤波器设定的频率响应特性的图。这里，假定并 图示双方的取样频率为相同时的情况。能够确认分别使用不同的资源，实 现各自的滤波特性。此外，如上述那样，在通过功能变更而能够进行具有多个不同的频率响 应特性的滤波处理的多模式CIC滤波处理单元20中，在通信模式被选择且滤 波处理的要求规格被指定时，有关对积分群和差分群的资源进行分配控制的 控制内容，基于实施方式1的使用图27 ~图29说明的内容，也能够适用于 多模式CIC滤波处理单元。根据以上的结构和动作，随着多模式无线通信装置中的通信模式的变更， 基于所需的滤波特性的设定候补和运算资源的空闲状况，决定使用的运算资 源和其设定内容，并基于该决定进行各个单元的功能变更且进行规定的动作 控制，由此通过灵活地变更有限的积和运算资源的运算抽头数或动作时钟或 连接关系，能够应对多个不同的CIC滤波处理，而且能够同时并行地进行多 个CIC滤波处理，与对于多个不同的动作模式的每个动作模式分别地构成滤 波器相比，能够降低电路规模。CIC滤波处理，例如，通过调换积分器和差分器的配置，以及设置插值处理 单元代替稀疏处理单元，也能够适用于在发送信号处理等中所使用的插值处 理CIC滤波处理，这些都为所属技术领域的技术人员已知。此外，与上述实施方式l中的多;f莫式FIR滤波处理单元的情况相同地， 各个的积分器、差分器的个数和路数并不限于本实施方式2所例示的个数， 可以可扩展地变更。(实施方式3)在本实施方式3中说明，通过同时安装在上述实施方式1中说明的多模 式FIR滤波处理单元和在上述实施方式2中说明的多模式CIC滤波处理单元， 构成可以更灵活地变更功能和性能的多模式接收滤波处理单元时的结构和动作。图42是表示在本实施方式3的说明中使用的多模式接收滤波处理单元30的结构的图。多模式接收滤波处理单元30与实施方式1和2相同地，具有两^各的信号输入端子1101和1102,输入各自独立的通信系统的信号，而且 具有两路的信号输出端子1103和1104,输出对应于信号输入端子1011和1012 的滤波处理后的输出信号。此外，多模式接收滤波处理单元30具有在实施方 式1中说明的多模式FIR滤波处理单元10和在实施方式2中说明的多模式 CIC滤波处理单元20。多个信号输入、多个信号输出、多才莫式FIR滤波处理 单元10以及多模式CIC滤波处理单元20之间通过输入接口单元31、输出接 口单元32以及选择器33而被连接。输入接口单元31基于从控制单元11中的功能设定控制单元107输入的 功能变更控制信号，将信号输入端子1101和1102的各个端子与多模式CIC 滤波处理单元20或选择器33的其中一个连接。输出接口单元32将多模式CIC滤波处理单元20的输出和多模式FIR滤 波处理单元10的输出作为输入，并基于从控制单元11内的功能变更控制单 元107输入的功能变更控制信号，选择信号输出端子1103或1104。从来自多模式CIC滤波处理单元20的输出和来自输入接口单元31的输 出中，选择器.33基于从控制单元11内的功能变更控制单元107输入的功能 变更控制信号，选择输出到多模式FIR滤波处理单元10的信号。控制单元11与在上述实施方式1的图4中说明的控制单元基本上为相同 的结构，在资源分配控制单元105中进行设定，以基于通信模式控制信号决 定与为了实现期望的滤波规格所需的FIR滤波运算资源和CIC滤波运算资源 有关的请求信息，基于多模式FIR滤波处理单元10及多模式CIC滤波处理 单元20中的运算资源的空闲状况决定各个运算资源的分配，将决定的资源分 配和伴随它的功能变更信息输出。此外，在功能设定寄存器106中的存储功能变更信息的寄存器中，准备 了与多模式FIR滤波处理单元10和多模式CIC滤波处理单元20双方的各个 设定单元对应的寄存器，从资源分配控制单元105输出的功能变更信息被写 入到规定的寄存器位置，而且根据需要而将其读出并输出。此外，在功能设定控制单元107中进行设定，以根据需要读出由功能设 定寄存器106存储的功能变更信息，进行对多模式FIR滤波处理单元10中的 各个积和运算器芯100、输入接口单元102以及输出接口单元103中的抽头 系数、连接切换用选择器以及多路分用器的功能变更控制，以及对多模式CIC滤波处理单元20中的积分器201、差分器202、稀疏处理单元203以及各个 接口单元204 ~ 207的功能变更控制。进而，在滤波处理控制单元108中，进行多模式FIR滤波处理单元10和 多模式CIC滤波处理单元20中的滤波处理动作的控制。根据以上的结构和动作，随着多模式无线通信装置中的通信模式的变更， 基于所需的滤波特性的设定候补和运算资源的空闲状况，决定使用的运算资 源和其设定内容，并基于该决定进行各个单元的功能变更且进行规定的动作 控制，由此通过灵活地变更有限的积和运算资源的运算抽头数或动作时钟或 连接关系，能够对应多个不同的滤波处理，而且能够同时并行地进行多个滤 波处理，与对于多个不同的动作模式的每个动作模式分别地构成滤波器相比， 能够降低电路规模。特别是，在本实施方式3中，根据各个通信模式的要求 规格，能够选择FIR型和CIC型中的任一滤波处理，还能够通过双方的级联 而实现更高度的频率响应特性。另外，在实施方式1 3中，以输入信号和输出信号为标量数据的情况为 前提进行了说明，但是本发明并不限于此，例如，如果形成对每个矢量要素 准备多模式FIR滤波处理单元10和多模式CIC滤波处理单元20中的各个的 信号线和结构要素的结构，则即使输入为正交IQ信号那样的矢量数据也能够 对应。但是，多模式FIR滤波处理单元10的积和运算器芯100中的抽头系数 存储器1004也可以构成为由I信号和Q信号所共享。此外，在多模式FIR滤波处理单元10中，通过对于一路信号输入，时分 复用地交替插入矢量数据并输入，能够时分地进行各个矢量要素的滤波处理。 但是，此时，在各个积和运算器芯100中能够处理的样本数減少了相当于增 加的矢量要素数。例如，在以时分复用对应I和Q两个矢量要素时，图5所 示的每个积和运算器芯100能够运算4个样本的抽头运算。此外，在多模式CIC滤波处理单元20中，通过将积分器201的结构改变 为图33所示的结构，能够时分复用地交替插入矢量数据并输入，且以时分进 行滤波处理。这里，在图33的积分器208的结构中，与图32所示的积分器 201的结构不同之处在于，在反馈延迟抽头2012的输出的系统中还设置延迟 抽头2081,设置选择器2082,其选择经由延迟抽头2081的反馈和不经由延 迟抽头2081的反馈中的一方。在以上的以时分复用对矢量数据进行处理时，可以为以下结构，在多模式FIR滤波处理单元10、多模式CIC滤波处理单元20、多模式接收滤波处 理单元30等的输入输出的外端进行时分复用并进行输入输出，或对每个矢量 要素设置各个信号输入输出端子，在各个结构的内部的输入输出接口单元中 进行时分复用。另外，在上述实施方式3中，公开了将多模式FIR滤波处理单元和多模 式CIC滤波处理单元组合，从而构成接收滤波处理单元时的实施方式，^旦本 发明并不限定于接收滤波处理，例如，也能够适用于发送滤波处理，为此所 需的变更点对于该技术领域的技术人员不言自明。2005年12月16日申请的特愿2005-363847的日本专利申请中包含的说 明书、附图及说明书摘要公开的内容全部在本申请中引用。工业上的可利用性本发明的数字滤波器具有动态地分配积和运算用的运算资源，同时并行式无线通信装置中对应多个不同的无线通信标准，且同时并行地进行通信的 情况。此外，本发明并不限于无线通信领域，也能够适用于在有线通信领域 中 一 台通信装置应对多个通信标准且同时并行地进行通信时的用途。
权利要求
1、一种数字滤波器，包括多个运算器群，根据功能变更控制信号，变更积和运算功能，进行与该功能变更对应的多个抽头的积和运算处理并输出累积运算结果；输出接口单元，根据功能变更控制信号，选择性地对来自所述各个运算器群的累积运算结果输出进行相加处理，同时输出所述累积运算结果输出作为反馈输出；输入接口单元，具有多个信号输入端子，根据所述功能变更控制信号，将期望的输入信号同时或依次地提供给所述多个运算器群，同时根据所述功能变更控制信号，将所述反馈输出中的规定的输出提供给所述多个运算器群的累积运算输入级；资源分配控制单元，对于由所述多个运算器群构成的运算资源，基于当前的运算资源使用状况和设定了新的滤波处理所要求的运算资源的滤波器设定候补列表，决定可分配给新的滤波处理的所述运算资源并输出资源分配决定信息；功能设定控制单元，基于所述资源分配决定信息，对所述多个运算器群、所述输入接口单元以及所述输出接口单元的各个单元，输出用于进行功能设定的所述功能变更控制信号；以及滤波处理控制单元，对根据所述功能变更控制信号而分别设定了功能的所述多个运算器群、所述输入接口单元以及所述输出接口单元的各个单元，输出用于进行期望的滤波处理的动作控制信号。
2、 如权利要求l所述的数字滤波器，其中，将多个积和运算器串联连接 而构成所述各个运算器群，所述积和运算器根据所述功能变更控制信号而能 够变更对所述信号输入端子所输入的输入信号的抽头运算处理数和抽头系 数。
3、 如权利要求2所述的数字滤波器，其中，所述积和运算器具有信号输入端子、累积运算输入端子和累积运算输出 端子，所述积和运算器包括抽头系数存储器，存储多个抽头系数，根据所述动作控制信号，在规定的定时读出并输出规定的地址的抽头系数；乘法器，将来自所述信号输入端子的输入信号与从所述抽头系数存储器输出的抽头系数相乘并输出相乘结果；第一选择器，根据所述动作控制信号，选择来自所述累积运算输入端子的累积运算输入和延迟寄存器输出的其中 一个并输出；加法器，将所述第一选择器的输出与所述相乘结果相加并输出相加结果；延迟寄存器群，根据时钟依次延迟所述相加结果，并输出进行了该延迟 的相加结果的一部分；第二选择器，将从所述延迟寄存器群输出的延迟时间不同的一部分的相 加结果作为输入，并根据所述动作控制信号选择该输入的其中一个，将其作 为所述延迟寄存器输出而输出；以及锁存电路，与基于所述动作控制信号的规定的时钟信号同步地存储所述 延迟寄存器输出，并作为所述累积运算输出而将其输出。
4、 如权利要求1所述的数字滤波器，其中， 所述输入接口单元包括多路分用器，根据所述功能变更控制信号，将从所述多个信号输入端子 输入的各个输入信号依次切换并输出到所述多个运算器群；第一选择器群，根据所述功能变更控制信号，选择所述各个输入信号和 所述多路分用器的输出的其中 一路并将其提供给所述各个运算器群的信号输 入端子；以及第二选择器群，根据所述功能变更控制信号，选择作为初始值的"0"或 作为相邻的运算器群的累积运算输出的所述反馈输出的其中 一个并输出到所 述各个运算器群的各个累积运算输入端子。
5、 如权利要求1所述的数字滤波器，其中， 所述资源分配控制单元包括滤波器设定候补存储单元，存储有关对应于滤波规格的多个滤波器设定 候补的信息，根据通信模式控制信号的输入，读出并输出相对应的滤波器设 定候补的信息；资源分配决定单元，基于所述通信模式控制信号、所述滤波器设定候补 的信息和资源使用状况信息，在未使用的运算资源的范围内决定可分配的滤 波器设定候补并输出资源分配决定信息；资源使用状况存储单元，基于所述资源分配决定信息和从所述滤波处理 控制单元输出的滤波处理结束信息，存储所述运算资源的使用状况，并^1寻该 使用状况作为资源使用状况信息而输出；设定参数存储单元，存储根据滤波器的种类而设定的多个参数；以及 功能变更控制单元，基于所述资源分配决定信息，从所述设定参数存储 单元读出相应的参数，基于该参数，生成与所述多个运算器群、所述输入接 口单元和所述输出接口单元的各个单元对应的功能变更控制信号，并输出到 该各个单元。
6、 一种^:字滤波器，包括多个积分器群，多个积分器被级联；多个稀疏处理单元；多个差分器群，多个差分器被级联；第一接口单元，将所述多个积分器群的输出提供给所述多个稀疏处理单元，同时将所述多个积分器群的输出作为第 一反馈输出而输出；第二接口单元，将来自所述多个稀疏处理单元的输出与第二反馈输出根据功能变更控制信号进行切换并提供给所述多个差分器；输入接口单元，具有多个信号输入端子，根据所述功能变更控制信号切换输入信号并提供给所述多个积分器群；输出接口单元，具有多个信号输出端子，将所述多个差分器群和所述多个信号输出端子之间的连接关系根据所述功能变更控制信号进行切换；资源分配控制单元，对于由所述多个积分器群、所述多个稀疏处理单元 以及所述多个差分器群构成的运算资源，基于当前的运算资源使用状况和设 定了新的滤波处理所要求的运算资源的滤波器设定候补列表，决定可分配给 新的滤波处理的所述运算资源并输出资源分配决定信息；功能设定控制单元，基于所述资源分配决定信息，对所述多个积分器群、 所述多个稀疏处理单元、所述多个差分器群、所述第二接口单元、所述输入 接口单元以及所述输出接口单元的各个单元，输出用于进行功能设定的所述功能变更控制信号；以及滤波处理控制单元，对根据所述功能变更控制信号而分别设定了功能的 所述多个积分器群、所述多个稀疏处理单元、所述多个差分器群、所述第二 接口单元、所述输入接口单元以及所述输出接口单元的各个单元，输出用于 进行期望的滤波处理的动作控制信号。
7、 一种数字滤波器，包括运算资源，其由多个运算器群构成，输出基于一个以上的抽头数的积和运算处理的累积运算结果；输出接口单元，根据用于进行功能设定的功能变更控制信号，对所述运 算资源的各个运算器群的累积运算结果选择性地进行相加处理；输入接口单元，具有多个信号输入端子，根据所述功能变更控制信号， 将期望的输入信号同时地或依次地提供给所述多个运算器群；资源分配控制单元，输出资源分配决定信息，所述资源分配决定信息为 基于所述运算资源的使用状况和设定了新的滤波处理所要求的运算资源的滤 波器设定候补列表，决定可分配给新的滤波处理的所述运算资源的信息；功能设定控制单元，基于所迷资源分配决定信息，对所述输入接口单元 和所述输出接口单元，输出所述功能变更控制信号；以及滤波处理控制单元，对通过所述功能变更控制信号而被设定了功能的所 述运算资源、所述输入接口单元以及所述输出接口单元，输出用于进行期望 的滤波处理的动作控制信号。
8、 如权利要求7所述的数字滤波器，其中，所述输出接口单元将所述累积运算结果选择性地进行相加处理，并将其 作为反馈输出而输出，所迷输入接口单元将所述期望的输入信号提供给所述多个运算器群，同 时将所述反馈输出中的规定的输出提供给所述多个运算器群的累积运算输入 级。
9、 如权利要求7所述的数字滤波器，其中，所述功能设定控制单元除了将所述功能变更控制信号输出到所迷输入接 口单元和所述输出接口单元以外，还将其输出到所述多个运算器群，所述多个运算器群根椐所述功能变更控制信号，变更所述积和运算处理。
10、 一种数字滤波器，包括运算资源，由级联了多个积分器的多个积分器群、多个稀疏处理单元以 及级联了多个差分器的多个差分器群构成；第一接口单元，将所述多个积分器群的输出提供给所述多个稀疏处理单元；第二接口单元，将根据用于进行功能设定的功能变更控制信号进行了切换的来自所述多个稀疏处理单元的输出，提供给所述多个差分器；输入接口单元，具有多个信号输入，并将根据所述功能变更控制信号进行了切换的输入信号提供给所述多个积分器群；输出接口单元，根据所述功能变更控制信号，选择所述多个差分器群的 输出信号并输出；资源分配控制单元，输出资源分配决定信息，所述资源分配决定信息为 基于所述运算资源使用状况和设定了新的滤波处理所要求的运算资源的滤波 器设定候补列表，决定对新的滤波处理分配的所述运算资源的信息；功能设定控制单元，基于所述资源分配决定信息，对所述多个积分器群、 所述多个稀疏处理单元、所述多个差分器群、所述输入接口单元和所述输出 接口单元，输出所述功能变更控制信号；以及滤波处理控制单元，对于通过所述功能变更控制信号而被设定了功能的 所述多个积分器群、所述多个稀疏处理单元、所述多个差分器群、所述输入 接口单元和所述输出接口单元，输出用于进行期望的滤波处理的动作控制信—，
11、如权利要求IO所述的数字滤波器，其中，所述第 一接口单元将所述多个积分器群的输出提供给所述多个稀疏处理 单元，同时将其作为第 一反馈输出而输出到输入接口单元，所述输入接口单元，将所述第一反馈输出中的规定的输出与根据所述功 能变更控制信号进行了切换的输入信号一起提供给所述多个积分器群，所述输出接口单元将来自所述多个差分器的输出作为第二反馈输出而输 出到所述第二接口单元，.所述功能设定控制单元除了将所述功能变更控制信号输出到所述多个积 分器群、所述多个稀疏处理单元、所述多个差分器群、所述输入接口单元以 及所述输出接口单元以外，还将其输出到所述第二接口单元，所述滤波处理控制单元除了将所述动作控制信号输出到所述多个积分器 群、所述多个稀疏处理单元、所述多个差分器群、所述输入接口单元以及所 述输出接口单元以外，还将其输出到所述第二接口单元，所述第二接口单元根据所述功能变更控制信号，使用所述第二反馈输出， 切换来自所述多个稀疏处理单元的输出而提供给所述多个差分器。
全文摘要
公开了能够动态地变更特性且可对多个系统进行同时处理的面向无线通信处理的数字滤波器。在该数字滤波器中，配置能够进行功能变更的运算器芯群(1010)～(1017)，通过输入接口单元(102)和输出接口单元(103)而将它们之间相互连接。随着通信模式的变更，基于所需的滤波特性的设定候补和运算资源的空闲状况，决定要使用的运算资源的数量和其设定内容，并基于该决定进行各个单元的功能变更且进行规定的动作控制，由此通过灵活地变更有限的积和运算资源的运算抽头数、动作时钟或连接关系能够同时并行地进行多个不同的FIR滤波处理，而且能够同时并行地进行多个滤波处理。
文档编号H03H17/02GK101326715SQ20068004652
公开日2008年12月17日 申请日期2006年12月13日 优先权日2005年12月16日
发明者安倍克明, 宫野谦太郎, 松冈昭彦, 漆原伴哉 申请人:松下电器产业株式会社