专利名称：压电薄膜器件以及该压电薄膜器件的制造方法
技术领域：
本发明涉及包含单个或多个压电薄膜谐振子的压电薄膜器件以及该压电薄膜器件的制造方法。
背景技术：
一直以来，包含单个或多个压电薄膜谐振子(FBAR；Film Bulk AcousticResonator)的压电薄膜器件，例如振动子、收集器、滤波器、双层及三层等的压电薄膜器件，如图12以及图13所示，通过在底座基板94上形成的支撑层92的上面，利用溅射等使下部电极93、压电体薄膜94以及上部电极95依次成膜，并在压电体薄膜94的激励区域E91的下方用蚀刻等形成腔室(空洞)C91来制造(例如参照专利文献1-特开2005-94735号公报)。
但是，在现有技术中，构成压电体薄膜94的压电材料或压电体薄膜94的结晶方位被限制于在下部电极93上可成膜情况，所以存在不能得到具有期望特性的压电薄膜器件的情况。特别是，在现有技术中，由于在作为金属膜的下部电极93上形成压电体薄膜94，所以，用单晶的压电材料构成压电体薄膜94是困难的。
发明内容
本发明是为解决该问题点而提出的技术方案，其目的是在压电薄膜器件中提高构成压电薄膜的压电材料或压电体薄膜中的结晶方位的选择自由度、实现期望的特性。
为了解决上述课题，本发明的第1方案是含有单个或多个压电薄膜谐振子的压电体薄膜器件的制造方法，具备以下工序制造含有压电体基板的所定部件的制造工序；将上述部件粘接在支撑体上的粘接工序；以及，在维持将上述部件粘接在上述支撑体上的状态下，通过对上述压电体基板进行去除加工而得到压电体薄膜的去除加工工序。
本发明的第2方案，在方案1所述的压电薄膜器件的制造方法中，上述去除加工工序具备对上述压电体基板进行磨削加工的磨削加工工序。
本发明的第3方案，在方案1所述的压电薄膜器件的制造方法中，上述去除加工工序具备对上述压电体基板进行研磨加工的研磨加工工序。
本发明的第4方案，在方案1至3任一项所述的压电薄膜器件的制造方法中，上述粘接工序用粘接剂将上述部件粘接在上述支撑体上。
本发明的第5方案，在方案1至4任一项所述的压电薄膜器件的制造方法中，上述制作工序具备膜形成工序，其使在上述压电体薄膜的激励区域由上述支撑体隔离的膜形成于上述压电体薄膜中成为非激励区域的上述压电体基板的所定区域。
本发明的第6方案，在方案1至4任一项所述的压电薄膜器件的制造方法中，上述制作工序具备凹陷形成工序，其使在上述压电体薄膜的激励区域由上述支撑体隔离的凹陷形成于上述压电体薄膜中成为激励区域的上述压电体基板的所定区域。
本发明的第7方案，在方案1至4任一项所述的压电薄膜器件的制造方法中，上述粘接工序之前还具备凹陷形成工序，其使在上述压电体薄膜的激励区域由上述支撑体隔离的凹陷形成在与上述压电体薄膜的激励区域相对的上述支撑体的所定区域。
本发明的第8方案，在方案1至7任一项所述的压电薄膜器件的制造方法中，上述压电体薄膜的热膨胀率与上述支撑体的热膨胀率相同。
本发明的第9方案，在包含单个或多个压电薄膜谐振子的压电薄膜器件中，具备包含经过对压电体基板进行去除加工而得到的压电体薄膜的所定部件；支撑上述部件的支撑体；以及粘接上述部件和上述支撑体的粘接层。
本发明具有如下效果。
根据本发明的第1至9方案，由于构成压电体薄膜的压电材料或压电体薄膜中的结晶方位的选择的自由度高，所以容易实现具有期望特性的压电薄膜器件。
根据本发明的第2方案，由于使切削压电体基板的速度快，所以，能提高压电薄膜器件的生产效率。
根据本发明的第3方案，由于可提高压电体薄膜的质量，所以可提高压电薄膜器件的特性。
根据本发明的第4方案，可防止在部件和支撑体之间产生不必要的空隙，从而防止在对压电体基板进行去除加工时因该空隙产生裂缝等。
根据本发明的第5至7方案，由于压电薄膜谐振子的振动不与支撑体干涉，所以可提高压电薄膜器件的特性。
根据本发明的第8方案，对于制造中途的压电薄膜器件，可进一步抑制热膨胀率之差引起的变形或破损。而且，对于制造后的压电薄膜器件，可进一步抑制热膨胀率之差引起的特性变动或破损。
图1是从上方所见的压电薄膜滤波器1俯视模式图。
图2是从前方所见的图1的II-II截面的截面模式图。
图3是从右方所见的图1的III-HI截面的截面模式图。
图4是表示压电薄膜滤波器1所含的4个压电薄膜谐振子R11～R14的电连接状态的电路图。
图5是表示压电薄膜滤波器2所含压电薄膜谐振子R21截面模式图。
图6是表示压电薄膜滤波器2所含压电薄膜谐振子R21截面模式图。
图7是表示将多个压电薄膜滤波器1一体化的集合体U11向各个压电薄膜滤波器1分离的样子的截面模式图。
图8是表示制造实施例1的压电薄膜滤波器1的流程的流程图。
图9是表示制造实施例1的压电薄膜滤波器1的流程的流程图。
图10是对凹陷形成工序进行说明的截面模式图。
图11是对凹陷形成工序进行说明的截面模式图。
图12是表示原有的压电薄膜器件9的结构的截面图。
图13是表示原有的压电薄膜器件9的结构的截面图。
图中1～3-压电薄膜滤波器，11-滤波器部，12、22、32-粘接层，13、23、33-底座基板，14-压电体基板，1121～1124、2121、3121-上部电极，1131～1132、2131、2135、3131-下部电极，111、211、311-压电体薄膜，114-腔室形成膜，C11～C12、C21、C31-腔室，E11～E14、E21、E31-激励区域，R11～R14、R21、R31-压电薄膜谐振子，S21、S31-凹陷。
具体实施例方式
下面以组合4个压电薄膜谐振子(FBAR；Film Bulk Acoustic Resonator)的阶梯型滤波器(以下称“压电薄膜滤波器”)为例，对本发明的压电薄膜滤波器的优选实施例进行说明。但是，以下说明的实施例并不意味着本发明的压电薄膜器件被仅限定于压电薄膜滤波器。即，本发明的压电薄膜器件一般是指所有含有单个或多个压电薄膜谐振子的压电薄膜器件，含有单个压电薄膜谐振子的振动子以及收集器等及含有多个压电薄膜谐振子的滤波器，包含了双层或三层等。这里，压电薄膜谐振子不是支撑体，而是利用了在不耐自重的薄膜上激发的由块状的弹性波形成的电响应的谐振子。
1第1实施方式。
(1.1压电薄膜滤波器的构成)图1-图4是表示本发明的第1实施方式的压电薄膜滤波器1的图。这里，图1是从上方所见的压电薄膜滤波器1俯视模式图。图2是从前方(-Y方向)所见的图1的II-II截面的截面模式图。图3是从右方(+X方向)所见的图1的III-III截面的截面模式图。另外，图4是表示压电薄膜滤波器1所含的4个压电薄膜谐振子R11～R14电连接状态的电路图。另外，在图1-图3中，为了方便看图，将左右方向定为±X轴方向、将前后方向定为±Y轴方向、将上下方向定为±Z轴方向的XYZ直角坐标系。
如图1-图3所示，压电薄膜滤波器1具有通过粘接层12粘接了滤波器部11和平坦的底座基板13的结构，该滤波器部11提供了压电薄膜滤波器1的过滤功能，该底座基板13机械地支撑滤波器部11。在压电薄膜滤波器1的制造中，虽然通过对能单独承受自重的压电体基板进行去除加工得到压电体薄膜111，但通过去除加工得到的压电体薄膜111不能单独承受自重。因此，在压电薄膜滤波器1的制造中，在进行去除加工之前，先将包含压电体基板的所定部件预先连接在用作支撑体的底座基板13上。
(1.1.1滤波器部)滤波器部11具备压电体薄膜111；在压电体薄膜111的上面形成的上部电极1121～1124；在压电体薄膜111的下面形成的下部电极1131～1132；以及，上部电极1121～1124和下部电极1131～1132在夹着压电体薄膜111而相对的激励区域E11～E14的下方形成腔室(空洞)C11～C14的腔室形成膜114。
压电体薄膜压电体薄膜111通过对压电体基板进行去除加工而得到。具体地说，压电体薄膜111通过将具有能单独承受自重的厚度(例如50μm以上)的压电体基板用去除加工薄型化至不能单独承受自重的厚度(例如10μm以上)而得到。另外，激励区域为圆形的场合在直径30～300μm的范围内，为多边形的场合其最长的对角线在30～300μm的范围内。
作为构成压电体薄膜111的的压电材料，可选择具有期望的压电特性的压电材料，希望选择水晶(SiO2)、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、四硼酸锂(Li2B4O7)、氧化锌(ZnO)、铌酸钾(KnbO3)以及硅酸镓镧(La3Ga3SiO14)等不包含晶粒边界的单晶材料。通过使用单晶材料来作为构成压电体薄膜111的的压电材料，可提高压电体薄膜111的机械品质系数、以低损失实现边缘特性良好的压电薄膜滤波器1，同时，可提高压电体薄膜111的电气机械结合系数，实现宽带域的压电薄膜滤波器1。
另外，在压电体薄膜111的结晶方位也可选择具有期望的压电特性的结晶方位。这里，只要使压电体薄膜111的结晶方位为压电薄膜谐振子R11～R14的谐振频率或反谐振频率的温度特性良好的结晶方位、最好是频率温度系数为“0”的结晶方位，就能实现通过带域的中心频率等的温度特性良好的压电薄膜滤波器1。
压电体基板15的去除加工通过切削、磨削以及研磨等机械加工及蚀刻等化学加工来进行。这里，如果组合多种去除加工方法，一边从加工速度快的去除方法到加工对象中产生的加工变质小的去除方法来阶梯式地切换去除加工方法一边对压电体基板进行去除加工，则在维持高的生产性的同时可提高压电体薄膜111的品质，并可提高压电薄膜滤波器1的特性。例如，依次进行使压电体基板接触固定磨石来切削的磨削以及使压电体基板接触可动磨石来切削的研磨之后，将由该研磨在压电体基板上产生的加工变质层利用精研磨去除，则切削压电体基板的速度快，可提高压电薄膜滤波器1的生产效率，同时，通过提高压电体薄膜111的品质，可提高压电薄膜滤波器1的特性。另外，对于压电体基板的去除加工的更具体的方法，将在后面叙述的实施中进行说明。
在压电薄膜滤波器1中，压电体薄膜111的膜厚在激励区域E11～E14以及非激励区域E1X中为一定。因此，压电薄膜滤波器1具有适于封入频率低的能量的构造。
在这种压电薄膜滤波器1中，与利用溅射等使压电体薄膜111成膜的场合不同，由于构成压电体薄膜111的压电材料或压电体薄膜111中的结晶方位不受基底的制约，所以，选择构成压电体薄膜111的压电材料或压电体薄膜111中的结晶方位的自由度高。因而在压电薄膜滤波器1中容易实现期望的特性。
上部电极以及下部电极上部电极1121～1124以及下部电极1131～1132是通过对导电材料进行成膜得到的导电体薄膜。
上部电极1121～1124以及下部电极1131～1132的膜厚考虑对压电体薄膜111的密合性、电阻及承受电力等来决定。还有，为了抑制压电体薄膜111的音速或膜厚的不均引起的压电薄膜谐振子R11～R14的谐振频率或反谐振频率的不均，适当调整上部电极1121～1124以及下部电极1131～1132的膜厚。另外，为了抑制封入能量的程度，可以使激励区域E11～E14的膜厚与非激励区域E1X的膜厚不同。
构成上部电极1121～1124以及下部电极1131～1132的导电材料没有特别限定，但最好是从铝(Al)、银(Ag)、铜(Cu)、白金(Pt)、金(Au)、铬(Cr)、镍(Ni)、钼(Mo)、钨(W)等金属中选择，特别好是选择生产性优良的铝。当然，构成上部电极1121～1124以及下部电极1131～1132的导电材料也可以使用合金。另外，也可以通过使多种导电材料重叠成膜形成上部电极1121～1124以及下部电极1131～1132。
在压电薄膜滤波器1中，具有长方形形状的4个上部电极1121～1124形成于压电体薄膜111的上表面，具有长方形形状的2个下部电极1131～1132形成于压电体薄膜111的下表面。4个上部电极1121～1124在压电体薄膜111的上表面内上下对称且左右对称地配置成纵2行×横2列，2个下部电极1131～1132在压电体薄膜111的下表面内上下对称且左右对称地配置成纵2行×横1列。
上部电极1121～1122在激励区域E11～E12分别夹着压电体薄膜111并与下部电极1131相对。此外，上部电极1123～1124在激励区域E13～E14分别夹着压电体薄膜111并与下部电极1132相对。这样，在压电薄膜滤波器1上形成使上部电极1121～1122为一端、使下部电极1131为共同的另一端的2个压电薄膜谐振子R11～R12，使上部电极1123～1124为一端、使下部电极1132为共同的另一端的2个压电薄膜谐振子R13～R14。在这些压电薄膜谐振子R11～R14中使用的振动模式没有特别限制，可从体波的厚度纵振动以及厚度滑动振动等选择。
腔室形成膜腔室形成膜114是通过对绝缘材料成膜得到的绝缘体膜。腔室形成膜114形成于压电体薄膜111的非激励区域E1X的下表面，并形成在压电体薄膜111的激励区域E11～E14由底座基板13隔离的腔室C11～C14。由于利用具有这种隔离物作用的腔室形成膜114，压电薄膜谐振子R11～R14的振动不与底座基板13干涉，所以可提高压电薄膜滤波器1的特性。
构成腔室形成膜114的绝缘材料没有特别限制，但希望从二氧化硅(SiO2)等绝缘材料中进行选择。
(1.1.2粘接层)粘接层12具有，在压电薄膜滤波器1的制造中途在对压电体基板进行去除加工时，将在下表面形成有下部电极1131～1132以及腔室形成膜114的压电体基板粘接固定在底座基板13上的作用。此外，粘接层12还具有，在制造压电薄膜滤波器1之后，将在下表面形成有下部电极1131～1132以及腔室形成膜114、在上表面形成有上部电极1121～1124的压电体薄膜111粘接固定在底座基板13上的作用。因此，在粘接层12上，要求承受对压电体基板进行去除加工时所施加的力，还要求制造压电薄膜滤波器1之后粘接力也不下降。
作为满足这种要求的粘接层12的优选例，可举出由有机粘接剂形成的粘接层12，最好是具有填充效果且即使粘接对象完全不平坦也能发挥足够的粘接力的环氧粘接剂(热硬化性的环氧树脂)以及丙烯粘接剂(并用光硬化和热硬化的丙烯树脂)。通过采用这种树脂，防止腔室形成膜114和底座基板13之间产生不期望的空隙，并可防止因该空隙而在压电体基板的去除加工时产生裂缝等。但是，这并不妨碍利用此外的粘接层12粘接固定滤波器部11和底座基板13。例如滤波器部11的腔室形成膜114和底座基板13也可由扩散接合层来粘接固定。
(1.1.3底座基板)底座基板13具有，在压电薄膜滤波器1的制造中途在对压电体基板进行去除加工时，通过粘接层12支撑在下表面形成有下部电极1131～1132以及腔室形成膜114的压电体基板的支撑体的作用。此外，底座基板13还具有，通过粘接层12支撑在下表面形成有下部电极1131～1132以及腔室形成膜114、在上表面形成有上部电极1121～1124的压电体薄膜111的支撑体的作用。因此，在底座基板13上，也要求承受在对压电体基板进行去除加工时所施加的力，还要求制造压电薄膜滤波器1之后强度也不下降。
底座基板13的材料以及厚度可通过适当选择来满足这种要求。但是，底座极板13的材料如果具有与构成压电体薄膜111的压电材料接近的热膨胀率，更好是与构成压电体薄膜111的压电材料相同的热膨胀率的材料，例如与构成压电体薄膜111的压电材料相同的材料，则可在压电薄膜滤波器1的制造中途抑制因热膨胀率之差引起的弯曲或破损。另外，可抑制在制造压电薄膜滤波器1之后由热膨胀率之差引起的特性变动或破损。另外，在使用热膨胀率中有各向异性的材料料的场合，希望顾及各方向的热膨胀率要相同。
2第2实施方式(2.1压电薄膜滤波器的构成)本发明的第2实施方式的压电薄膜滤波器2具有与第1实施方式的压电薄膜滤波器1类似的结构，但腔室的形成方法与压电薄膜滤波器1不同。
即，着重于压电薄膜滤波器2所包含的1个压电薄膜谐振子R21进行说明，如图5的截面模式图所示，压电薄膜滤波器2具备与压电体薄膜111、上部电极1121、压电体薄膜111、下部电极1131、粘接层12以及底座基板13相当的上部电极2121、压电体薄膜211、下部电极2131、粘接层22以及底座基板23。另外，在压电薄膜滤波器2中，为了使压电体薄膜211处于与底座基板23平行相对的状态，而使用作模拟电极的下部电极2135在压电体薄膜211的下面成膜。
但是，压电薄膜滤波器2不具有相当于腔室形成膜114的结构，取代它的是，在压电薄膜滤波器2中，在与压电体薄膜211的激励区域E21相对的底座基板23的所定区域形成凹陷(凹部)S21，该凹陷S21形成腔室C21，使得压电薄膜谐振子R21的振动不与底座基板23发生干涉。
即使在压电薄膜滤波器2中，压电体薄膜211的膜厚也在激励区域E21以及非激励区域E2X为一定。因此，压电薄膜滤波器2具有适于封入频率低的能量的结构。
3第3实施方式(3.1压电薄膜滤波器的构成)本发明的第3实施方式的压电薄膜滤波器3具有与第1实施方式的压电薄膜滤波器1类似的结构，但腔室的形成方法与压电薄膜滤波器1不同。
即，着重于压电薄膜滤波器3所包含的1个压电薄膜谐振子R31进行说明，如图6的截面模式图所示，压电薄膜滤波器3具备与上部电极1121、压电体薄膜111、下部电极1131、粘接层12以及底座基板13相当的上部电极3121、压电体薄膜311、下部电极3131、粘接层32以及底座基板33。
但是，压电薄膜滤波器3不具有相当于腔室形成膜114的结构，取代它的是，在压电薄膜滤波器3中，在压电体薄膜311的激励区域E31下面形成凹陷(凹部)S31，该凹陷S31形成腔室C31，使得压电薄膜谐振子R31的振动不与底座基板33发生干涉。
在压电薄膜滤波器3中，激励区域E31的膜厚比非激励区域E3X薄。因此，压电薄膜滤波器3具有适于封入频率上升的能量的结构。
下面说明实施例。
以下对本发明的第1～3实施方式的实施例1～3与本发明的范围外的比较例1进行说明。
实施例1在本发明的第1实施方式的实施例1中，作为构成压电体薄膜111以及底座基板13的压电材料使用铌酸锂的单晶，作为构成上部电极1121～1124以及下部电极1131～1132的导电材料使用铝，作为构成腔室形成膜114的绝缘材料使用二氧化硅，以及作为构成粘接层12的材料使用环氧粘接剂来制作了压电薄膜滤波器1。
实施例1的压电薄膜滤波器1如图7的截面模式图所示那样，为了降低制造成本，在制造将多个压电薄膜滤波器1一体化的集合体U11后，通过将集合体U11用刻模锯切断分离成各个压电薄膜滤波器1而得到。另外，在图7中，虽然表示的是集合体U11中含有3个压电薄膜滤波器1的例子，但集合体U11所含的压电薄膜滤波器1的个数也可以是4个以上，具体地说，集合体U11中含有数百个至数千个的压电薄膜滤波器1。
接下来参照图8及图9说明实施例1的压电薄膜滤波器1的制造方法。以下为了便于说明，着重于集合体U11中含有2个压电薄膜谐振子R11～R12进行说明，集合体U11中所含的其他压电薄膜谐振子也与压电薄膜谐振子R11～R12同时平行制造。
参照图8，首先准备厚度0.5mm、直径3英寸的铌酸锂单晶的圆形晶片(36度斜切Y板)作为压电体基板15以及底座基板13。
然后，在压电体基板15的一个主面的全面通过溅射形成厚度1000埃的铝膜，使用一般的光刻工序，并利用蚀刻做出下部电极1131的图形(下部电极的制作工序)。
接着，在压电体基板15的形成有下部电极1131的主面的全面上通过溅射形成厚度1μm的二氧化硅膜114a(SiO2成膜工序)，通过使用了氟酸的湿式蚀刻，在压电薄膜111中去除在成为激励区域E11～E12的压电体基板15的所定区域成膜的二氧化硅膜。这样，在压电体薄膜111上成为非激励区域E1X的压电体基板15的所定区域，形成了腔室形成膜114，该腔室形成膜114形成腔室C11～C12(腔室形成工序)。
将在下部电极制作工序、SiO2成膜工序以及腔室形成工序中制作的部件P11翻过来，参照图示出的图9，在底座基板13的一个主面的全面上涂敷作为粘接层12的环氧粘接剂，使底座基板13的涂敷了环氧粘接剂的主面和部件P11的腔室膜114贴紧。并且，对底座基板13以及压电体基板15施加压力进行挤压压接，使粘接层12的厚度为0.5μm。然后，将贴紧的底座基板13以及部件P11在200℃的环境下放置1小时，使环氧树脂粘接剂硬化，将底座基板13和部件P11的腔室形成膜114粘接在一起(粘接工序)。因此，部件P11被粘接在底座基板13上，在压电体薄膜111的成为激励区域E11～E12的压电体基板15的所定区域下方，形成具有横50μm×纵100μm的长方形形状、深度约1μm的腔室C11～C12。
底座基板13和部件P11的粘接固定结束后，在维持将部件P11粘接固定在底座基板13上的状态下，将底座基板13的另一个主面粘接固定在用碳化硅(SiC)制作的研磨夹具上，用固定磨石的研磨机对压电体基板15的另一个主面进行磨削加工，直到将压电体基板15的厚度磨薄到50μm。然后，用金刚磨石对压电体基板15的另一个主面进行研磨加工，直到将压电体基板15的厚度磨薄到2μm。最后，为了用金刚磨石进行的研磨加工来去除在压电体基板15上产生的加工变质层，而使用可动磨石以及无纺布系研磨垫进行压电体薄膜15的精研磨，得到厚度1.00μm±0.01μm的压电体薄膜111(去除加工工序)。
然后，用有机溶剂洗净压电体薄膜111的研磨面，通过溅射在研磨面的全面上形成厚度1000埃的铝膜，使用一般的光刻工序并利用蚀刻做出上部电极1121～1122的图形(上部电极的制作工序)。
在这样得到的压电薄膜滤波器1中，测定压电薄膜谐振子R11的频率阻抗特性，并评价厚度纵振动的振动响应，得到了谐振频率1.95GHz、反谐振频率2.10GHz以及机械的品质系数980。而且，在1.90GHz～2.20GHz的范围内，观察到了副谐振引起的杂乱。还有，按频率温度系数评价了谐振频率的在-20℃～80℃的温度特性为70PPm/℃。
实施例2在本发明第2实施方式的实施例2中，取代实行SiO2成膜工序以及腔室形成工序，而在与压电体薄膜211的激励区域E21相对的底座基板23的所定区域，使形成腔室C21的凹陷S21先于粘接工序形成这一点，与实施例1不同。
参照图10的截面模式图，对进行凹陷S21的形成的凹陷形成工序进行说明，首先，底座基板23的一个主面的全面上通过溅射形成厚度2μm的钼膜，通过光刻以及湿式蚀刻，形成仅将要形成凹陷S21的部分的底座基板23露出并覆盖剩余的部分的掩模图形M21(掩模图形形成工序)。
然后，使用加热到60℃的氟酸进行底座基板23的蚀刻，在底座基板23上形成了具有横50μm×纵100μm的长方形状、深度大约1μm的凹陷S21(蚀刻工序)。
在这样得到的压电薄膜滤波器2中，测定压电薄膜谐振子R21的频率阻抗特性，评价厚度纵振动的振动响应，得到了谐振频率1.95GHz、反谐振频率2.10GHz以及机械的品质系数980。而且，在1.90GHz～2.20GHz的范围内，观察到了副谐振引起的杂乱。还有，按频率温度系数评价了谐振频率的在-20℃～80℃的温度特性为70PPm/℃。
实施例3在本发明第3实施方式的实施例3中，取代实行SiO2成膜工序以及腔室形成工序，而在压电体薄膜311的成为激励区域E31的压电体基板35的所定区域，使形成腔室C31的凹陷S21先于下部电极制作工序而形成这一点，与实施例1不同。
参照图11的截面模式图，对进行凹陷S31的形成的凹陷形成工序进行说明，首先，底座基板35的一个主面的全面上通过溅射形成厚度1μm的金膜，通过光刻以及湿式蚀刻，形成仅露出将要形成凹陷S31的部分的底座基板35露出并覆盖剩余的部分的掩模图形M31(掩模图形成工序)。
然后，使用加热到60℃的氟酸进行底座基板35的蚀刻，在底座基板35上形成了具有横50μm×纵100μm的长方形状、深度大约1μm的凹陷S31(蚀刻工序)。
在这样得到的压电薄膜滤波器3中，测定压电薄膜谐振子R31的频率阻抗特性，评价厚度纵振动的振动响应，得到了谐振频率1.95GHz、反谐振频率2.15GHz以及机械的品质系数980。而且，在1.90GHz～2.20GHz的范围内，没有观察到副谐振引起的杂乱。还有，按频率温度系数评价了谐振频率的在-20℃～80℃的温度特性，得到了70PPm/℃。
比较例1
在比较例1中，制作了具有图12所示的截面结构的压电薄膜滤波器。在该压电薄膜滤波器的制作中，首先，将厚度0.5mm的硅(Si)单晶(111面)的3英寸的晶圆作为底座基板91，通过溅射在底座基板91的一个主面的全面上形成厚度1μm的氮化硅膜。其次，通过溅射在氮化硅膜上形成厚度1000埃的铝膜，使用一般的光刻工序并利用蚀刻做出下部电极93的图形。
接着，在下部电极93上，通过溅射形成厚度1μm的铌酸锂膜，得到C轴取向的多晶的压电体薄膜94。
接着，在压电体薄膜94上，通过溅射形成厚度1000埃的铝膜，使用一般的光刻工序并利用蚀刻做出下部电极95的图形。
另一方面，在底座基板91的另一个主面上，通过溅射形成铬膜，利用光刻以及湿式蚀刻，做成使底座基板91仅露出应形成腔室C91的部分而覆盖剩余的部分的掩模图形。
然后，使用加热到60℃的氟酸进行底座基板91的蚀刻，在底座基板91上形成了具有横50μm×纵100μm的长方形状的腔室C91。
在这样得到的压电薄膜滤波器中，测定压电薄膜谐振子的频率阻抗特性，评价厚度纵振动的振动响应，得到了谐振频率1.95GHz、反谐振频率2.00GHz以及机械的品质系数240。
根据上述说明可知，在实施例1至实施例3中，谐振频率与反谐振频率之差，从比较例1的50MHz大幅度上升到150MHz～200MHz，可实现电气机械结合系数的大幅度上升。另外，在实施例1至实施例3中，机械品质系数从比较例1的240大幅度上升到980。特别是在实施例3中，通过能量闭入，成功地抑制了副谐振引起的杂乱。
权利要求
1.一种压电薄膜器件的制造方法，是含有单个或多个压电薄膜谐振子的压电薄膜器件的制造方法，其特征在于，具备以下工序制作含有压电体基板的所定部件的制造工序；将上述部件粘接在支撑体上的粘接工序；以及，在维持将上述部件粘接在上述支撑体上的状态下，通过对上述压电体基板进行去除加工而得到压电体薄膜的去除加工工序。
2.根据权利要求1所述的压电薄膜器件的制造方法，其特征在于，上述去除加工工序具备对上述压电体基板进行磨削加工的磨削加工工序。
3.根据权利要求1所述的压电薄膜器件的制造方法，其特征在于，上述去除加工工序具备对上述压电体基板进行研磨加工的研磨加工工序。
4.根据权利要求1至3任一项所述的压电薄膜器件的制造方法，其特征在于，上述粘接工序用粘接剂将上述部件粘接在上述支撑体上。
5.根据权利要求1至4任一项所述的压电薄膜器件的制造方法，其特征在于，上述制造工序具备膜形成工序，其使在上述压电体薄膜的激励区域由上述支撑体隔离的膜形成于上述压电体薄膜中成为非激励区域的上述压电体基板的所定区域。
6.根据权利要求1至4任一项所述的压电薄膜器件的制造方法，其特征在于，上述制造工序具备凹陷形成工序，其使在上述压电体薄膜的激励区域由上述支撑体隔离的凹陷形成于上述压电体薄膜中成为激励区域的上述压电体基板的所定区域。
7.根据权利要求1至4任一项所述的压电薄膜器件的制造方法，其特征在于，上述粘接工序之前还具备凹陷形成工序，其使在上述压电体薄膜的激励区域由上述支撑体隔离的凹陷形成在与上述压电体薄膜的激励区域相对的上述支撑体的所定区域。
8.根据权利要求1至7任一项所述的压电薄膜器件的制造方法，其特征在于，上述压电体薄膜的热膨胀率与上述支撑体的热膨胀率相同。
9.一种压电薄膜器件，包含单个或多个压电薄膜谐振子，其特征在于，具备包含经过对压电体基板进行去除加工而得到的压电体薄膜的所定部件；支撑上述部件的支撑体；以及，粘接上述部件和上述支撑体的粘接层。
全文摘要
本发明的压电薄膜器件可提高构成压电薄膜的压电材料或压电体薄膜中结晶方位的选择自由度。含有4个压电薄膜谐振子(R11～R14)的压电薄膜滤波器(1)具有通过粘接层(12)粘接滤波器部(11)和平坦的底座基板(13)的结构，该滤波器部(11)提供压电薄膜滤波器(1)的过滤功能，该底座基板(13)机械地支撑滤波器部(11)，在制造压电薄膜滤波器(1)时，通过对压电体基板进行去除加工得到压电体薄膜(111)，但由去除加工得到的压电体薄膜(111)不能单独承受自重，所以在去除加工前预先将包含压电体基板的所定部件粘接在用作支撑体的底座基板(13)上。
文档编号H03H9/15GK101026365SQ200710078708
公开日2007年8月29日 申请日期2007年2月25日 优先权日2006年2月24日
发明者吉野隆史, 山口省一郎, 岩田雄一, 浜岛章, 铃木健吾 申请人:日本碍子株式会社, Ngk光陶瓷株式会社