专利名称：一种防止门控时钟毛刺的电路的制作方法
技术领域：
本发明主要应用于低功耗设计时，需要对时钟进行停时钟处理的电路中。可用于集成电 路卡芯片、便携式消费类电子中用到的控制芯片等各种有低功耗要求的集成电路设计中，也 可用于避免高速工作的芯片产生过高温度，从而提高产品可靠性。
背景技术：
随着便携式消费类电子产品的应用日益广泛，功耗问题越来越突出。为了满足用户的追 求更新体验的需求，越来越多的功能被集成到便携产品中，对产品的性能要求也比以往高的 多。这些功能和性能的提升都会消耗更多的能量。在电池供电的便携产品中，除了功能和性 能，电池的使用时间也是要着重考虑的因素。同时，系统成本的限制也使设计者越来越多的 关注低功耗设计。在集成电路卡，尤其是非接触卡的应用中，读卡设备所能提供的能量是有 限的，为了保证集成电路卡能正常工作，也要求集成电路卡芯片降低功耗。
在一些高端产品领域，即使没有电池使用时间和外界所能提供的能量的限制，功耗问题 也需要仔细处理。较高的功耗会导致芯片散热设计难度以及散热和封装成本的明显增加，芯 片的可靠性也明显下降。过高的温度会引起电参数的漂移、器件的失效和有关封装的故障。
随着电子产品环境污染、能源消耗速度过快等种种问题的困扰，全球对环保与节能的关 注达到前所未有的高度。各国政府也纷纷出台政策，制定自己的"绿色"法规。低功耗设计 对于节约社会资源，降低能耗也有现实意义。
在电子产品中，集成电路芯片是重要的组成部分，芯片的功耗很大程度上决定了整个产 品的功耗。所以，在芯片设计中，低功耗设计已经成为一个专门的研究领域。
低功耗设计需要在系统结构设计、电路设计、版图设计、工艺设计等不同的设计阶段进 行考虑。 一般在系统结构设计阶段进行的低功耗设计，对节省功耗的贡献最大。门控时钟是 一项非常有效的也是使用最多的低功耗技术。在某一段时间内，将这段时间不需要工作的模 块进行时钟门控，既不影响功能，又可以最大限度的节省功耗。
随着设计规模的增大，现在流行的设计方法， 一般是同步设计，即由时钟和复位管理模 块生成一个或几个主要的工作时钟与异步复位信号，所有的模块的触发器基本工作在这几个 时钟与复位信号下，而不是每个触发器都有自己的时钟和异步复位信号。在同步设计中，因 为绝大多数触发器都工作在相同的时钟下，对于主工作时钟的门控，比较简单可行，而且节 省功耗的效果非常显著。
发明内容
本发明的内容在于实现了一种防止门控时钟毛剌的电路。在低功耗设计技术中，门控时 钟是行之有效的设计手段。在整个电路中，包含了多个功能模块，晶体管翻转产生的动态功 耗是其主要的功耗，约占80%。但并不是每个功能模块都需要一直工作，在某一段时间内， 可能有些模块不需要工作，而在另一段时间内，又有另一些模块不需要工作。这就需要根据 每个模块的工作条件，将某段时间不需要工作的模块时钟进行门控。门控后的时钟不再翻转， 保持一个固定电平，此时钟驱动的模块就不会产生动态功耗。
同步设计中，绝大部分的触发器工作在同一个时钟的同一个时钟沿下。如图1所示，一 般的门控电路，是在原始时钟(Clock)与固定电平(高电平、低电平皆可，图1以高电平为 例)间设计一个两路选通器。当门控条件满足时，输出的门控时钟(ClockGated)为固定电 平。由于门控使能信号(GateEnable)由时钟的同一个沿驱动，作为输入之一的原始时钟与 门控信号之间存在竞争。此竞争进而可能产生毛刺。图2是图l所示电路的时序波形图。在 门控使能信号的下降沿(如图2中虚线所示时刻)，因为时钟信号传输的延迟，原始时钟的上 升沿有可能比门控使能信号下降沿后发生，这就会导致图2中所示的门控时钟上的"毛刺"。 时钟上的毛刺会让整个电路工作的稳定性与可靠性大大降低。
本发明的主要思想是通过消除输入原始时钟与门控信号之间的竞争，从而消除输出的门 控时钟上的毛刺。因为门控使能信号有上升沿(进入低功耗模式)和下降沿(退出低功耗模 式)，如果门控使能信号由时钟的同一个沿来生成，则肯定无法同时消除门控使能信号两个沿 上的竞争。本发明设计的电路可以生成这样的门控使能信号门控使能信号在时钟的上升沿 由低电平变高电平，在时钟的下降沿由高电平变低电平。这样门控使能信号的上升沿与下降 沿都与输入的原始时钟保持一致，消除了组合逻辑电路中的竞争，输出的门控信号上也就不
再会出现毛刺。
一般的门控电路生成的门控时钟上会出现毛刺。时钟上的毛刺会使电路出现一些错误状 态，极大影响整个电路工作的稳定性与可靠性。利用本发明提供的电路进行门控时钟的设计， 则可以消除门控时钟上的毛刺，提高电路工作的稳定性与可靠性。
图1一般的门控电路
图2 —般门控电路的波形
图3防止门控时钟毛刺的电路
图4防止门控时钟毛刺电路的波形
图5防止毛刺的低电平门控电路
具体实施例方式
图3是本发明的电路结构图。本发明的电路主要是为了产生一个不会产生毛刺的门控时 钟信号。
在同一时刻，如果一个组合逻辑门的输入信号有两个或两个以上同时发生状态改变，由 于这些输入信号是经过不同的路径产生的，使得它们状态改变的时刻有细小的时间先后差别， 这种差别可能导致输出结果信号上一些短暂的中间状态，形成毛刺。这些毛剌可能会产生一 些不期望的结果，并经电路向后传播，引起整个电路功能上的错误。本发明通过设计门控使 能信号的时序，消除门控使能信号与输入的原始时钟两个输入信号之间的竞争，避免在同一 时刻发生两个方向上的翻转，不管两个输入信号上的翻转哪一个先发生，也不会导致输出门 控时钟上出现毛刺。
实际上，在时钟门控期间，可以让门控时钟保持在高电平，也可以让门控时钟保持在低 电平。这里以门控期间门控时钟保持在高电平为例，说明本发明电路的具体实施方式
。对电 路稍加变形，可以实现让门控期间门控时钟保持在低电平。
门控期间门控时钟要保持在高电平，必须在输入的原始时钟上升沿使门控使能信号由低 电平无效变高电平有效，进入低功耗模式；在输入的原始时钟下降沿使门控使能信号由高电 平有效变低电平无效，退出低功耗模式。
本发明设计了如图3所示的电路，图4是图3所示电路的时序波形图。电路中设计了两 个级连的D触发器(1)和(2)。触发器(1)由时钟Clock信号的上升沿驱动。当门控条件 满足后，I叩ut变为高电平有效，触发器(1)在时钟Clock信号的上升沿将Input信号进行 锁存，产生信号a。 Clock信号经过反相器(2)进行反相后，作为触发器(3)的时钟。触发 器(3)在时钟Clock信号的下降沿将a信号进行锁存，产生信号b。信号a和信号b经逻辑 或门(4)进行"或"操作，生成门控使能信号GateEnable。
因为a信号和b信号在不同的时刻点变化，不存在竞争，所以GateEnable信号肯定不会 产生毛刺。如图4所示，GateEnable信号在Clock的上升沿变有效，在Clock的下降沿变无 效。
GateEnable信号作为两路选择器(5)的选通控制端，两路选择器(5)的输出为门控后 的时钟信号ClockGated。当GateEnable为0时，选通Clock信号作为输出；当GateEnable 为1时，表示需要对时钟进行门控，选通固定高电平作为输出。
图4中虚线所示时刻为一般门控电路会产生毛刺的时刻。由图可见，经过图3所示电路
的处理后，不管Clock的下降沿和GateEnable信号哪个先到达，都保证输出的门控信号上不 会出现毛刺。
前面介绍了在门控期间让门控时钟保持在高电平的电路的具体实施方式
。对图3中的电 路稍加变形，形成如图5所示的电路，可以实现在门控期间让门控时钟保持在低电平。 本发明可以有效防止门控时钟上出现毛刺，提高电路的稳定性与可靠性。
权利要求
1.一种防止门控时钟毛刺的电路，其特征在于利用不同的时钟边沿进行时钟切换控制，有效防止在停时钟与重新供给时钟的切换过程中出现毛刺。
2. 根据权利要求l所述的防止门控时钟毛刺的电路，其特征在于设计了一个时钟正沿触 发的D触发器，在时钟正沿，利用此D触发器对Input信号进行锁存，生成信号a。
3. 根据权利要求l所述的防止门控时钟毛刺的电路，其特征在于设计了一个时钟负沿触 发的D触发器，在时钟负沿，利用此D触发器对信号a进行锁存，生成信号b。
4. 根据权利要求l所述的防止门控时钟毛刺的电路，其特征在于设计了一个或门，将信 号a与信号b进行逻辑"或"运算，生成门控使能信号GateEnable。
5. 根据权利要求1所述的防止门控时钟毛刺的电路，其特征在于设计了一个两路选择器， 门控使能信号GateEnable作为此选择器的选通控制端。原始时钟与固定高电平，作 为两路选择器的两个输入端，当门控使能信号GateEnable为0时，输出时钟为原始 时钟；当信号GateEnable为1时，输出时钟为固定高电平。
全文摘要
本发明提出一种防止门控时钟毛刺的电路，用于低功耗设计时需要进行停时钟处理的电路中。本发明利用不同的时钟边沿进行时钟切换控制，有效消除时钟切换过程中可能出现的竞争，从而达到防止对时钟进行门控时出现毛刺的目的。停时钟是低功耗设计中常用的手段，在停时钟与重新供给时钟的切换过程中，时钟信号上会出现毛刺。利用本发明给出的电路，可以防止时钟切换时出现毛刺，提高电路的稳定性与可靠性。
文档编号H03K5/1252GK101350612SQ200710119119
公开日2009年1月21日 申请日期2007年7月16日 优先权日2007年7月16日
发明者郑晓光 申请人:北京中电华大电子设计有限责任公司