专利名称：：时脉信号产生方法以及系统以及锁相电路的制作方法
技术领域：
：本发明是有关于一种在电子装置中执行的扩频时脉产生技术(spreadspectrumclockgeneration,SSCG),特另"是有关于使用一种新的相位调制(phasemodulation,PM)方法执行SSCG,以解决上或下扩展(upordownspread)的限制，并且在^f氐花费的情况下与传统调制方法相比可得到较佳的信号扰动表现。
背景技术：
：在同步数字系统中，用来驱动系统的时脉信号(clocksignal)往往为主要的电磁干扰(electromagneticinterference,EMI)来源。由于具有周期性的特征，时脉信号具有不可避免的狭窄频谱。实际上，好的时脉信号应将所有的能量集中在单一的频率以及其谐波上，因此辐射出具有无限大频语密度的能量。实际的同步数字系统将电磁能量辐射在散布于时脉频率以及其谐波的既定数目的狭窄频带上，导致在频谱中的部分频率超过EMI管制限制，例如美国的联邦通讯委员会(FederalCommunicationCommission,FCC)、日本的JEITA以及欧洲的IEC的管制，造成需要针对使EMI辐射在允许的限制范围内做额外的设计。因此，扩频时脉产生技术(spreadspectrumclockgeneration,SSCG)可应用于同步数字系统的"i殳计，以降低由这些系统产生的EMI频谱密度，特别是具有微处理器的系统。SSCG通常为宽频频率调制(widebandfrequencymodulation)的特例，其可有效率地降低时脉信号的基频与谐波，例如降低时脉信号的最大辐射能量，以有效降低EMI的辐射。因此SSCG重新塑造系统的电磁辐射以符合电磁兼容(electromagneticcompatibility,EMC)的头见定。SSCG并不会降低由系统辐射的总能量，但可进一步将能量扩展在一个大的频带上，其可有效地降低在一狭窄频率窗内量测到的电场与磁场的强度。因为被使用于EMC测量实验室的EMI接收器将电磁频谱分割成多个频宽约为120kHz的频带，因此扩频时脉为有效的。若接受测试的系统将所有能量辐射到一个单一频率上，则此能量会落入接收器的单一频带中，因此会在此频率上产生一个很大的高峰值。扩频时脉可将能量分配使得其落入多个接收器频带中，而不会将能量推入任何一个单一频带中使得能量超过频带的饱和限制。在SSCG中，调制的波形决定被频率调制的时脉的功率频谱(powerspectrum)。熟知的非线性调制波形例如由K.B.Hardin,J.T.Fessler,D.R.Bush,于"SpreadSpectrumClockGenerationfortheReductionofRadiatedEmissions,"IEEEInternationalSymposiumonElectro-magneticCompatibility,pp.227—231,Aug.l994所^是出的"Hershey—Kiss,，波形，4旦此非线性波形会使电路设计变得复杂。另一个广为使用的应用波形为对称的三角波形(symmetrictriangularprofile)。图1显示一系统架构图，此系统架构图介绍在锁相回路(phase-lockedloop,PLL)电路100中多种传统SSCG的方法。第一个方法为在PLL电路100中使用频率调制(frequencymodulation,FM),—电容器可用于控制振荡器(OSC)102产生一扩频时脉，此扩频时脉具有由PLL电i各100追踪锁定的一频率。由于在使用频率调制波形时，三角波可产生最佳的扩展频谱结果，因此第一个方法也可使用一三角波产生频率调制波形，以获得最高衰减与一平坦的频谱。大部分的SSCG规格，例如SATA、PCIE,规范了用于进行频率调制的三角波。在第一方法中，扩频时脉信号通过相位频率检测器(phasefrequencydetector,PFD)106与充电泵(chargingpump,CP)108进入回路滤波器(LPF)110，LPFIIO的频宽范围可介于输入参考频率的1/10倍至调制频率的5到7倍。第二个在PLL电路100中使用频率调制的方法为使用控制电压Vc或在一LPFIIO的节点提供模拟调制波形，借此直接调制电压控制振荡器(voltagecontrolledoscillator,VCO)112的输出频率。在釆用此方法时，由于使用了模拟信号，使得精确地控制调制波形的线性度变得较为困难。因为模拟信号从LPF110注入VCO112,因此必须为此模拟调制信号冲是供一高通的信道至VCO112,以允许当回路反馈信号被滤除掉以维持调制波形时，可直接于VCO112可进行调制。由于Vc代表PLL电路lOO的带通点(bandpassnodeX在频宽上具有上限与下限)，LPF110需要一大电容。第二个方法的优点为电路设计简单。第三个方法为在PLL电路100的回路外使用相位调制(phasemodulation,PM),以及包括延迟VCO112的输出相位、通过透过延迟线阵列/多工器114改变后延迟线(postdelayline)的长度或使用多相位VCO112等的方式移动输出相位。换言之，第三个方法直接操作相位改变以产生一个相等于频率调制的相位调制。此方法的一个优点为LPF110不会被调制波形影响，并且所需的电路系统(例如延迟线阵列/多工器)简单。然而，当调制信号在锁相回路之外时此方法会产生有噪声的输出，并且由于延迟线阵列114的长度限制，使得此方法只可实施中心扩展(centerspread),而无法实施下扩展(downspread)或上扩展(upspread)。第四个方法包括在PLL电路100的回路中进行相位调制时，将VCO112的多相位输出通过多工器(Mux)116多工，以移动输出相位。在第四个方法中，不同的VCO相位在PLL电路100的回路中选择。然而，VCO112的振荡频率远超过输入的参考频率(因为N〉1)，因此会因为VCO112的相位扩展不够宽，而造成相位旋转多个周期。并且第四个方法的电路设计困难。此外，类似于第三个方法，第四个方法只可实施中心扩展，无法实施下扩展或上扩展。第五个方法包括使用一频率合成器修改数值N以改变VCO112的振荡频率，进而在PLL电路100的回路中进行一般的频率调制，通常是透过三角积分调制器(sigmadeltamodulator)118修改数值N。由于第五个方法包括三角积分调制(sigmadeltamodulation,SDM)，LPF110必须具有低频宽与一大电容以滤除由SDM过程中产生的量化噪声。在设计电路时，除了SSCG电路设计本身的考量外，还必须考虑到不同的系统等级，使得第五方法的电路设计复杂化。因此，需要一种改良的方法进行扩频时脉产生技术(spreadspectrumclockgeneration,SSCG)以降低电磁干扰(electromagneticinterference,EMI)。
发明内容以下将介绍多个实施SSCG的系统与方法，以获得较少电磁干扰。根据本发明的一实施例，提供了一种使用相位调制完成SSCG,但不具有存在于传统相位调制实施方法中的实施上或下扩展限制，并且可提供比传统调制实施方法佳的扰动表现与较低的成本。在本发明的一些实施例中，通过将锁相回路的频率除以分母N，以及移动振荡器的初始频率，而得到相等于下扩展调制的中心扩展，因此可使用相位调制方法产生下扩展的结果。为完成以上内容，可在锁相回^各中的相位频率侦测器后注入相位调制波形脉冲，以提供一代表频率调制波形的积分的相位调制波形。相位调制波形脉沖可通过脉冲密度调制或脉沖宽度调制产生并注入，使锁相回路追踪#皮注入的脉冲以调整其振荡频率，并且达到所需的频率调制波形。通过在锁相回3各中实施脉冲调制，可结合相位调制的优点以及滤除调制过的信号的能力，进而获得较小扰动的较佳输出脉冲。锁相回路的操作仍会具有一些操作变化，此操作变化为当反馈回路中的数值N被改变以影响频率的变化时所发生的操作变化。根据本发明的一些实施例，系数N的改变可通过在需要改变N值时加入一相位4昔误进入相位频率侦测器而完成。因此改变N的数值可通过根据调制波形的积分结果于相位频率侦测器输出端注入一个先前的特定相位错误而完成。相位频率侦测器的速度可保持在一标准以允许适当地注入相位调制波形脉冲。在频率侦测器后注入相位可通过在各输入周期注入一相位错误于相位频率侦测器的输出，其中相位错误是利用相等于频率调制波形的二重积分曲线所得到。根据本发明的一些实施例，特定的相位错误脉冲或相位调制波形脉沖可根据计数器或查表获得/产生。只要注入的相位可被精确地计算，则可获得好的线性度。由于锁相回路可在等同于相位频率侦测器的操作速率的速率更新，因此相较于相位频率侦测器的操作频率，其PLL频宽可比一般的SDM系统大。低通滤波器(锁相回路中的回路滤波器)可加入一第三极点(pole),以形成一个可以滤除可能产生的输入参考频率的抖动(spur)的三阶滤波器。在另一些实施例中，相位频率侦测器的操作频率可提高以保证回路滤波器所需的电容值不会非常大。本发明提供一种时脉信号产生方法，适用于产生具有减少的电磁干扰的一时脉信号，包括接收一第一时脉信号，其中该第一时脉信号具有一第一频谱；使用一相位调制以调制该第一时脉信号以产生一第二时脉信号，其中该相位调制包括提供相当于一频率调制波形的积分的一相位调制波形，以及调整使用于从该第一时脉信号获得该第二时脉信号的一縮放系数；其中该第二时脉信号具有一第二较宽频谱；以及其中该第二时脉信号导致相较于该第一时脉信号减少的电磁干扰。本发明另提供一种时脉信号产生系统，适用于产生具有减少的电磁干扰的一时脉信号，包括一输入端，用以接收一第一时脉信号，其中该第一时脉信号具有一第一频镨；一第一电路，用以使用一相位调制以调制该第一时脉信号，并且产生一第二时脉信号，其中该第一电路在调制该第一时脉信号时可接收对应于一所需的频率调制波形的一相位调制波形，控制使用于从该第一时脉信号获得该第二时脉信号的一缩放系数；以及一输出端，用以提供该第二时脉信号，其中该第二时脉信号具有一第二较宽频谱，以及其中该第二时脉信号导致相较于该第一时脉信号减少的该电》兹千扰；其中该第一电路包括一锁相回路，该锁相回路具有一输入端做为该系统的该输入端，并且该锁相回路具有一输出端做为该系统的该输出端。本发明还提供一种锁相电路，包括一相位频率侦测器，具有一输出端并且接收具有一第一频谱的一第一时脉信号，其中该相位频率侦测器用以于该输出端接收一相位调制波形，并且根据该相位调制波形对该第一时脉信号进行相位调制，以产生一调制过的第一时脉信号；一回路滤波器，具有一输入端耦接至该相位频率侦测器的该输出端并且用以自该调制过的第一时脉信号滤除一输入参考频率的抖动，而产生一滤波过且调制过的第一时脉信号；以及一电压控制振荡器，具有一输入端耦接至该回路滤波器的一输出端并且用以根据该滤波过且调制过的第一时脉信号提供一第二时脉信号；其中该第二时脉信号具有一第二较宽频语；以及其中该第二时脉信号导致相较于该第一时脉信号减少的电磁干扰。本发明所述的时脉信号产生方法以及系统以及锁相电路，移除了存在于传统相位调制方式中的上或下扩展限制，并且比传统调制方式提供较佳的扰动表现与较低的成本。图l显示根据传统技术实施多个扩频时脉产生技术(SSCG)的锁相回路(PIX)。图2A至图2C显示部分根据传统技术于图1中操作SSCG的PLL的频率波形(左)与对应的相位波形(右)。图3显示根据本发明的一实施例实作SSCG技术的PLL。图4A至图4D显示部分由图3所示的PLL才喿作的相位/频率调制波形。图5显示根据本发明的一实施例实施SSCG技术的更具体PLL实施例。图6显示于图5所示的实施例中代表供应至电压控制振荡器(VCO)的控制电压的电压波形。图7显示图6中根据本发明的一实施例操作SSCG的控制电压波形的对应频谱图。具体实施例方式为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个较佳实施例，并配合所附图式，作详细说明如下。实施例以下将介绍两个主要用于在PLL时脉产生器中实作扩频的方法。一个方法是以相位调制(PM)为基础，另一个方法是以频率调制(FM)为基础。由于频率与相位之间具有积分/微分的关系(将频率积分可得到相位，而将相位微分可得到频率),因此同样在频率范围(频谱)内的调制结果可直接通过频率调制一个PLL的频率，或通过相位调制此频率并透过积分保持相位与频率相关。然而，在考虑到电路设计与实施限制的情况下，由于使用相位调制的方法直接调制相位会有较佳的扰动表现，因此利用相位调制的解决方式理论上较使用频率调制的解决方式佳，并且可达到在设计的过程直接控制扰动产生。换言之，扰动的产生可在设计相位调制时通过设计而作限制。当调制频率时，由于PLL的追踪特性，频率的变化会积分成输出的相位，导致相当大并且未受限制的扰动产生。然而，当执行一般的相位调制时，只会产生中心扩展。很遗憾地，大部分扩频规格标准例如SATA与PCIE需要实施下扩展，使得SSCG必须使用频率调制完成，结果增加系统的成本。图2A至图2C显示使用频率调制与相位调制实施的扩展结果。例如，相位调制的实施(根据图2C的调制波形210)可产生如波形212所示的中心扩展，但使用相位调制(根据图2A的调制波形202)不可能产生如波形206所示的下扩展，以及/或如波形208所示的上扩展(根据图2B的调制波形204)。在一些实施例中，为了使用相位调制方法产生下扩展的结果，PLL的频率数值可除以分母N,移动振荡器的初始频率，完成相等于下扩展调制的中心扩展。如图4A与图4C所示，波形406是根据调制波形402操作等同于下扩展的中心扩展，其中调制波形已被往下移动，因此有效率地移动振荡器的初始频率F。。值得注意的是图2A至图2C中所示的系数仅用以介绍本发明的实施例，F。也可被移动任意不同于这些系数的数量。图3是根据本发明的实施例显示不同于图l与图2A至图2C中所介绍的五种方法的系统架构图。PLL电路300具有一相位频率侦测器(PFD)302,PFD302提供一相位错误信号至充电泵(CP)306,CP306的输出可通过回路滤波器308,其可为一低通滤波器(lowpassfilter,LPF),接着信号会到达电压控制振荡器(VCO)310。VCO310的输出可透过一具有数值N的除法器316反馈至PFD302。在本发明的一实施例中，相位调制波形脉冲318在PFD302之后注入，用以提供一相当于频率调制波形积分的相位调制波形。在一些方法中，相位调制波形脉沖318可由脉冲密度调制(pulsedensitymodulation,PDM)或脉冲宽度调制(pulsewidthmodulation,PWM)产生并力口入，以保证PLL电路300追踪加入的相位调制波形脉冲318并调整其振荡频率以达到所需的频率调制波形。通过在PLL电3各300中使用相位调制，相位调制的优点可充分被使用，并且也可在PLL电路300中利用回路滤波器308对被调制的信号作滤波以得到具有较低信号扰动的较佳输出时脉。值得注意的是，目前大部分SSCG的实作包括一个或多个图l中所介绍的方法。考虑到PLL电路100与300的操作模式，通过改变数值N以改变频率的操作(例如在图1中介绍的第五方法)，也可通过每当数值N需被改变时加入一相位错误信号至PFD302而完成。在一些实施例中，这些操作特性可通过如图3中所示在PFD302之后注入一特定的相位错误信号进行调整，以简化在三角积分调制中数值N的调整，也就是根据调制波形的积分结果(由于相位调制波形可通过频率调制波形积分获得)，在PFD302之后注入相位调制波形脉沖318。在较佳的实施例中，PFD302的周期可保持在一标准以允许适当地加入相位调制波形脉冲318。例如，输入周期Tinput(PFD302的周期TPFD)的数值不小于最大额外相位，以允许通过加入相位调制波形脉沖318而改变数值N。换言之，PFD302的最小周期标准可设定为TPFD〉最大注入额外相位。在一些实施例中，PFD302可纟喿作于具有一周期100ns的频率10MHz。其它的实施例可具有才喿作在不同周期的PFD。因此，在频率10MHz的例子中，在20ns附近的最大额外相位仍会落在可使相位调制波形脉冲318加入于PFD302后的范围内。原则上，可在每个操作周期TpFD将相位错误加入PFD302的输出，且可利用与从频率调制波形得到的二重积分曲线(secondorderintegrationcurve)相等的相位波形(脉冲宽度)。这样会造成一具有周期性的二次曲线从一小数值增加到一大数值，再从一大数值减少至一小数值，其最大额外相位等于0.5xTm。dxO.0025/2。图4A至图4B显示PLL电路300的部分操作时间图。如同先前介绍的内容，图4A显示(三角波)频率调制波形402，其具有初始频率F。与振荡频率fvco，以及图4C显示VCO310输出的相位&'。波形。图4B显示在VCO310输入端的电压Vc的电压波形，以及图4D显示对应的相^i调制波形。在一些实施例中，特定的相位错误脉冲或相位调制波形(信号)脉冲，可根据一计数器(counter)或对照表(lookuptable)获得/产生。由于PFD302输出的信号为一数字信号，只要被注入的相位可被精确计算，则可得到好的线性度。例如，若被注入的相位调制波形脉冲318的频率为Fpuise(例如PFD302的频率可为10MHz),而调制波形周期为1/Fm。d,则在每个调制周期可注入Fpulse/Fm。d次，并且每次注入的值对应于二次积分曲线所算出来的值。PLL电路300的频宽可选为调制频率F，d的5至7倍，使得频率在5xF,d到7xF,d的信号皆可通过，让PLL在追踪时接近所需要的频率调制波形的波形不会遭到扭曲(slewing)。在一些实施例中，由于PLL电路300可在一等量于PFD302操作频率的频率更新，因此频宽可特定选为非常小于PFD302的操作频率。较差的情况为PFD302更新至调制波形的界面时产生的输入参考频率的抖动(inputreferencespur),因此将输入参考频率的抖动滤除为较佳。LPF308可加入一第三极点使一个三阶回路滤波器可滤除输入参考频率的抖动。在另一些实施例中，当考虑到布局面积时，增加PFD302的操作频率为较佳，以确保回路滤波器所需的电容值不会非常大。以PCIE规格为例，一个参考时脉为IOOMHZ、具有5%容忍度的下扩展等同于将中心频率移动至99.75MHz、具有2.5%容忍度的中心扩展调制，但其使用简单的数字电路提供一个较佳的相位调制结果。在一些实施例中，电路中所有非整数除法可使用双边缘触发的D型触发器(DFlip-Flop,DFF)实施。图5显示一于PFD504与CP508之间注入额外注入相位波形506的PLL电路500实施例，其在VCO512前具有用以滤除输入参考频率的抖动的三阶回路滤波器510。在图中所示的例子，振荡器可提供一10MHz的输入周期信号502至PFD504,并透过除法器516得到0.9975GHz的VCO输出。在所示的实施例中，用于脉冲注入的脉冲宽度分辨率可为1/2.4G或约420ps。通过采样数字脉沖宽度，得到的积分值可视为相等于从一连续(模拟)时序波形得到的一积分值。因此，较精细的脉冲宽度分辨率可提供接近理想连续时序波形的较佳结果。较佳的结果包括较平坦的调制波形，以及较少的扰动。然而，非常精细的脉冲宽度分辨率也会造成较高的花费，形成设计的取舍。在所示的实施例中，最大额外相位可选为约20ns,其具有脉冲宽度分辨率约420ps，形成一最大数值20ns/420ps,也就是逼近48单位长度的脉冲，其只需要共6位的分辨率即可完成。在一实施例中，透过PDM程序提供的脉冲具有固定的各脉冲的单位长度，并且在各时间注入一不同量的脉冲。在另一个实施例，由PWM程序供应的脉冲为在各时间注入单一脉冲，但—会改变各时间注入的脉沖宽度。当考虑到PCIE的规格时，调制频率可设为3033kHz，例如可使用31.25kHz的调制频率，其各调制周期可被分成10M/31.251^320个较小的区间以平均分布于调制周期中。在320个区间的各采样点可根据积分相位波形对应至一介于048个单位脉沖的最佳值。在一些实施例中，计算出的数值可被写入只读存储器(readonlymemory,ROM)，并且对应的脉冲宽度值可从ROM中被读取并根据PFD(例如PFD302以及/或PFD504)的频率在每个PFD周期注入至PFD的输出端。值得注意的是，在此时许多注入脉冲的方法已经在以上段落揭露，以允许选择最经济且适当的方法。除了PDM与PWM以外，其它的方法也可被考虑，并且可于实施例中使用这些方法注入相位调制波形脉沖。图6与图7显示图3与图5中所示的实施例的控制电压Vc与频谱的模拟结果800与900。根据图6中所示的控制电压Vc(例如其中Vc可为VCO310以及/或VCO512的控制输入电压)，图7显示其所产生的对应频谱。在中心频率的针状突出代表在进行时脉扩频之前的频i普，而其它剩余的4十状突出^戈表利用上述频率脉沖注入而得到的频镨。同样地，在此介绍的相位调制波形脉冲注入方法允许使用一数字信号以及简单的电路完成SSCG,而不会受到系统问题限制影响电路设计。此外，实施相位调制波形脉沖注入所需的电路由于使用较少的元件，因此可达到较传统电路低的成本，以及在集成电路中使用较小的面积、较少的功率消耗以及在回路滤波器中使用较小的电容值。当为时脉扰动提供有效的扩频频谱方法时，使用相位调制取代频率调制可得到较好的效果。最后，以上所介绍的相位调制波形脉冲注入实施可使相位调制提供传统技术无法提供的下扩展调制波形。以上所述^f又为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。附图中符号的简单说明如下100、300、500:PIX电路102:振荡器106、302、504:相位频率牙全观'J器108、306、508:充电泵110、308、510:回^各滤波器112、310、512:电压控制振荡器114:延迟线阵列/多工器116:多工器118:三角积分调制器202、204、206、208、210、212、402、404、406、408:波形316、318502506800、516:除法器相位调制波形脉冲振荡器输入额外注入相位波形900:模拟结果Fo、fvco、Fmod、Fpulse:频率N:数值TINPUT、Tm。d、TPFD:周期Vc:控制信号:相位权利要求1.一种时脉信号产生方法，适用于产生具有减少的电磁干扰的一时脉信号，其特征在于，包括接收一第一时脉信号，其中该第一时脉信号具有一第一频谱；使用一相位调制以调制该第一时脉信号以产生一第二时脉信号，其中该相位调制包括提供相当于一频率调制波形的积分的一相位调制波形，以及调整使用于从该第一时脉信号获得该第二时脉信号的一缩放系数；其中该第二时脉信号具有一第二较宽频谱；以及其中该第二时脉信号导致相较于该第一时脉信号减少的电磁干扰。2.根据权利要求l所述的时脉信号产生方法，其特征在于，该相位调制波形相当于该频率调制波形的积分的一二重积分曲线。3.根据权利要求l所述的时脉信号产生方法，其特征在于，该提供相当于该频率调制波形的积分的该相位调制波形包括于一用于进行该相位调制的锁相回路中的一相位频率侦测器的一输出端注入一特定相位^"误。4.根据权利要求3所述的时脉信号产生方法，其特征在于，注入该特定相位错误包括于该相位频率侦测器的该输出端注入多个相位调制波形脉冲。5.根据权利要求4所述的时脉信号产生方法，其特征在于，该注入所述相位调制波形脉冲操作在一特定第一频率。6.根据权利要求4所述的时脉信号产生方法，其特征在于，更包括透过脉冲密度调制或脉冲宽度调制操作该注入所述相位调制波形脉冲；其中该透过脉冲密度调制操作该注入所述相位调制波形脉冲包括在每次操作该注入所述相位调制波形脉冲时注入一不同数量的多个脉冲，其中各所述不同数量的脉冲的单位脉沖长度为相同的；以及其中该透过脉沖宽度调制操作该注入所述相位调制波形脉沖包括在每次:捧作该注入所述相位调制波形脉冲时注入一单一脉冲，并且于每次操作该注入所述相位调制波形脉冲时改变该单一脉冲的一长度。7.—种时脉信号产生系统，适用于产生具有减少的电磁干扰的一时脉信号，其特征在于，包括一输入端，用以接收一第一时脉信号，其中该第一时脉信号具有一第一频谱；一第一电路，用以使用一相位调制以调制该第一时脉信号，并且产生一第二时脉信号，其中该第一电路在调制该第一时脉信号时可接收对应于一所需的频率调制波形的一相位调制波形，控制使用于从该第一时脉信号获得该第二时脉信号的一缩放系数；以及一输出端，用以提供该第二时脉信号，其中该第二时脉信号具有一第二较宽频谱，以及其中该第二时脉信号导致相较于该第一时脉信号减少的该电磁干扰；其中该第一电^各包括一锁相回路，该锁相回路具有一输入端做为该系统的该输入端，并且该锁相回^各具有一输出端做为该系统的该输出端。8.根据权利要求7所述的时脉信号产生系统，其特征在于，该锁相回路包括一相位频率侦测器用以接收该第一时脉信号，其中该第一电路用以接收由一个或多个注入至该相位频率侦测器的该输出端的由相位调制波形脉冲形成的该相位调制波形。9.根据权利要求8所述的时脉信号产生系统，其特征在于，该锁相回路包括一回路滤波器耦接至该相位频率侦测器用以滤除至少一输入参考频率的抖动。10.根据权利要求8所述的时脉信号产生系统，其特征在于，该锁相回路的一频宽小于该相位频率侦测器的一操作频率。11.根据权利要求8所述的时脉信号产生系统，其特征在于，在该相位调制的各调制周期中，一个或多个所述相位调制波形脉沖对应于该相位频率侦测器的一输出相位4昔误。12.根据权利要求8所述的时脉信号产生系统，其特征在于，一个或多个所述相位调制波形脉冲对应于一相位波形，其中该相位波形相等于对应于该相位调制的一频率调制波形的一二重积分曲线。13.根据权利要求8所述的时脉信号产生系统，其特征在于，一个或多个所述相位调制波形脉冲对应于一个或多个先前特定相位错误值。14.一种锁相电路，其特征在于，包括一相位频率侦测器，具有一输出端并且接收具有一第一频谱的一第一时脉信号，其中该相位频率侦测器用以于该输出端接收一相位调制波形，并且根据该相位调制波形对该第一时脉信号进行相位调制，以产生一调制过的第一时脉信号；一回路滤波器，具有一输入端耦接至该相位频率侦测器的该输出端并且用以自该调制过的第一时脉信号滤除一输入参考频率的抖动，而产生一滤波过且调制过的第一时脉信号；以及一电压控制振荡器，具有一输入端耦接至该回路滤波器的一输出端并且用以根据该滤波过且调制过的第一时脉信号提供一第二时脉信号；其中该第二时脉信号具有一第二较宽频谱；以及其中该第二时脉信号导致相较于该第一时脉信号减少的电磁干扰全文摘要本发明提供一种时脉信号产生方法以及系统以及锁相电路，特别涉及使用相位调制产生扩频时脉。具有第一频谱的第一时脉信号可使用相位调制产生第二时脉信号。相位调制包括根据积分过的频率调制波形提供一相位调制波形，以及调整用于获得第二时脉信号的缩放系数。相位调制波形可由一个或多个脉冲形成，其可透过脉冲密度调制或脉冲宽度调制注入包含在用于产生第二时脉信号的锁相回路电路的一相位频率侦测器的输出端。上述改变过的相位调制技术移除了存在于传统相位调制方式中的上或下扩展限制，并且比传统调制方式提供较佳的扰动表现与较低的成本。文档编号H03L7/18GK101102108SQ20071014598公开日2008年1月9日申请日期2007年8月30日优先权日2006年11月7日发明者林小琪申请人:威盛电子股份有限公司