全球定位系统接收机的低成本授时与同步方法及设备的制作方法

专利名称：全球定位系统接收机的低成本授时与同步方法及设备的制作方法
技术领域：
本发明涉及时间的授予及同步领域，尤其涉及基于全球定位系统，属 于在基带处理芯片级别实现的低成本授时与同步领域。
背景技术：
全球卫星定位与导航系统，例如美国的全球定位系统(GPS)，包括一 组发送GPS信号的一个卫星星座(又被称为Navstar卫星)，该GPS信号 能被接收机用来确定该接收机的位置。卫星轨道被安排在多个平面内，以 便在地球上任何位置都能从至少四颗卫星接收该种信号。更典型的情况 是，在地球上绝大多数地方都能从六颗以上卫星接收该种信号。
每一颗GPS卫星所传送的GPS信号都是直接序列扩展频信号。商业上 使用的信号与标准定位服务(SPS)有关，而且被称之为粗码(C/A码) 的直接序列二相扩展信号，在1575.42MHz的载波下，具有每秒1.023兆 码片的速率。伪随机噪声(PN)序列长度是1023个码片，对应于l毫秒 的时间周期。每一颗卫星发射不同的PN码(Gold码)，使得信号能够从 几颗卫星同时发送，并由一接收机同时接收，相互间几乎无干扰。术语"卫 星星号"和这个PN码相关，可以用以标示不同的GPS卫星。
GPS的调制信号是导航电文(又被称为D码)和PN码的组合码。导航电 文的速率为每秒50比特。D码的基本单位是一个1500比特的主帧，主帧 又分为5个300比特的子帧。其中子帧一包含了标识码，星种数据龄期， 卫星时钟修正参数信息。子帧二和子帧三包含了实时的GPS卫星星历 (ephemeris)，星历是当前导航定位信息的最主要内容。子帧四和子帧五 包含了 1-32颗卫星的健康状况，UTC校准信息和电离层修正参数及l-32 颗卫星的历书(alamanc)。历书是卫星星历参数的简化子集。其每12.5分钟广播一次，寿命为一周，可延长至2个月。
协调世界时(Coordinate Universal Time, UTC)是一种国际标准的时 间标度。它由来自原子钟驱动的时间标度和以地球旋转速率为基准的时间 标度UT1输入组成。来自原子钟的原子时具有刻度均匀的优点，而基于地 球旋转速率的时间标度在很多应用场合同样重要。为协调两种时间，UTC 的秒长严格等于原子时的秒长，同时国际地球旋转局(IERS)负责确定合 适在UTC时间上加或减一个闰秒，使得UTC和世界时同步。
全球定位系统为满足精密定位与导航的需要，在系统设计与试验指出 就建立了自己专用的时间系统。GPS系统时是以UTC (USNO)为参照的。 UTC (USNO)是原子美国海军天文台(USNO)利用持有的20多个铯标 准组，以及天文数据形成自己的UTC版本。UTC (USNO)保持处于UTC 的l/^以内。GPS是个连续的时间标度，不用闰秒来调整。GPS系统时与 UTC (NSNO)在1980年月6日0时是重合的。GPS控制区段调节GPS 系统时使之处于UTC (NSNO) l戸内。
GPS接收机的主要目标之一是确定PN码的到达时间。术语"GPS到 达之间"指GPS卫星PN码到达GPS接收机的时间。这是通过将(每一 接收信号)本地产生的PN参考信号与接收的信号相比并且"滑动"本地 基准直至与接收信号在时间上对齐来完成的。通过称之为"相关"的相乘 和积分过程，将这两个信号相互比较。当两个信号在时间上是对齐时，输 出的结果为最大。通过这种方法可以使接收机时间和GPS时间同步上。
包含在导航电文中的，与绝对时间信号相关联的周时间(TOW)数据 使GPS接收机能够精确地和可靠地确定本地UTC时间。TOW数据由所 有的卫星按6秒钟的时间间隔传送。GPS接收机可以使用绝对时间信号以 准确地确定位置。 一旦知道了位置所在，可以通过利用接收机和卫星之间 的，可计算的传播延迟来补偿接收机从卫星导航电文中得到的明确的时间 得到。
GPS信号所包含的数据的详细信息可以在接口控制文件(Interface Control Document)ICD-GPS-200C中找到，该文件于1993年制定，于2003 年更新，由Rockwell Internation Corporation出版。
授时的方法有很多种，与经典的授时方法相比，GPS授时精度较高，设备简单经济可靠，且可在全球连续实时地进行，故得到了广泛的应用。
NMEA标准是由美国国家船舶电子协会(National Marine Electronics Association)制定的用于船舶电子设备接口的标准，主要规定了电子信号 要求，数据传输协议等内容。其中用于GPS接收机接口的NMEA0183协 议被业界广泛接收，成为GPS接收机输出传输工业标准。其中在 Recommended Minimum Specific GPS / TRANSIT Data(RMC)格式中的第 一部分含有小时、分钟、秒和毫秒的UTC时间信息，格式为hhmmss.sss。 第九部分包含了年、月、日的UTC日期信息，格式为ddmmyy。其中由于 串口输出本身的延时性，以及接收机嵌入式处理器计算的延迟性，利用串 口输出的毫秒级别时间信息并不精确，因而绝大多数GPS厂家都没有使用 期毫秒信息的输出。
目前市场上见到的绝大部分GPS授时产品都是第三方公司在GPS基 带处理芯片的基础上做二次开发获得的。而这些GPS基带处理芯片绝大多 数都是针对定位需求设计，对授时没有特殊的优化，使得系统开发商需要 相当额外的工作，同时授时系统成本由于增加了大量额外的设备而大大增 加。
另一方面，普通GPS基带处理芯片的内部主频主要为其嵌入式处理器 的需要，频率较低，用于时钟校准的频率往往更低，使得本地时钟的时间 分辨率误差较大。
绝大多数的GPS授时产品依赖高精度的外部晶振提高授时的精度，其 中包含了频率稳定度在10-8左右的温度补偿晶振(TCXO)和频率稳定度 在10-9左右但昂贵的多的恒温晶振(OCXO)，有的产品甚至使用极为昂 贵的原子钟作为参考源。晶振部分成本在系统整体成本中的比重越来越 高，甚至已经大大超过基带处理芯片本身。
对晶振进行补偿是提高晶振精度，减低对晶振要求和成本的有效方法。 现有授时方案往往通过GPS时间转变成模拟量直接对晶振进行补偿，但该 类方案结构复杂，模拟电路的引入了额外的设计难度和问题，成本大幅增 加，系统稳定度不高。而且需要专门定制晶振及其补偿电路，而且只能使 用TCXO不能使用OCXO。同时由于实时补偿，使得两次校准之间的频率 不稳定。另外一些方案使用数字频率合成DDS来实现频率输出，解决两
8次校准之间频率不稳定的问题。但是其频率稳定度依然基于DDS的晶振，
同时该方案结构更为复杂，GPS基带处理芯片和DDS之间需要复杂的编 码控制电路，成本高。

发明内容
本发明目的是提供一种基于全球定位系统接收机的芯片级低成本授时 与同步方法及其设备。本发明基于全球定位系统(GPS)基带处理芯片实 现，利用低成本的晶振即可实现高精度的授时。
本发明提出的全球定位系统的授时与同步方法，包括以下步骤
计算协调世界时间(UTC)步骤，通过软件方法计算协调世界时间；
计算同步脉冲步骤，通过软件方法和硬件方法计算同步脉冲； 对晶振校准步骤，通过计算出的协调世界时间对晶振进行软校准；
对外部设备授时步骤，通过时间代码和同步脉冲信号的组合实现对外 部设备授时。
进一步，所述计算协调世界时间步骤包括
解算同步信号上升沿来临时，硬件锁存时间寄存器；
解调全球定位系统卫星的导航电文；
计算伪随机噪声到达时间；
当大于等于4颗卫星有效用时计算接收机位置以及接收机时间和卫 星时间之间的钟偏；
计算修正的到达时间； 计算协调世界时间。 进一步，所述计算同步脉冲步骤中的软件方法包括 计算解算同步信号时刻对应的协调世界绝对时间； 计算一个解算同步信号周期对应的协调世界时间； 修正晶振驱动的时钟周期；
计算协调世界时间整秒时刻和下一个解算同步信号时刻之间的时
间差；
计算该时隙对应的时钟周期；
将计数器使能信号和时隙时钟数存入硬件同步脉冲的控制寄存器堆的相应寄存器。
进一步，所述计算同步脉冲步骤中的硬件方法包括
整秒时隙计数器等待解算同步信号，解算同步信号上升沿来临则触 发整秒计数器工作；
锁存解算同步信号；
读入整秒脉冲控制寄存器堆中的使能信号和整秒时隙时钟数；
如果使能信号使能，则计数器工作，直至计数器溢出，-否则等待下一次解算同步信号的来临。
进一步，所述对晶振校准步骤，包括
计算每个解算同步对应的全球定位系统时间；i 计算出每个解算同步时刻对应的协调世界时间； 计算出连续两个解算同步时刻的时间间隔对应的协调世界时间； 利用计算出的解算同步信号周期对应的绝对时间计算出每个硬件 时钟信号周期对应的绝对时间，实现对晶振的校准。
进一步，所述输出同步脉冲步骤的软件部分和硬件部分是在时间上是 严格分开的。并通过以下步骤实现的在软件计算结束后，写入硬件整秒
脉冲计数器的控制寄存器，解算同步信号触发整秒脉冲计数器。而且，先 执行软件部分，再执行硬件部分。
进一步，所述的授时与同步的方法，在解算同步信号上升沿来临的时 候，整秒时隙计数器检测使能信号，使能，则读入存储的时隙时钟数，计
数器开始工作。计数器溢出时输出整秒(OnePPS)脉冲信号，维持一段时 间高电平后变为低电平。
进一步，所述计算协调世界时间整秒时刻和下一个解算同步时刻的时 间差的过程包含了系统延迟的修正。所述系统延迟包括天线群延迟、天线 电缆的延迟、整秒脉冲控制寄存器读取延迟和时隙时钟数计数器输出延 迟。
进一步，所述计算同步脉冲步骤中的软件方法的所有计算过程是在一 个解算同步信号周期内完成的。
进一步，所述计算同步脉冲硬件方法，所述连续解算同步时刻由硬件 解算同步信号生成器生成。所述解算同步信号周期小于1秒。进一步，所述对外部设备授时是通过与协调世界时间同步实现各授时 设备之间的同步。
本发明要解决的另一个技术问题提出的全球定位系统的授时与同步的 设备，包括外部晶振捕获模块，跟踪模块，定位解算模块，其特征在于， 包括协调世界时间解算单元，内部频率校准单元，实时时钟，时区时间换 算单元，同步脉冲生成单元，时间代码输出单元和全球定位系统专用授时 天线。
进一步，所述同步脉冲生成单元包含整秒脉冲控制寄存器堆，解算同 步信号生成器和整秒时隙计数器。
进一步，所述实时时钟是外部电池供电，并是在GPS信号缺失情况下， 继续对外部设备授时。
进一步，同步脉冲生成单元中所述整秒脉冲控制寄存器堆由低速时钟
驱动，整秒时隙计数器和Tick生成器是由高速时钟驱动。低速时钟是由高 速时钟分频获得。整秒脉冲控制寄存器堆，Tick生成器，整秒时隙计数器
都由同一个复位信号控制复位。
进一步，所述整秒脉冲控制寄存器堆包括计数器使能寄存器和时隙时 钟数寄存器。计数器使能寄存器和时隙时钟数寄存器通过写使能信号，地 址线，数据线的组合被改写。所述整秒时隙计数器由解算同步信号触发。
该发明不需要以硬件形式进行校准，大大简化了系统设计，降低了成 本，同时具备硬件开销小，可扩展性强，可靠性高等优点。本发明的一个
实施例可以在使用普通温度补偿晶振(0.5PPM)的情况下,实现200ns级 别的授时精度和50ns级别的同步精度。这种授时与同步方法适用于任意 的多通道全球定位系统接收机，高效实用，且芯片面积开销小，成本低。


图l是一个典型的GPS处理模块已有设计细节结构框图； 图2是GPS接收机定位解算的一般流程； 图3是GPS授时的一般方法框图；图4是GPS电文同步码的示意图； 图5是GPS电文转换字结构示意图6是一种晶振校准己有设计结构示意图； 图7是本发明的一个较优实施例的专为授时优化的GPS基带芯片结构 框图8是本发明的一个较优实施例的计算UTC时间的软件流程图； 图9是本发明的一个较优实施例的实现同步脉冲的时序图； 图10是本发明的一个较优实施例的计算同步脉冲软件流程框图； 图11是本发明的一个较优实施例的同步脉冲硬件结构框图； 图12是本发明的一个较优实施例的输出同步脉冲硬件逻辑图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。
为方便起见，本发明中GPS时间(GPST)均指GPS系统时。 GPS系统是用过时间代码和同步脉冲结合实现授时和同步的。常用的 同步脉冲有多种，通常有整秒脉冲OnePPS/lPPS，整两秒脉冲2PPS和整 IO秒脉冲IOPPS等。其授时的原理都是相同的。为方便起见，本发明中 以整秒脉冲为例描述同步脉冲，如需要强调其他的同步脉冲会在在特定的 地方说明。
图1详细描述了典型GPS处理模块的细节。GPS射频RF信号由GPS 天线101接收后进入射频前端102，变换为数字中频交由基带处理部分作 基带处理。数字中频进入基带处理模块后首先进入AD buffer进行缓存， 进而进入捕获通道106以搜索视野内的GPS卫星。在完成捕获后，跟踪通 道107对捕获到的卫星进行跟踪，并与之同步，以便计算出PN码的发射 时间，同时解调出导航电文用以定位。所述同步包括比特同步和帧同步。 嵌入式微处理器108用于控制各个捕获和跟踪通道，同时完成解调电文、 计算PN码的到达时间，计算伪距，进而解算接收机位置、速度和时间等 工作。另外嵌入式微处理器还通过经过自动增益控制AGC 105控制射频 前端102的输出，以稳定模拟中频的增益。嵌入式微处理器通过内部总线109访问片内ROM 110、片内RAM 111、 片内Flash 112和实时时钟113。内部ROM 110用于存储嵌入式微处理器 使用的程序。也有些产品将这些程序存储在可写的内部Flash 112中，省 略了片内ROM，同时以便日后的升级。内部Flash还用于存储一些需要在 掉电后保留的信息，如GPS卫星历书等为快速启动服务的先验信息。内部 RAM 208供嵌入式处理器运行程序使用。实时时钟113用以提供精确的时 间基准。通常该时钟可以由片外电池独立供电，保证系统掉电的情况下仍 能正常工作。
基带处理部分通常还包含Reset控制114，用于控制整个芯片的在不同 情况下的重置；以及功耗管理115，用以降低整个芯片的功耗。
输出接口 116将计算获得用户坐标及其他信息按照规定的格式输出给 主控处理器。NMEA0183是一种被广泛接受的输出标准。 一些GPS基带 处理芯片厂商也制定了自己专有的输出格式，如SiRF公司的SiRF bin格 式。
射频前端102和基带处理芯片都利用外部晶振104作为频率基准，也 有一些产品设计成射频前端和基带处理使用不同的晶振。
图2描述了 GPS接收机实现定位的流程。该过程从接收机上电初始化 201开始，直至解算出接收机位置206结束，完成了一次定位解算，随即 开始新一轮计算过程。这个过程是由Tick生成器生成的Tick信号上升沿 触发的。Tick生成器由晶振驱动，两次tick信号的间隔严格精准只和晶振 的频率精确度有关。通常接收机上电后进入捕获状态202，搜索以确定视 线内的卫星、可见卫星的载波频率以及PN码的码相位。这个状态下对载 波频率的搜索是粗糙的，通常在数百赫兹的量级。之后进入频率牵引状态 203，把本地频率牵引到和卫星载波频率相差几个赫兹的量级，同时进行 比特同步。完成频率牵引后，接收机进入跟踪状态204，完成帧同步，即 可以进入解调电文状态205，将载波上调制的电文解调出来用于在随后的 解算状态206下计算接收机位置。
图3描述的是GPS授时的一般方法，本发明的若干实施例都使用了类
13似的结构作为基本方法，同时针对不同的应用环境进行了相应的扩展。GPS
信号经GPS授时专用天线301接收后放大后传给GPS授时芯片302。该 芯片通常包含图1所示的射频前端和基带处理芯片。GPS授时芯片计算出 UTC绝对时间后，通过整秒脉冲信号304和时间代码306向外部设备授时。 其中时间代码负责表征秒和秒以上量级的时间信息，同步脉冲信号负责和 UTC绝对时间精确对准。 一个广为接受的同步脉冲信号为整秒脉冲信号 (OnePPS/lPPS)，即每个UTC整秒时刻输出一个脉冲。但是需要说明的 是，同步脉冲信号并不限于整秒的形式，根据应用还有2PPS， IOPPS等诸 多形式。但是实现的形式都类似，本发明以整秒脉冲为例描述所有硬件输 出的同步校准脉冲信号。通常整秒脉冲信号是由硬件产生303，该信号在 UTC整秒时刻输出一个上升沿，进而维持一段时间高电平。这个维持时间 是可以根据需要调整的， 一个被广为接受的高电平维持时间为lms。而时 间代码是按照一定的规则编码后由相应的端口输出。 一个典型的应用是利 用符合NMEA0183协议的RMC帧通过RS232 305接口输出。该结构GPS 业界被广泛的应用。但是由于RS232接口本身物理性能的限制，可能满足 不了很多应用场合的需要，如RS232接口传输的距离有限。本发明的一些 实施例在提供RS232接口的同时，还提供RS485, CAN以及EtherNet接 口 307。同时时间代码的格式也不限于NMEA0183协议所要求的格式，还 使用了自定义的，更简洁的格式308。
图4描述GPS电文同步码的示意图。同步码(preamble) 503是遥测字 (telemeryword，縮写TLW) 501的前八个比特，也就是每个子帧的前八 比特。利用该同步码可以实现帧同步。该同步码根据前一子帧最后两位所 指示的极性502，可能为"10001011"或者为"01110100"。 一旦确认找到 该同步码，即可以确认一个子帧的开始。另外TLM还有一个16位的保留 位和一个6位的校验位。具体的结构信息和校验算法都可以在 ICD-GPS-200C文档中找到详细的描述。
事实上导航电文数据流本身可能含有类似"10001011"或"01110100" 数据段。所以本发明使用以下组合校验准则将误同步的概率降到非常低的 水平a) 找到连续三个子帧同步码
b) 每个子帧校验通过
C)每个子帧的帧号在[l: 5]的区间内
d)相邻子帧解调出的TOW时间相差300比特。
图5描述GPS电文转换字的结构示意图。转换字(Hand Over Word, 縮写HOW)紧接遥测字之后。转换字的1到17为TOW (Time of Week) 502，是从每周六/周日子夜零时起算得时间计数，TOW的分辨率为6秒。 第18位503表示，自信息注入后，卫星是否发生滚动动量矩卸载现象， 第19位504为卫星同步指示，标示数据帧时间是否与子码时钟时间一致。 第20~23位505为子帧号。最后六位507为校验位。更详尽的转换字结构 信息和校验算法都可以在ICD-GPS-200C文档中找到。
图6描述了一种晶振校准已有设计的结构细节。该方案使用数字频率 合成DDS来实现频率输出，解决两次校准之间频率不稳定的问题。该设 计由GPS接收机601、数字鉴相器602、 DDS 603、 CPU系统604和恒温 压控晶振组成。其中恒温压控晶振的压控管脚直接接地，GPS接收机、DDS 与数字鉴相器相连，数字鉴相器与CPU相连，CPU与恒温压控震荡去均 与DDS相连。由于恒压温控晶振的压控管脚直接接地，相当于其输入0V 的稳定电压，这样恒温压控晶振输出的时钟信号的频率也是恒定的某个具 体值，该值接近于10MHz。 DDS以此信号为基准进行频率合成，DDS输 出频率的稳定度和其输入基准频率的稳定度是一样的，因此DDS输出的 时钟信号频率也是稳定的，DDS同时输出的时钟信号反馈给数字鉴相器。 数字鉴相器将反馈的时钟信号与GPS接收机输入的标准秒信号进行鉴相， 输出一个数字的相差，并将该相差输入至CPU。 CPU经过一定的控制算 法进行比较，并输出一个控制DDS的信号，DDS根据CPU的控制信号并 以温压控晶振输入的时钟信号为基准再进行频率合成，并输出信号。但是 该方案的频率稳定度依然取决于DDS的晶振，同时结构复杂，需要例如 GPS基带处理芯片和DDS之间需要复杂的编码控制电路等大量外围设备。图7描述了本发明的一个较优实施例的专为授时优化的GPS基带芯片 结构。GPS授时专用天线701是专为GPS授时特别优化的GPS天线。和 普通天线相比，授时专用天线能够胜任长时间的连续工作，同时精度更高， 延迟更小。对于某些低成本的授时应用，普通天线可以满足要求，但为提 高授时精度，本发明的若干实施例使用了授时专用天线。GPS信号通过天 线进入射频前端702进行下变频、放大和采样进入基带处理芯片。GPS基 带芯片是GPS接收机中处理基带信号芯片，是整个GPS接收机中的核心。 本发明的各种方法均在GPS基带芯片中实现。为方便起见，本发明中"接 收机"均指"GPS基带芯片"。
虚线框内的为GPS基带芯片的组成模块。整个基带处理芯片利用外部 晶振712作为频率基准。晶振可以使用TCXO或者精度更高OCXO，甚至 如果有特殊要求可以使用精度极高的原子钟。捕获模块703用以搜索视野 内的GPS卫星，确定其各可见卫星的载波多普勒和PN码码相位。跟踪模 块704用于跟踪捕获到的卫星，并与之同步，以便计算出PN码的到达时 间，同时解调出导航电文用以定位。所述同步包括比特同步和帧同步。相 当于图1所示的GPS基带处理芯片常用构架，跟踪模块钟的时间寄存器堆 和Tick信号生成器进行了相应的修改，具体结构将在图11中详细介绍。 定位解算模块705利用PN码到达时间和导航电文计算卫星位置，进而计 算出接收机位置。上述三个模块是所有用于定位的GPS基带处理芯片均包 含的。UTC解算单元706用于计算GPS系统时，进而通过导航电文中包 含的UTC校准信息计算出当前的UTC绝对时间。这个过程在图8中有详 细的描述。内部频率校准单元707用以校准外部晶振的时钟漂移。利用该 模块即可实现对晶振的软校准，从而降低了对晶振的要求，节省了晶振反 馈控制电路。时区时间换算单元709实现了从UTC时间到其他时区标准 时间的转换，从而省去了芯片外设备进行时区转换的需求。本发明的一个 实施例使用北京时区作为默认值，其时区可以通过配置相应的寄存器进行 修改。实时时钟708是基带处理芯片内建的、和UTC同步的实时时钟， 可以由计算出的UTC绝对时间更新。该时钟既可以用于辅助实现快速捕 获，也可以用于GPS信号缺失下的持续定位。同时该时钟可以由片外电池 独立供电，保证系统掉电的情况下仍能正常工作。通常，该实时时钟是利用基带处理芯片内部的嵌入式微处理器包含的实时时钟实现的。但是该时 钟精度较低，本发明增加了一个精度更高的实时时钟，以满足授时精度的
要求。同步脉冲生成单元710用以产生和UTC绝对时间精确对准同步脉 冲信号。脉冲宽度可调，通常为lms，用于对外部设备的授时。
时间代码输出单元711用于输出秒和秒以上量级的时间信息。本发明 的一个实施例使用业界标准的NMEA0183标准通过RS232接口输出。利 用标准规定的RMC格式中的第一部分输出小时、分钟、秒和毫秒的UTC 时间，格式为hhmmss.sss;利用第九部分输出年、月、日的UTC日期， 格式为ddmmyy。时间代码和整秒脉冲联合即可以实现对外部设备进行授 时。该过程在图3中有详细描述。本发明还根据授时需要对时间代码输出 单元进行的扩展，在提供符合NMEA0183协议时间代码的同时，还提供 了自订制的时间代码格式，单纯用于授时。本发明的另一个实施例除使用 RS232作为标准接口还使用了 RS485、 CAN总线和Ethernet等接口实现适 应不同环境的应用。
图8描述了本发明的一个较优实施例的计算UTC时间的软件流程。获 得UTC绝对时间是实现频率校准和对外部设备授时的前提，因而至关重 要。系统在初始化801之后检测硬件Tick生成器是否输出tick信号802。 如果tick上升沿来临，则进行一次定位解算和UTC时间计算过程；如果 tick上升沿没有来临，则继续等待。换而言之，两次定位解算和计算UTC 时间的间隔为一个tick周期。相对于针对定位需求的GPS基带处理芯片的 Tick周期通常较长， 一个典型值为l秒左右。而本发明为了获得更高的授 时精度提高了 tick信号的频率。本发明的一个实施例使用0.3s作为tick信 号时隙(Tick时间)，本发明的另一个实施例使用0.15s。 Tick信号是由硬 件的Tick生成器生成的，所以频率精准且只和晶振的稳定度有关。该Tick 生成器的详细结构将在图11中详细描述。假设此时已经进入跟踪状态204。 当tick信号来临时，硬件锁存一系列的时间计数器803。这些时间寄存器 包括码相位计数器、半码片计数器、毫秒计数器、比特计数器和秒计数 器。这些计数器在帧同步时被初始化，在进行相关运算时被修改实现逐级 进位。这些计数器的联合，可以计算出PN码发射时间的秒以下精度的部
17分。进一步地，解调出导航电文中的TOW信息804，解调出第一子帧到
第三子帧的星历805，解调出第四子帧的UTC校正信息806。这三个过程 对应图2流程中的解调电文过程205。 UTC校准信息的具体结构和校准算 法在ICD-GPS-200C文档中均有详细的描述。此时检测是否有大于等于4 颗有效卫星807。如果有，结合时间计数器的信息和TOW值，即可以计 算出完整PN码到达时间808;否则等待新一个tick信号，开始新一轮计 算。在获得大于等于4颗卫星的星历和PN码到达时间之后，即可以计算 接收机位置，同时得到接收机时间相对于卫星时间的钟偏809。该过程包 括首先根据星历和PN码到达时间计算卫星的位置；进一步地，依据以 下方程组计算接收机位置.-
P - V"。"-义丽)2 + O,爐-y匿)2 + 0加2 — z證)2 +6"
p = V(u - x匿)2+一 ;w )2 + (&。 - z證)2 +
P = V(、。M - + 0;M - >W)2 + (Z旭—;)2 +
其中/^。C'm ^为伪距，即PN码到达时间和光速C的乘积 6"-c:'a"'w h为光速和钟偏的乘积。进一步地，利用钟偏的修正可以
计算出精度更高的到达时间810。该时间是处于GPS系统时坐标系下的。 进而，利用解调出的UTC校准信息即可以计算出UTC时间811。其中秒 和秒以上级别的信息可以直接编码，利用时间代码输出单元输出。
图9为输出同步脉冲的时序图，描述了软件部分和硬件部分是如何在 时间上严格分开，进而实现脉冲信号的输出不受软件计算耗时不确定因素 的影响的。901、 902、 906为如图11中的硬件Tick生成器生成的连续tick 信号。907表征了UTC时间(即绝对时间)的一个整秒，也就是硬件需要 输出OnePPS整秒脉冲信号的时刻。由于tick信号是由硬件产生的，所以 tick信号的间隔是严格精准的，只和晶振的频率稳定度有关。可以通过写 tick生成器的计数寄存器实现对tick周期的调整，这个周期需要小于1秒， 以保证两个相邻的tick信号中最多只有一个UTC整秒。本发明的一个实 施例使用0.3s作为tick信号周期，本发明的另一个实施例使用0.15s。 Tick信号周期越短，授时精度越高，但是tick信号周期的长度还受到基带处理 芯片的运算能力和功耗的限制。每个tick到来的同时，硬件锁存所有的时 间寄存器，即可以计算每个tick对应的GPS时间，进而可以计算出每个 tick时刻对应的UTC时间。这个GPS时间到UTC时间的转换在图6中已 经有详细的描述。已知相邻两个tick时刻对应的UTC时间，则可以计算 出连续两个tick时刻的时间间隔(也就是tick信号周期)对应的UTC时 间。由于tick是由晶振驱动的，禾U用计算出的tick周期对应的绝对时间即 可以计算出每个硬件时钟信号周期对应的绝对时间，换而言之，实现对晶 振的校准，且该校准过程没有直接对晶振进行反馈，不需要专门的换算单 元和补偿电路，降低了系统复杂度。同时本发明对晶振的类型没有要求， 只要求晶振的短期(一个Tic周期)频率稳定度较高即可，不需要专门定 制的晶振，同样降低了成本。另外Tick周期越短，对晶振的校正越频繁， 对晶振的要求越低。这个计算过程是在903时刻完成的。之后计算UTC 的整秒时刻和下一个tick之间的差值，进一步地，转换成修正的时钟数。 这个转换过程同时包含了修正硬件计数器的延时及读取控制寄存器的延 迟。这个计算过程是在904时刻完成的。随即在905时刻写入硬件整秒脉 冲计数器的控制寄存器，计数器使能信号使能。901 906是由嵌入式处理 器运行软件实现的。在Tick+1 906时刻，tick信号触发整秒脉冲计数器， 此时所有的软件计算已经完成，计算结果已经存入整秒脉冲控制寄存器， 和软件计算已经无关。整秒脉冲计数器读入控制寄存器内的值，检测计数 器使能信号，如果是能，则开启计数器。计数器工作，当计数到整秒时钟 数寄存器的值时，也就是Tick+1和整秒时刻907时间差转换成的时钟数 时，也即UTC绝对时间整秒时亥lj，输出一定宽度的脉冲信号，即OnePPS 信号。901 906是由嵌入式处理器运行软件实现的，而906-907完全是由 硬件实现，保证了计时不受软件计算延迟不确定性的影响，保证了时间的 精准。
图IO描述了本发明的一个较优实施例的计算同步脉冲软件流程。系统 初始化1001之后，同样检测硬件Tick生成器是否输出Tick信号1002。如 果Tick上升沿来临，则进行一次计算Tick时刻对应的UTC时间1003;如果Tick上升沿没有来临，则继续等待下一次计算。该时间是对应图7中的 Tick -1 701时刻的UTC时间。随后计算一个Tick周期对应的绝对时间 1004。即图7中702和701之间的时间。进而，进行容错处理1005。计算 出的tick周期理论上偏差只取决于晶振，其误差值应该很小，如果计算值 偏差超过一个阈值即放弃。进一步地，利用上几个tick周期，预测下个tick 周期对应的时间1006。则可以计算下一个Tick (Tick+1，对应图9中的 906时刻)和下下个Tick (Tick+2，对应图7中的708时刻)时刻对应的 UTC绝对时间1007。进而可以判断UTC的整秒时刻(对应图9中的907 时刻)是否在Tick+1和Tick+2之间1008。否则，则关闭计数器1009等 待下一次计算。这样可以避免未到整秒时刻而引入的额外计算，减少功耗， 同时减少Tick时刻和整秒时刻的时间间隔，减小晶振频偏带来的误差。之 后，利用计算出的Tick周期对应的绝对时间校准晶振驱动的时钟周期 1010。经过这样的校准，系统对晶振的要求大大降低，只要求晶振短期的 频率稳定足够高即可以满足系统要求。这个短期是指在一个Tick周期内。 在这样短的间隔下，晶振的频率偏移通常是非常小的。同时Tick周期越小， 授时精度越高。本发明的一个实施例5PPM的廉价温补晶振(TXCO)的 精度等效提高了2个数量级。同时该方案不需要对晶振作任何反馈和补偿， 降低了系统的复杂度和成本，提高了可靠性。另外没有模拟电路对晶振实 时反馈，保证了两次校准之间的频率稳定度。
进一步地，计算Tick+1和UTC整秒的差值(对应图9中的906和907 之间的时间间隔)1011，进而用修正时钟数计算该时间间隔对应的时钟数， 用于硬件整秒时隙计数器计数。这个转换过程同时包含了校准系统时延的 内容。系统时延包括电缆延迟、天线群延迟和整秒时隙计数器读取寄存器 的延迟。该计数器将在图11详细描述。然后，把整秒时隙计数器使能信 号和计数值写入整秒脉冲控制寄存器1013、 1014(对应图9中的705时刻)， 随即等待tick信号的来临进行新一轮的计算。此时硬件整秒时隙计数器并 不开始工作，只有Tick+1时刻来临时，Tick生成器输出Tick信号，才会 触发硬件整秒时隙计数器开始工作。以上各步骤都是通过基带处理芯片中 嵌入式处理器软件完成的，并在Tick+1时刻之前完成，软件计算耗时的 不确定性不会影响从Tick+1时刻到UTC整秒时刻的硬件计数，保证了授时的精准。
图11描述了本发明的一个较优实施例的同步脉冲硬件结构。该模块用 以生成和UTC绝对时间整秒时刻精确对准的整秒脉冲信号。该模块主要
由整秒脉冲控制寄存器堆1101、 Tick生成器1102，整秒时隙计数器1103 三个模块组成。其中整秒脉冲控制寄存器堆由低速时钟1107驱动，该时 钟和相关器的时钟是一致的。本发明的一个实施例使用5.555MHz，本发 明的另一个实施例使用5.714MHz。整秒时隙计数器和Tick生成器是由高 速时钟1104驱动。本发明的一个实施例使用lOOMHz。低速时钟是由高速 时钟分频获得，从而保证两个时钟之间是同步的。高速时钟的引入使得整 秒时隙计数器的时钟分辨率大大提高，而系统其他部分使用低速时钟降低 了功耗。三个模块都同一个复位信号1105控制复位。Tick生成器用于产 生tick信号1113，实际上就是一个可配置的计数器。该生成器内部有个寄 存器，可以通过数据线1108，在由地址线1109选择该地址且写使能信号 1106使能时，写起计数器，实现改变Tick长度的目的。
整秒脉冲控制寄存器堆主要包括两个寄存器计数器使能寄存器1110 和时隙时钟数寄存器1111。这两个寄存器同样可以通过写使能信号1106、 地址线1108、数据线1109的组合被改写。时隙时钟数寄存器用以存储计 算出用高速时钟的时钟数表示的Tick时刻和整秒时刻的时隙，即图10中 012过程计算出的结果。计数器使能信号存储器用以锁存整秒时隙计数器 的使能信号。在Tick上升沿来临的时候，整秒时隙计数器检测使能信号， 如果使能，则读入存储的时隙时钟数，计数器开始工作。当计数器溢出时 输出OnePPS脉冲信号1112，维持一段时间高电平后变为低电平。这个维 持时间可调， 一个广为接受的值为lms。
图12描述了本发明的一个较优实施例的输出同步脉冲硬件逻辑流程 图，其硬件结构如图9所示。系统上电初始化1201之后，整秒时隙计数 器903等待由Tick生成器902生成的Tick信号1202。 Tick信号上升沿来 临则触发整秒计数器工作，锁存Tick信号1203，进而读入整秒脉冲控制 寄存器堆中的使能信号和整秒时隙时钟数1204。如果使能信号使能，则计
21数器工作1206，直至计数器溢出907;否则等待下一次Tick信号的来临。 1208~1211步骤是实现一定宽度的整秒脉冲信号。该宽度由电平宽度计数 器控制，可以根据不同应用调整。 一个典型的应用为lms。
在前面的讨论中，本发明是参照美国全球定位系统(GPS)来描述的。 然而，应当理解，这些方法同样适用于类似的卫星定位系统，如俄罗斯的 格洛纳斯(Glonass)系统，欧洲的伽利略(Galileo)系统和中国的北斗1 及北斗2系统。所使用的术语"GPS"还包括这样一些卫星定位系统，如 俄罗斯的格洛纳斯(Glonass)系统，欧洲的伽利略(Galileo)系统和中国 的北斗1及北斗2系统。术语"GPS信号"包括来自另一些卫星定位系统 的信号。
上文中，已经描述了基于全球定位系统接收机的低成本授时与同步方 法及设备。尽管本发明是参照特定实施例来描述的，但很明显，本领域的 普通技术人员，在不偏移权利要求书所限定的发明范围和精神的情况下， 还可以对这些实施例作各种修改和变更。因此，说明书和附图是描述性的， 而不是限定性的。
以上所述，仅为本发明中的具体实施方式
，但本发明的保护范围并不 局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可轻易想 到的变换或替换，都应涵盖在本发明的包含范围之内。因此，本发明的保 护范围应该以权利要求书的保护范围为准。
权利要求
1. 一种全球定位系统的授时与同步方法，其特征在于，包括计算协调世界时间步骤，通过软件方法计算协调世界时间；计算同步脉冲步骤，通过软件方法和硬件方法计算同步脉冲；对晶振校准步骤，通过计算出的协调世界时间对晶振进行软校准；对外部设备授时步骤，通过时间代码和同步脉冲信号的组合实现对外部设备授时。
2. 如权利要求1所述的授时与同步方法，其特征在于，所述计算协调 世界时间步骤包括解算同步信号上升沿来临时，硬件锁存时间寄存器；解调全球定位系统卫星的导航电文；计算伪随机噪声到达时间；当大于等于4颗卫星有效用时计算接收机位置以及接收机时间和卫 星时间之间的钟偏；计算修正的到达时间； 计算协调世界时间。
3. 如权利要求1所述的授时与同步方法，其特征在于，所述计算同步 脉冲步骤中的软件方法包括计算解算同步信号时刻对应的协调世界时间；计算一个解算同步信号周期对应的协调世界时间；修正晶振驱动的时钟周期；计算协调世界时间整秒时刻和下一个解算同步信号时刻之间的时间差；计算该时隙对应的时钟周期；将计数器使能信号和时隙时钟数存入硬件同步脉冲的控制寄存器 堆的相应寄存器。
4. 如权利要求i所述的授时与同步方法，其特征在于，所述计算同步脉冲步骤中的硬件方法包括整秒时隙计数器等待解算同步信号，解算同步信号上升沿来临则触 发整秒计数器工作；锁存解算同步信号；读入整秒脉冲控制寄存器堆中的使能信号和整秒时隙时钟数； 如果使能信号使能，则计数器工作，直至计数器溢出； 否则等待下一次解算同步信号的来临。
5. 如权利要求1所述的授时与同步方法，其特征在于，所述对晶振校 准步骤，包括计算每个解算同步对应的全球定位系统时间； 计算出每个解算同步时刻对应的协调世界时间； 计算出连续两个解算同步时刻的时间间隔对应的协调世界时间； 利用计算出的解算同步信号周期对应的绝对时间计算出每个硬件 时钟信号周期对应的绝对时间，实现对晶振的校准。
6. 如权利要求1所述的授时与同步方法，其特征在于，所述计算出同 步脉冲步骤的软件部分和硬件部分是在时间上是严格分开的。
7. 如权利要求6所述的授时与同步方法，其特征在于，所述计算同步 脉冲步骤的软件部分和硬件部分在时间上严格分开是通过以下步骤实现 的在软件计算结束后，写入硬件整秒脉冲计数器的控制寄存器，解算同 步信号触发整秒脉冲计数器。
8. 如权利要求1所述的授时与同步的方法，其特征在于，所述计算同 步脉冲步骤中，在解算同步信号上升沿来临时，整秒时隙计数器检测使能 信号，使能，则读入存储的时隙时钟数，计数器开始工作，计数器溢出时 输出整秒脉冲信号，维持一段时间高电平后变为低电平。
9. 如权利要求1所述的授时与同步方法，其特征在于，所述计算同步 脉冲步骤中，先执行软件部分，再执行硬件部分。
10. 如权利要求3所述的授时与同步方法，其特征在于，所述计算 协调世界时间整秒时刻和下一个解算同步时刻的时间差的过程包含了系 统延迟的修正。
11. 如权利要求10所述的授时与同步方法，其特征在于，所述系统延迟包括天线群延迟、天线电缆的延迟、整秒脉冲控制寄存器读取延迟和 时隙时钟数计数器输出延迟。
12. 如权利要求1所述的授时与同步方法，其特征在于，所述计算 同步脉冲步骤中的软件方法的所有计算过程是在一个解算同步信号周期 内完成的。
13. 如权利要求5所述的授时与同步方法，其特征在于，所述连续 解算同步时刻由硬件解算同步信号生成器生成。
14. 如权利要求4所述的授时与同步方法，其特征在于，所述解算 同步信号周期小于1秒。
15. 如权利要求1所述的授时与同步方法，其特征在于，所述对外 部设备授时是通过与协调世界时间同步实现各授时设备之间的同步。
16. —种全球定位系统的授时与同步的设备，包括外部晶振捕获模 块，跟踪模块，定位解算模块，其特征在于，包括协调世界时间解算单元， 内部频率校准单元，实时时钟，时区时间换算单元，同步脉冲生成单元， 时间代码输出单元和全球定位系统专用授时天线。
17. 如权利要求16所述的授时与同步的设备，其特征在于，所述同 步脉冲生成单元包含整秒脉冲控制寄存器堆，解算同步信号生成器和整秒 时隙计数器。
18. 如权利要求16所述的授时与同步的设备，其特征在于，所述实 时时钟是外部电池供电。
19. 如权利要求16所述的授时与同步的设备，其特征在于，所述实 时时钟是在全球定位系统信号缺失情况下，继续对外部设备授时。
20. 如权利要求17所述的授时与同步的设备，其特征在于，所述整 秒脉冲控制寄存器堆由低速时钟驱动。
21. 如权利要求17所述的授时与同步的设备，其特征在于，所述整 秒时隙计数器和解算同步信号生成器是由高速时钟驱动。
22. 如权利要求16所述的授时与同步的设备，其特征在于，所述实 时时钟中的低速时钟是由高速时钟分频获得。
23. 如权利要求17所述的授时与同步的设备，其特征在于，所述整 秒脉冲控制寄存器堆，解算同步信号生成器，整秒时隙计数器都由同一个复位信号控制复位。
24. 如权利要求17所述的授时与同步的设备，其特征在于，所述整秒脉冲控制寄存器堆包括计数器使能寄存器和时隙时钟数寄存器。
25. 如权利要求24所述的授时与同步的设备，其特征在于，所述计 数器使能寄存器和时隙时钟数寄存器通过写使能信号，地址线，数据线的 组合被改写。
26. 如权利要求17所述的授时与同步的设备，其特征在于，所述整 秒时隙计数器由解算同步信号触发。
全文摘要
本发明是一种全球定位系统接收机的低成本授时与同步方法及设备，涉及时间的授予及同步领域，尤其涉及基于全球定位系统的，例如美国的全球定位系统(GPS)，在基带处理芯片级别实现的低成本授时与同步领域。本发明改进了基于全球定位系统的授时与同步方法，基于全球定位系统基带处理芯片设备实现。该发明通过全球定位系统计算出的协调世界时间对晶振进行软校准，通过时间代码和同步脉冲信号的组合实现对外部设备授时，利用低成本的晶振即可实现高精度授时。同时该发明不需要以硬件形式对晶振进行校准，大大简化了系统设计，降低了成本，同时具备硬件开销小，可扩展性强，可靠性高等优点。
文档编号H03L7/00GK101430372SQ20071017693
公开日2009年5月13日 申请日期2007年11月7日 优先权日2007年11月7日
发明者健 李, 睿 郑, 杰 陈 申请人:中国科学院微电子研究所