专利名称：一种具有频率抖动特性的振荡器电路的制作方法
技术领域：
本申请涉及一种具有频率抖动特性的振荡器电路。
背景技术：
在开关电源中通过提高开关频率来减小外围器件尺寸。然而开关频率的增加带来 了一些弊端，其中之一就是增大了开关电源的电磁干扰EMI( ELECTRO-MAGNETIC Interference)。如果开关电源的电磁干扰大，会直接影响后面所接的负载电路乃至 整个系统的正常工作。因此开关电源的电磁干扰噪声的大小已经成为衡量开关电源性 能的重要参考指标。
开关电源在快速开关过程中存在大的di/dt和dv/dt，其开关噪声能量集中在开 关频率及其谐波频率上，使其难以达到EMI的规格要求。为了减小开关电源的EMI噪 声，可以通过调制开关频率，产生边带，扩大噪声频谱，来减少开关频率及其谐波频 率上的噪声能量。在调制开关频率的设计中，具有频率抖动特性的振荡器设计是关键。
芯片中频率抖动振荡器的设计要兼顾芯片面积和成本。在频率抖动振荡器的设计
中调制电流的产生是关键。如果采用模拟的实现办法，即采用电流源对电容的充放电 生成低频率的锯齿电压，再把锯齿电压转换成调制电流的方式来实现，所需的芯片面 积就会很大，大大增加了芯片成本。图1是模拟方法产生调制电流的电路。该电路包 含低频率锯齿电压波形产生电路ll和电压到电流转换电路12。为了产生低频率变化
的锯齿电压，由<:，=/，对于A"的量级为V,"的量级S，如果I的量级为uA，
得出C的量级为uF,在芯片中要实现此量级电容的成本是非常高的，所以就要求两个 电流源的电流I要足够的小，以使电容C尽量小，而足够小的电流的生成也会增加芯 片面积。
发明内容
为了避免模拟实现方法的缺陷，本发明提出了一种新的调制电流的产生电路。该电路是利用负反馈网络，通过周期性地改变负反馈网络中的一个电阻的阻值来产生周 期性的小电流，并与固定电流相叠加产生所需要的调制电流，进而提出了一种具有频 率抖动特性的振荡器电路。
具体来说，本发明提出了一种具有频率抖动特性的振荡器，其特征在于，包含 参考电流调制电路，包括一个负反馈控制环路和三组电流镜，所述第一、第二组电流 镜通过所述负反馈控制环路与第三组电流镜相连，第三组电流镜的输出接振荡器主体 电路的输入端；振荡器主体电路，包括比较器、D触发器、第四、第五组电流镜、两 个传输门、两个电容、两个反相器、五个醒0S晶体管，所述比较器的输出端连接所 述D触发器的输入端，并通过第一丽0S晶体管接地，所述D触发器的输出端连接两 个反相器，所述第四组电流镜的输出端连接所述第五组电流镜的输入端，所述第五组 电流镜的输出端分别通过第一、第二传输门与所述第一、第二电容相连。
比较好的是，所述负反馈控制环路进一步包含 一固定电阻、 一可变电阻网络、 四个丽0S晶体管和一补偿电容，第一 醒0S晶体管的栅端和漏端相连并与第二丽0S 晶体管的栅端相连，第一和第二丽0S晶体管的漏端分别接到第一组电流镜的两输出 端，第三醒OS晶体管的栅端接到第二NMOS晶体管的漏端上，同时也接到所述补偿电 容的第一端，所述补偿电容的第二端接地，第三醒OS晶体管的漏端连接第三组电流 镜的输入端，第三丽0S晶体管的源端与第二组电流镜的第一输出端、第一醒0S晶体 管的源端和可变电阻网络的第一端相连，第二组丽0S电流镜第二输出端连接第一组 电流镜的输入端，第二组电流镜的输入端连接一输入参考电流，第二刚OS晶体管的 源端连接所述固定电阻的第一端，所述固定电阻的第二端连接所述可变电阻网络的第 二端相连，所述电阻网络的第二端和所述固定电阻的第二端可直接接地；其中，所述 醒0S晶体管的衬底都接地。
比较好的是，所述控制环路进一步包含第四NMOS晶体管，所述第四醒OS晶体 管的漏极与所述固定电阻的第二端相连，所述第四蘭0S晶体管的栅端与漏端相连。
比较好的是，所述可变电阻网络进一步包含 一逻辑控制电路，包含十一个电阻、 八个开关和调节电阻阻值，其中，第一电阻的第一端作为可变电阻网络的第一端，第 一电阻的第二端接第二电阻的第一端和第三电阻的第一端。第三电阻的第二端接第一 开关的第一端，同时也接到第四电阻的第一端，第四电阻的第二端接到第二开关的第 一端，同时也接到第五电阻的第一端，第五电阻的第二端接到第三开关的第一端，同 时也接到第六电阻的第一端，第六电阻的第二端接到第四开关的第一端，同时也接到第七电阻的第一端，第七电阻的第二端接到第五开关的第一端，同时也接到第八电阻 的第一端，第八电阻的第二端接到第六开关的第一端，同时也接到第九个电阻的第一 端，第九个电阻的第二端接到第七开关的第一端，同时也接到第十个电阻的第一端， 第十个电阻的第二端接到第八开关的第一端，同时也接到第十一个电阻的第一端。第 二电阻的第二端、第十一个电阻的第二端、八个开关的第二端相连作为可变电阻网络 的第二端。
比较好的是，所述逻辑控制电路进一步包含四个输入端，八个输出控制端，其 中，第一输入端接周期为Td/8且占空比为50%的第一脉冲源，第二输入端接周期为
Td/4且占空比为50%的第二脉冲源，第三输入端接周期为Td/2的频率抖动周期且占 空比为50%的第三脉冲源，第四输入端接周期为Td且占空比为50%的第四脉冲源，其 中Td为一频率抖动周期；其中，第一输出控制端连接所述可变电阻网络的第八开关 的控制端，第二输出控制端接可变电阻网络的第七开关的控制端，第三输出控制端连 接所述可变电阻网络的第六开关的控制端，第四输出控制端连接所述可变电阻网络的 第五开关的控制端，第五输出控制端连接所述可变电阻网络的第四开关的控制端，第 六输出控制端连接所述可变电阻网络的第三开关的控制端，第七输出控制端连接所述 可变电阻网络的第二开关的控制端，第八输出控制端连接所述可变电阻网络的第一开 关的控制端。所述四个脉冲源通过所述逻辑控制电路，控制八个输出端按照第一输出 控制端至第七输出控制端，第七输出控制端至第一输出控制端的顺序周期性地依次输 出高电平控制信号，周期性地改变所述可变电阻网络的等效电阻阻值。
比较好的是，所述振荡器主体电路中，所述比较器的反相输入端接一电压参考 源，所述比较器的同相输入端接第二组电流镜的输出端，并与两传输门的第一端相连， 所述比较器的输出端与D触发器的时钟输入端、第五NMOS晶体管的漏极相连，所述 D触发器的D端与其输出端相连，同时与第一反相器的输入端、第一传输门PM0S管的 栅端、第二传输门蘭OS晶体管的栅端、第一丽OS晶体管的栅端相连，所述D触发器 的输出端与第一传输门的栅端、第二传输门的栅端、第三陋OS晶体管的栅端相连， 所述D触发器的复位端接控制信，第二 NM0S晶体管的栅端、第四丽0S晶体管的栅端 和第五丽0S晶体管的栅端都与一控制信号相连，第一反相器的输出连接第二反相器 的输入，第二反相器的输出端为所述振荡器主体电路的输出脉冲信号，第一组电流镜 的输入端与第三组电流镜的输出端，第一组电流镜的输出端连接第二组电流镜的输入 端，第一传输门的第二端与第一NMOS晶体管的漏端、第二醒OS晶体管的漏端、第一电容的第一端相连，第二传输门的第二端与第三醒0S晶体管的漏端、第四醒0S晶 体管的漏端、第二电容的第一端相连。第一、第二电容的第二端都接地；其中，所 述五个剛0S晶体管的源端和衬底端都接地。 .
比较好的是，所述第一传输门为PM0S管，所述第二传输门为NM0S管；所述控制 信号初始为高电平，正常工作后为低电平。
本发明的电路通过周期性地调节控制环路中可变电阻网络的等效电阻阻值，参考 电流被调制成周期性变化的电流，并被用作振荡器的充电电流，从而产生频率周期性 变化的振荡脉冲。本发明实现结构简单，节省芯片面积。
下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明的详细描述中， 本发明的上述和其他目的、特征和优点将显而易见。 图1为模拟方法产生调制电流的电路图； 图2为本发明中参考调制电流产生电路图； 图3为图2中可变电阻网络的一个实例电路图； 图4为图3中逻辑信号的控制波形图； 图5为本发明中振荡器主体电路具体实现电路图； 图6为图5中振荡器主体电路的波形图； 图7为本发明的具体实例电路图。
具体实施例方式
图2是本发明中的参考电流调制电路的具体实现图。其中PM0S晶体管211、PM0S 晶体管212和PM0S晶体管213组成第一组电流镜21， NM0S晶体管201、 NM0S晶体管 202和丽0S晶体管203组成第二组电流镜22， PM0S晶体管231和PM0S晶体管232 组成第三组电流镜23。第二组电流镜22的输入端连接一参考电流Iref。第三组电流 镜23的输出端为电流Iosc，即输出到振荡器主体电路(图7中50)的电流。NM0S 晶体管221、醒0S晶体管222、 刚0S晶体管223、电阻224、补偿电容260以及可变 电阻网络250组成负反馈控制环路。其中，蘭0S晶体管240是为了保证NM0S晶体管 203工作在饱和区。醒0S晶体管222的栅端和漏端短接，并与第一组电流镜21中第 一输出PM0S晶体管213的漏端、丽0S晶体管221的栅端相连。醒0S晶体管221的漏端与丽0S晶体管223的栅端相连，并与第二组电流镜22中第二输出PM0S晶体管212 的漏端以及补偿电容260的第一端相连。补偿电容260的第二端接地。刚OS晶体管 221的源端与电阻224的第一端Inl相连。丽OS晶体管222的源端与可变电阻网络 250的第一端In2端、丽OS晶体管223的源端以及第二组电流镜22的第一输出NMOS 晶体管203的漏端相连。电阻224的第二端与可变电阻网络250的第二端相连，并与 醒OS晶体管240的漏端和栅端相连。刚OS晶体管240的源端接地。丽OS晶体管223 的漏端与第三组电流镜23中输入PMOS晶体管231的栅端和漏端相连。第二组电流镜 22的第二输出丽OS晶体管202的漏端接第一组电流镜21的输入PMOS晶体管211的 栅端和漏端。电路中所有丽OS晶体管的衬底都接地，所有PMOS晶体管的衬底都接电 源VDD。
对环路反馈控制作用的分析如下所述第一组电流镜21中，PM0S晶体管212和 PMOS晶体管213的宽长比和特性要相同，以保证流过NMOS晶体管221和丽OS晶体 管222的电流相同。同时NMOS晶体管221和丽OS晶体管222的宽长比和特性相同也 相等。假设可变电阻网络250的等效电阻阻值相对于电阻224的阻值有一个减小的 变化量，由于瞬间流过两个电阻的电流相等，导致In2端的电压相对Inl端的电压变 小，由于丽0S晶体管222的电流不变，导致晶体管222的栅端电压变小，由于流过 电阻224和晶体管221的电流不变，晶体管221源端的电压不变，导致了晶体管221 漏端的电压变大，即晶体管223的栅端电压增大，从而引起晶体管223源端电压的变 大，即可变电阻网络In2端电压的变大，使ln2端的电压与Inl端的电压相等，达到 稳态。此时由于可变电阻网络的等效电阻小于电阻224的阻值，使流过可变电阻网络 的电流大于电阻224的电流。由于电阻224的电流与晶体管221和晶体管222的电流 相等，得出可变电阻网络的电流Ir大于晶体管222的电流Im，则多余的电流(A I=Ir-Im)就通过晶体管223流出.可得到电流
Iosc=Kl* (K2*Iref+AI)
其中K2为电流镜醒OS晶体管203的宽长比与NMOS晶体管201的宽长比之间的 比值，Kl为第三组电流镜的传输比，Iref为参考电流。
由以上分析可知，通过周期性地改变可变电阻网络的等效阻值，可生成周期性变 化的AI，就会得到周期性变化的电流Iosc，用该电流作为振荡器的充放电电流就会 得到频率周期性变化的脉冲波。为了提高反馈控制环路的稳定性，在晶体管221的漏 端与地之间加了补偿电容260。
9对于电阻网络的连接方式，并不局限于有八个开关的形式，可根据所要实现的频 率抖动的扩频效果选择开关的个数，本例是实现八个频率扩频的一个实例。开关的连 接方式也不局限于所有开关的第二端都连在一起的形式，单个开关还可以与单个电阻 并联，可根据所需要的电阻阻值选择任意满足要求的电阻与开关的连接方式。
图3是可变电阻网络的一个具体实例。可变电阻网络由控制电阻阻值的逻辑电路 和电阻连接电路组成。逻辑电路有四个输入端A，B，C，D，和八个输出端 Y0， Yl， Y2， Y3， Y4, Y5， Y6， Y7。而且八个输出端Y0, Yl， Y2, Y3， Y4， Y5, Y6， Y7分别控制电 阻连接电路的八个开关S8,S7,S6,S5， S4,S3，S2，S1。电路中电阻Rl的第一端接图2 中晶体管222的源端，Rl的第二端接电阻R2的第一端和电阻R3的第一端，R3的第 二端接电阻R4的第一端和开关Sl的第一端，R4的第二端接电阻R5的第一端和开关 S2的第一端，R5的第二端接电阻R6的第一端和开关S3的第一端，R6的第二端接电 阻R7的第一端和开关S4的第一端，R7的第二端接电阻R8的第一端和开关S5的第 一端，R8的第二端接电阻R9的第一端和开关S6的第一端，R9的第二端接电阻R10 的第一端和开关S7的第一端，RIO的第二端接电阻Rll的第一端和开关S8的第一端， Rll的第二端、R2的第二端和八个开关的第二端相连，并接到图2中晶体管240的漏 端。
逻辑信号的控制波形如图4所示。通过逻辑电路输出的控制信号，周期性的改变 可变电阻网络的等效电阻值，通过图2的负反馈环路的控制得到周期性变化的电流， 通过振荡器主体电路，从而得到频率周期性变化的振荡脉冲。
图5是本发明振荡器主体电路的具体实现电路。其中E腦为使能信号，初始为高 电平，正常工作后为低电平。VREF为比较器310的精准参考电压。丽0S晶体管331 和丽0S晶体管332组成第四组电流镜24， PM0S晶体管341和PM0S晶体管342组成 第五组电流镜。
图2的输出电流lose通过第四组电流镜24和第五组电流镜25的镜向产生充电 电流1342。充电电流1342通过传输门350对电容352进行充电操作，充电电流1342 通过传输门355对电容357进行充电操作。控制传输门350和传输门355导通的信号 成反相，即当充电电流1342对电容352充电时，CR信号为低电平，CRN信号为高电 平，传输门350导通，传输门335关断，充电电流1342不对电容357充电，电容357 的电荷通过导通的丽0S晶体管354对地释放。相反，当充电电流1342对电容357充 电时，CR信号为高电平，CRN信号为低电平，传输门355导通，传输门350关断，充电电流1342不对电容352充电，电容352的电荷通过导通的丽0S晶体管353对地释 放。通过ENN信号驱动醒0S晶体管351、刚0S晶体管356和NMOS晶体管313的栅极， 初始状态时电容352两端的电压、电容357两端的电压以及比较器310的输出电平都 复位为低电平。与比较器310的输出端相连的D触发器，其D端与5端短接，复位端
S高电平有效，而且当复位端有效时，Q端为高电平，5端为低电平。因此初始状态 时，通过ENN复位信号的控制，CRN端为高电平，CR端为低电平。CR信号通过反相 器311和反相器312输出初始电平为低电平的PLS信号。正常工作后，ENN信号变为 低电平，由于CRN端为高电平，CR端为低电平，传输门350导通，传输门355关断， 醒0S晶体管353关断，NMOS晶体管354导通，电流1342对电容352充电，电容357 的电荷通过晶体管354对地释放。当电容352的电压达到比较器310的参考电压VREF 后，比较器310的输出由低电平变为高电平，导致D触发器320的输出电平翻转，即 CRN变为低电平，CR变为高电平。这时传输门350关断，传输门355导通，晶体管 353导通，晶体管354关断，1342对电容357进行充电，电容352的电荷通过晶体管 353对地释放，由于此时电容357两端的电压小于VREF,比较器310的输出由高电平 变为了低电平。当电容357的电压升到VREF,比较器310的输出由低电平又变为高 电平，导致D触发器320的输出电平翻转，即CRN变为高电平，CR变为低电平。这 时电流1342变为对电容352充电，如此反复，在PLS端就得到周期性振荡的脉冲波。 脉冲波的占空比可通过电容352和电容357的比值设置。假设C352/C357=l/4，就得到 了占空比为80%的正脉冲波。图6给出了 Vramp和PLS的波形。
图5所示的振荡器主体电路的优点在于第一，通过一个电流1342对两个成比 例的电容充电实现脉冲占空比的设置，所得脉冲占空比的误差小。第二，对于产生 同样频率和占空比精度的振荡脉冲来讲，本发明的振荡器只使用一个参考电压和一个
比较器进行电平比较控制，与使用两个参考电压和两个比较器进行电平比较控制的传 统振荡器来比较，所用的芯片面积更小。
图7给出了本发明的整体电路，由图2的调制电流产生电路20和图5的振荡器 主体电路50组成。
前面提供了对较佳实例的描述，以使本领域内的任何技术人员可使用或利用本发 明。对这些实例的各种修改对本领域内的技术人员是显而易见的，可把这里所述的总 的原理应用到其他实例而不具有创造性。因而，本发明将不限于这里所示的实例，而 应依据符合这里所揭示的原理和新特征的最宽范围。
1权利要求
1、一种具有频率抖动特性的振荡器，其特征在于，包含参考电流调制电路，包括一个负反馈控制环路和三组电流镜，所述第一、第二组电流镜通过所述负反馈控制环路与第三组电流镜相连，第三组电流镜的输出接振荡器主体电路的输入端；振荡器主体电路，包括比较器、D触发器、第四、第五组电流镜、两个传输门、两个电容、两个反相器、五个NMOS晶体管，所述比较器的输出端连接所述D触发器的输入端，并通过第一NMOS晶体管接地，所述D触发器的输出端连接两个反相器，所述第四组电流镜的输出端连接所述第五组电流镜的输入端，所述第五组电流镜的输出端分别通过第一、第二传输门与所述第一、第二电容相连。
2、 根据权利要求l所述的电路，其特征在于，所述负反馈控制环路进一步 包含一固定电阻、 一可变电阻网络、四个NMOS晶体管和一补偿电容，第一丽0S 晶体管的栅端和漏端相连并与第二蘭0S晶体管的栅端相连，第一和第二丽0S晶 体管的漏端分别接到第一组电流镜的两输出端，第三刚0S晶体管的栅端接到第 二刚OS晶体管的漏端上，同时也接到所述补偿电容的第一端，所述补偿电容的 第二端接地，第三画0S晶体管的漏端连接第三组电流镜的输入端，第三陋0S晶 体管的源端与第二组电流镜的第一输出端、第一 NM0S晶体管的源端和可变电阻 网络的第一端相连，第二组醒0S电流镜第二输出端连接第一组电流镜的输入端， 第二组电流镜的输入端连接一输入参考电流，第二蘭0S晶体管的源端连接所述 固定电阻的第一端，所述固定电阻的第二端连接所述可变电阻网络的第二端相 连，所述电阻网络的第二端和所述固定电阻的第二端可直接接地；其中，所述腿OS晶体管的衬底都接地。
3、 根据权利要求l所述的电路，其特征在于，所述负反馈控制环路进一步 包含第四醒0S晶体管，所述第四醒0S晶体管的漏极与所述固定电阻的第二端相连，所述第四刚0S晶体管的栅端与漏端相连。
4、 根据权利要求1所述的电路，其特征在于，所述可变电阻网络进一步包含 一逻辑控制电路，包含H"^ —个电阻、八个开关和调节电阻阻值，其中，第一电阻的第一端作为可变电阻网络的第一端，第一电阻的第二端接第二电阻的第一 端和第三电阻的第一端。第三电阻的第二端接第一开关的第一端，同时也接到第 四电阻的第一端，第四电阻的第二端接到第二开关的第一端，同时也接到第五电 阻的第一端，第五电阻的第二端接到第三开关的第一端，同时也接到第六电阻的 第一端，第六电阻的第二端接到第四开关的第一端，同时也接到第七电阻的第一 端，第七电阻的第二端接到第五开关的第一端，同时也接到第八电阻的第一端， 第八电阻的第二端接到第六开关的第一端，同时也接到第九个电阻的第一端，第 九个电阻的第二端接到第七开关的第一端，同时也接到第十个电阻的第一端，第 十个电阻的第二端接到第八开关的第一端，同时也接到第十一个电阻的第一端。 第二电阻的第二端、第十一个电阻的第二端、八个开关的第二端相连作为可变电 阻网络的第二端。
5、 根据权利要求4所述的电路，其特征在于，所述逻辑控制电路进一步包含四个输入端，八个输出控制端，其中，第一输入端接周期为Td/8且占空比为50% 的第一脉冲源，第二输入端接周期为Td/4且占空比为50y。的第二脉冲源，第三输入 端接周期为Td/2的频率抖动周期且占空比为50%的第三脉冲源，第四输入端接周期 为Td且占空比为50%的第四脉冲源，其中Td为一频率抖动周期；其中，第一输出控制端连接所述可变电阻网络的第八开关的控制端，第二输出控 制端接可变电阻网络的第七开关的控制端，第三输出控制端连接所述可变电阻网络的 第六开关的控制端，第四输出控制端连接所述可变电阻网络的第五开关的控制端，第 五输出控制端连接所述可变电阻网络的第四开关的控制端，第六输出控制端连接所述 可变电阻网络的第三开关的控制端，第七输出控制端连接所述可变电阻网络的第二开 关的控制端，第八输出控制端连接所述可变电阻网络的第一开关的控制端。所述四个 脉冲源通过所述逻辑控制电路，控制八个输出端按照第一输出控制端至第七输出控制 端，第七输出控制端至第一输出控制端的顺序周期性地依次输出高电平控制信号，周 期性地改变所述可变电阻网络的等效电阻阻值。
6、 根据权利要求l所述的电路，其特征在于，所述振荡器主体电路中，所述比较器的反相输入端接一电压参考源，所述比较器的同相输入端接第二组 电流镜的输出端，并与两传输门的第一端相连，所述比较器的输出端与D触发器的时 钟输入端、第五陋0S晶体管的漏极相连，所述D触发器的D端与其输出端相连，同时 与第一反相器的输入端、第一传输门PMOS管的栅端、第二传输门應0S晶体管的栅端、 第一丽OS晶体管的栅端相连，所述D触发器的输出端与第一传输门的栅端、第二传输门的栅端、第三醒0S晶 体管的栅端相连，所述D触发器的复位端接控制信，第二NMOS晶体管的栅端、第四 丽0S晶体管的栅端和第五丽0S晶体管的栅端都与一控制信号相连，第一反相器的输 出连接第二反相器的输入，第二反相器的输出端为所述振荡器主体电路的输出脉冲信 号，第一组电流镜的输入端与第三组电流镜的输出端，第一组电流镜的输出端连接第 二组电流镜的输入端，第一传输门的第二端与第一醒OS晶体管的漏端、第二醒OS晶 体管的漏端、第一电容的第一端相连，第二传输门的第二端与第三丽OS晶体管的漏 端、第四醒OS晶体管的漏端、第二电容的第一端相连。第一、第二电容的第二端都 接地；其中，所述五个隨OS晶体管的源端和衬底端都接地。
7、根据权利要求6所述的电路，其特征在于，所述第一传输门为PM0S管，所述第二传输门为NM0S管； 所述控制信号初始为高电平，正常工作后为低电平。
全文摘要
本发明提供了一种具有频率抖动特性的振荡器电路，包含了参考电流调制电路和振荡器主体电路。其中参考电流调制电路主要包含一固定电阻、一可变电阻网络、一补偿电容和四个NMOS晶体管组成的负反馈控制环路。振荡器主体电路主要包含两个传输门、两个电容、一比较器、一D触发器、两个电流镜、五个NMOS控制晶体管和两个反相器。通过周期性地调节控制环路中可变电阻网络的等效电阻阻值，参考电流被调制成周期性变化的电流，并被用作振荡器的充电电流，从而产生频率周期性变化的振荡脉冲。本发明实现结构简单，节省芯片面积。
文档编号H03H7/25GK101499787SQ20081003344
公开日2009年8月5日 申请日期2008年2月2日 优先权日2008年2月2日
发明者何朝辉, 关彦青, 屈艾文 申请人:华润矽威科技(上海)有限公司