专利名称：可调的数字锁定检测器的制作方法
技术领域：
本发明涉及一种锁相回路(phase lock loop,PLL)的锁定检测器，尤其是涉 及一种可调的数字锁定检测器。
背景技术：
锁相回路为 一种可以产生与 一输入信号的相位及频率匹配的一振荡信 号的电子线路。在实际的应用上，锁相回路常被用来产生一可以追踪一数据 信号(输入信号)的相位及频率的一时钟信号(振荡信号)。除了如上所述的同 步的应用之外，锁相回路也可以用来解调调频(frequency modulation, FM)的 信号，以及当成一频率合成器，从一较低频的参考信号产生稳定、高频的时 钟信号。其它的线路可以通过该锁相回路所产生的时钟信号得知该时钟信号何 时锁住该数据信号。 一般而言，锁定检测器于时钟信号及数据信号同步时， 提供锁定指标的一线路。在实际的应用上，时钟信号及数据信号间，相位和 频率完全锁定是不可能的， 一般而言，相位和频率的锁定，存在一个可接受 的误差。因此，该锁定^r测器常被用来决定时钟信号和数据信号的相位和频 率的误差是否在一个特定的区间范围内。请参考图1。图1为现有技术的一锁定检测器100的示意图。锁定检测 器100比较一参考时钟CLKREF与一振荡时钟CLKvco以产生一锁定信号 LCOK。锁定检测器100包含一分频器102, —边缘检测器104, —计数器 106， 一4企测器108， 一第一延迟线路110, —第二延迟线路112,以及一相 位取样器114。分频器102接收参考时钟CLKREF并将之分频为N等份。边 缘检测器104检测该被分频的振荡器时钟的正或负边缘，以便计数器106可 以计数该被分频的振荡器时钟的边缘以产生一计数M。当计数M等于N时， 参考时钟CLKREF和振荡时钟CLKvco是匹配的。相位取样器114在参考时 钟CLKREF经过第一延迟线路110之后，比较参考时钟CLKREF与振荡时钟 CLKvco。如果被延迟的参考时钟的相位落在参考时钟CLKREF的相位与经过
第二延迟线路112的振荡时钟CLKvco的相位之间，例如一锁定区间，相位 取样器114会产生一锁定信号LOCK来表示该锁相回路已经成功地锁住频率 及相位了。在现有技术的锁定检测器100中，第一延迟线路110与第二延迟线路 112两者均是模拟延迟线路。因此由第一延迟线路110及第二延迟线路112 所提供的延迟很容易受到工艺、温度、以及偏压的改变等的影响。发明内容本发明披露一种可调的数字锁定检测器，包含一可变计数器， 一状态检 测器，以及一判断器。该可变计数器，用来接收一输入时钟以及一参考时钟， 并产生一输出信号，当该可变计数器计数该输入时钟的边缘数到达一计数目 标时，转换该可变计数器的一输出信号，其中该计数目标包含了用来定义一 锁定区间的一预设数字以及一偏移数字。该状态检测器，耦接于该可变计数 器，用来产生一锁存信号，该锁存信号用来根据该参考时钟的一边缘以及该 可变计数器输出信号的一转换边缘，标示一领先状态或一落后状态，并随之 调整该偏移数字。该判断器耦接于该状态检测器，用来产生一锁定信号，以 标示出在该锁定区间中，该输入时钟实质上被锁到该参考时钟。本发明还披露一种检测一锁相回路中 一输入时钟以及一参考时钟间的 一锁定的方法，该方法包含基于一预设数字以及一可变的偏移数字，提供 一锁定区间；当边缘的数目计数到等于该预设数字及该可变的偏移数字之和 时，转换一可变计数器的一输出信号；根据一参考时钟的边缘以及该可变计 数器输出信号的一转换边缘，产生一锁存信号；根据该锁存信号调整该可变 的偏移数字；以及当在该锁定区间中，该输入时钟实质上锁到该参考时钟时， 产生一锁定信号。
图1为现有技术的一锁定检测器的示意图。 图2为本发明的一可调的数字锁定检测器的示意图。 图3为图2可调的数字锁定检测器的判断器的示意图。 图4-图7即根据本发明的可调的数字锁定检测器所绘的一数字控制锁 定区间的示意图。
附图符号说明100锁定检测器102分频器104边缘检测器106计数器108检测器110第一延迟线路〗12第二延迟线路114相位取样器200可调的数字锁定检测器210可变计数器220锁存器230领先/落后纟企测器240判断器250第一分频器260第二分频器270反相器310异或门具体实施方式
请参考图2。图2为根据本发明的一可调的数字锁定检测器200的示意 图。可调的数字锁定检测器200包含一可变计数器210， 一锁存器220， 一 领先/落后检测器230，以及一判断器240。可调的数字锁定检测器200以一 振荡时钟， 一石英时钟，以及一计数M作为输入，并且输出一锁定信号 LOCK。可变计数器210有5个终端一时序终端CLK， 一计数终端 CNT—NUM(M), —偏移终端OFFSET(O), —重设终端RESET,以及一输出 终端OUT。 一参考时钟CLKFREF通过一反相器270被应用到重设终端 RESET,以及一输入时钟CLKFIN被应用到时钟终端CLK。计数终端 CNT—NUM(M)用来接收一计数M,以及偏移终端OFFSET(O)用来接收一正 偏移数字Ol或一负偏移数字-02。输出终端OUT用来产生一计数输出 CNT0UT。可变的计数器210根据从时钟终端CLK输入的输入时钟CLKFIN 上数，直到计数到达一计数目标(M+01)或(M-02),便产生如下的动作。当 计数到达计数目标(M+01)或(M-02)时，在输出终端OUT的计数输出CNT0UT从低逻辑电平转换为高逻辑电平。在参考时钟CLKFFREF的负边缘，可变的计数器210的计数数字被重设，而且在计数输出CNTout从1变成0之后， 可变的计数器210开始重新上数计数到计数目标(M+01)或(M-02)。可变的 计数器210上数计数到计数目标(M+01)或(M-02)需视现有的状态而定，即
视计数输出CNTouT的正边缘是否各别领先或落后参考时钟CLKFfref的正 边缘而定。计数M可以用下面的公式来表达 M=TCLKFREF/2 * Tclkfin其中TCLKFREF为参考时钟CLKFREF的周期，而TCLKFIN为输入时钟CLKFIN 的周期。锁存器220取样计数输出CNTouT的值并保持在锁存器220的锁存输出 LATCHout上。在锁存器220的致能终端EN，取样计数输出CNTout的功能 被一参考时钟CLKFFREF的一边缘所触发。该参考时钟CLKFfref也可当成重 设终端RESET的信号。本发明的可调的数字锁定检测器200和现有技术不同的是它使用频率 比较去设定一数字控制锁定区间。本发明的可调的数字锁定检测器200结合 计数M以及偏移数字01或-02来建立数字控制锁定区间。此作法可防止因 为工艺或温度所产生的延迟差异而造成的误差。请参考图4-图7,图4-图7 即根据本发明的可调的数字锁定检测器200所绘的 一数字控制锁定区间的示 意图。本发明的领先/落后检测器230输入锁存输出LATCHout,并输出偏移 值0(01或02)。如果领先/落后检测器230判断为一领先的情形，例如所输 入的锁存输出LATCHouT为1,于是领先/落后检测器230将提供正偏移值 01,以便将可变计数器210下一计数状态的计数目标改为(M+O1)。相反地， 如果领先/落后检测器230判断为一落后的情形，例如所输入的锁存输出 LATCHouT为0,于是领先/落后检测器230提供负偏移值-O2,以便将可变计 数器210下一计数状态的计数目标改为(M-02)。此两种情形如图4所示。当锁相回路还未被锁住时，而且输入信号的频率高于(领先于)参考频 率，可调的数字锁定检测器200的操作如图5所示。当锁相回路还未被锁住 时，而且输入信号的频率低于(落后于)参考频率，可调的数字锁定检测器200 的操作则如图6所示。当锁相回路进入锁定区间时，可调的数字锁定检测器 200的操作如图7所示。可调的数字锁定检测器200的锁定区间的大小可以 通过修改正偏移值01和负偏移值02来调整(增加或减少)。可调的数字锁定检测器200还包含一第一分频器250， 一第二分频器 260，以及2个反相器270,如图2所示。第一分频器250分频压控振荡器所 产生的振荡时钟CLKvco以产生输入时钟CLKfin,而第二分频器260分频石 英振荡器所产生石英时钟CLKxTL以产生参考时钟CLKfref。反相器270反
相参考时钟CLKFREF后再输入可变计数器210，以及判断器240。虽然第一 分频器250，第二分频器260，以及2个反相器270被包含在图2中，但此 三者并不严格地要求要能致能本发明的数字锁定检测器200 。判断器240将锁存输出LATCHout当成输入IN,并根据此输入IN及参 考时钟CLKFREF输出一锁定信号LOCK。请参考图3,图3为图2的判断器 240的示意图。判断器240包含多个互相串联耦接的D触发器DEF—1~ DEF一Y，以及一个异或门310。D触发器DEF—1 ~ DEF一Y由参考时钟CLKFREF 所控制，参考时钟CLKFREF被反相器270反相后，输入判断器240,作为D 触发器DEF一1的输入，而接着D触发器DEF一1后面串接的每一个D触发器 以它前一级串接的D触发器的输出作为输入。例如D触发器DEF—2以前一 级触发器DEF一1的输出为输入。当然，最初始的触发器DEF一1的输入来自 外部的锁存输出LATCHout。以此种方式，当此多个D触发器DEF—1 ~ DEF—Y 的输出，亦即异或门310的输入，不完全相同时，异或门310将输出一锁定 相号LOCK。例如如果从D触发器DEF—2 ~ DEF—Y来的输入均为1,但从D 触发器DEF一1来的输入为0,则异或门310输出一锁定信号LOCK。判断器 240中D触发器的数量决定判断器240的敏感度。串联耦接的D触发器越多 越不敏感，相反地，越少的D触发器，例如最少的只有串联耦接2个D触 发器的情形，判断器240就会变得很敏感。在操作上，本发明的可调的数字锁定检测器200利用数字产生的计数输 出CNTouT来判断输入时钟CLKnN领先或落后于参考时钟CLKFREF。例如， 如果计数M=8，而偏移值O的初始值为-1,若领先/落后检测器230检测输 入时钟CLKi^领先参考时钟CLKFREF,则领先/落后检测器230便输出偏移 值0为+l;同理，若领先/落后检测器230检测输入时钟CLKnN落后参考时 钟CLKn^F,则领先/落后检测器230便输出偏移值O为-l。换言之，如果输 入时钟CLK刚领先参考时钟CLKfref，可变计数器210下一计数状态的计数 目标将被设为9;如果输入时钟CLKFIN落后参考时钟CLKFREF，可变计数器 210下一计数状态的计数目标将被设为7。因此，如果输入时钟CLKnN的频 率等于参考时钟CLKFREF的频率的(8*2)=16倍，例如在参考时钟CLKFREF重 设可变计数器210之后，经过8周期的输入时钟CLKFIN，致能领先/落后检 测器230，那么计数输出CNT。uT会在参考时钟CLKFREF的每个周期都改变—, 因为计数目标会持续在7和9之间改变。如果输入时钟CLKnN的频率比参
考时钟CLKfref的頻率高出(W2"18倍以上，例如输入时钟CLKnK的频率 为参考时钟CLKFREF的频率的19倍，那么计数目标会永远设成9，而可变计 数器210的输出恒为一常数，例如l。另一方面，如果输入时钟CLKnN的频 率低于参考时钟CLKFREF的频率(7*2)=14倍以下，例如输入时钟CLKnN的 频率少于参考时钟CLKFREF的频率的13倍，那么计数目标会永远设成7，而 可变计数器210的输出恒为一常数，例如O。当通过锁存器220检测到计数 输出CNTouT持续在l(高电平)和O(低电平)之间作改变时，判断器240会输 出一锁定信号，而这种情形只有在数字锁定区间中才会发生，以本实施例来 说，也就是当输入时钟CLKnN的频率为参考时钟CLKFREF的频率的14到18 倍时才会发生。通过改变偏移值01和02的大小，可调的数字锁定检测器 200锁定区间的大小可以被精确又轻而易举地调整。请注意本发明的数字锁定检测器可以用硬件、软件、或一内建的线路 来完成。总而言之，本发明的可调的数字锁定检测器200可以通过数字线路的可 变计数器210提供锁相回路锁定情形的检测。因此本发明的可调的数字锁定 检测器200对工艺、温度、以及偏压的改变较不敏感，只和由石英产生、对工艺及温度的改变很不敏感的参考时钟CLKFREF有关。此外，本发明的可调的数字锁定检测器200也可以很精确又轻而易举地调整锁定区间的大小。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种可调的数字锁定检测器，包含一可变计数器，用来接收一输入时钟以及一参考时钟，并产生一输出信号；当该可变计数器计数该输入时钟的边缘数到达一计数目标时，转换该可变计数器的一输出信号，，其中该计数目标包含了用来定义一锁定区间的一预设数字以及一偏移数字；一状态检测器，耦接于该可变计数器，用来产生一锁存信号，该锁存信号用来根据该参考时钟的一边缘以及该可变计数器输出信号的一转换边缘标示一领先状态或一落后状态，并随之调整该偏移数字；以及一判断器，耦接于该状态检测器，用来产生一锁定信号，以标示出在该锁定区间中，该输入时钟实质上被锁到该参考时钟。
2. 如权利要求1所述的可调的数字锁定检测器，其中该状态检测器包含 一锁存器，用来根据该可变计数器的输出信号以及该参考时钟产生该锁存信号；以及一领先/落后检测器，耦接于该锁存器，用来根据该锁存信号调整该偏 移数字。
3. 如权利要求1所述的可调的数字锁定检测器，其中该判断器为一上数 /下数的计数器。
4. 如权利要求1所述的可调的数字锁定检测器，其中该判断器包含 多个触发器，互相串联耦接，且由该参考时钟来给与其时钟，其中该多个触发器的第一个触发器用来接收该锁存信号；以及一逻辑门，耦接于该多个触发器，用来根据该多个触发器的输出产生该 指示信号。
5. 如权利要求4所述的可调的数字锁定检测器，其中该逻辑门为一异或门。
6. 如权利要求1所述的可调的数字锁定检测器，还包含一第一分频器， 用来根据 一 压控振荡器的信号产生该输入时钟。
7. 如权利要求1所述的可调的数字锁定检测器，还包含一第二分频器， 用来根据一石英振荡器的信号产生该参考时钟。
8. 如权利要求1所述的数字锁定检测器，还包含一第一反相器，耦接于 该第二分频器以及一重设终端之间，以及一第二反相器，耦接于该第二分频 器以及该判断器时钟终端之间。
9. 一种检测一锁相回路中 一输入时钟以及一参考时钟间的 一锁定的方 法，该方法包含基于一预设数字以及一可变的偏移数字，提供一锁定区间；当边缘的数目计数到等于该预设数字及该可变的偏移数字之和时，转换一可变计数器的一输出信号；根据一参考时钟的边缘以及该可变计数器输出信号的一转换边缘，产生一锁存信号；根据该锁存信号调整该可变的偏移数字；以及当在该锁定区间中，该输入时钟实质上锁到该参考时钟时，产生一锁定信号。
10. 如权利要求9所述的方法，其中根据该锁存信号调整该可变的偏移 数字包含当该锁存信号标示出一领先状态，增加该可变的偏移数字。
11. 如权利要求9所述的方法，其中根据该锁存信号调整该可变的偏移 数字包含当该锁存信号标示出一落后状态，减少该可变的偏移数字。
全文摘要
一锁相回路的可调的数字锁定检测器，具有一可变计数器，一锁存器，一领先/落后检测器，以及一判断器。该可变计数器用来根据一计数目标产生一对应于一第一时钟的输出信号。该锁存器用来取样该可变计数器的输出信号，以及根据一取样结果输出一锁存信号，并调整一计数偏移。该领先/落后检测器用来接收该锁存信号，并根据一预设的锁存信号状态，输出该计数偏移。该判断器用来接收该锁存信号，并根据该锁存信号以及一第二时钟，输出一判断输出。
文档编号H03L7/08GK101399541SQ200810088470
公开日2009年4月1日 申请日期2008年3月31日 优先权日2007年9月25日
发明者陈则朋 申请人:立积电子股份有限公司