解码设备的制作方法

专利名称：解码设备的制作方法
技术领域：
本发明涉及一种用于对LDPC码才丸行解码处理的解码i殳备。
背景技术：
近年来，例如，在包括移动通信和深空通信的的通信领域以及 包括地波广播或卫星数字广播的广播领域中，已经并且正在显著进 行研究。连同该研究，还在积极地进行与编码理论相关的研究，以 才是高纠4昔编码和解码的效率。
作为码性能的理论极限，已知通过香农(C.E.Shannon)的信道 编码理论提供的香农极限。为了开发表现出与香农极限近似性能的 码，进行了关于码理论的研究。近年来，作为表现出与香农极限接 近的性能的编码方法，已经开发出称为巻积码(诸如并行级耳关巻积 码(PCCC)或串行级联巻积码(SCCC))的技术。虽然开发出了 这样的巻积码，但是关注的却是作为长期以来已知的编码方法的低 密度奇偶校验码(以下称为LDPC码)。
LDPC码首先由R.GGallager才是出，"Low density parity check codes" , Cambridge, Massachusetts: M. I. T. Press, 1963。 ot匕后，又#皮D.J.C.Mackay, "Good error correction codes based on very sparse matrices", IEEE Trans. Inf. Theory, IT-45, pp.399-431， 1999、 M.G. Luby， M. Mitzenmacher, M. A. Shokrollahi和D.A.Spielman在关于计 算J里"i仑的学才艮中的 "Analysis of low density codes and improved designs using irregular graphs" ， pp.249-258,1998等所关注。
通过近年来的研究发现，随着LDPC码的码长增加，通过巻积 码等同样获得与香农才及限近似的性能。而且，由于LDPC码具有最 小距离与码长成比例地增加的特性，所以他们具有表现出良好的相无 率特性的特征，并且有利之处还在于，在LDPC石马中，4艮少会出iE见 从巻积码的解码特;f正等》见察到的误码平台现象，如在R. G. Gallager 戶斤才皮露的，"Low density parity check codes" , IRE Trans. Inform. Theory, vol. 8, pp.21-28, Jan., 1962 (以下《尔为非专利文献1 )。
LDPC码是通过包括很少量的非零值元素的稀疏奇偶校验矩阵 H定义的线性码，并且非零值元素的数量在校验矩阵H的行和歹'J中 固定的那些码被称为规则LDPC码，而除了所述码之外的那些码被 称为不^L则LDPC石马。
按以下方式执行LDPC码的编码。特别，对校验矩阵H应用高 斯消去法和适当列的替换以产生产生矩阵G，并且基于K个信息位 的矢量s和产生矩阵G产生n位的码字的矢量c。编码的进一步详 十青4皮才皮露于G. J. C. Mackay发表的"Good error correction codes based on very sparse matrices" , IEEE Trans. Inf. Theory, IT-45, pp.399-431， 1999年10月(以下称为非专利文献2)。
作为用于LDPC石马的典型解石马方法，可以采用和积解码方法。 和积解码方法基本上等同于称为置信传播(BP)的算法。此外，通过基于在限定LDPC码的Tanner图上才喿作的消息传递 算法的迭代解码算法来对LDPC码进行解码。
在Tanner图上，每个变量节点对应于41-验矩阵H的一列，以及 每个校验节点对应于校验矩阵H的一行。此外，当算法的目标是确 定对应于来自接收到的值的每个传输符号的后验概率时，由于 LDPC码的Tanner图通常包4舌回3各，所以不能通过BP计算出^青确 的后-验概率，^旦可以使用近似计算法。然而，已知当图稀疏时，近 似技术提供了较好的结果。
同样还提出了算法(分层BP算法)，其中，通过为校验矩阵的 每行将消息P从变量节点更新到校验节点，消息(3用于在和积解码 方法中将消息a从校验节点更新到变量节点，即使迭代的次数很小， 寸旦是仍可以实现与普通和积解码方法的性能相似的性能并且还可以 减小存储量。分层BP算法被披露于例如D.E. Hocevar发表的"A reduced complexity decoder architecture via layered decoding of LDPC codes" IEEE Workshop on Signal Processing Systems, pp. 107-122， 2004 (以下-尔为非专利文献3 )。
在这样的LDPC解码过程中，必须/人关于一个码字的对凄t似然 矢量？ ？iN]或对数后验概率矢量Q = [q! q2 ... qn ... qN]
内选择校验矩阵H的每行中满足hmn= 1的那些元素，其中，M行 和N列的校验矩阵H的第n列的第m行中的元素由h^表示。例如， 如果假设NH个集合满足hmn = 1并且时间间隔由Ts表示，那么必须 2 x NH x Ts的时间，从而对每个集合执行从变量节点到校验节点的 消息的更新以及4丸行从校-验节点到变量节点的消息的更新。另夕卜， 如果从变量节点到校验节点的消息的更新和从校验节点到变量节点 的消息的更新^皮分别重复^l^于了 Ni次，则对4妄收码字进4于解码所需 的时间是2xNhxN!xTs。通常，允许用于解码的等待时间在多凄t '清况下〗氐于2 x NH x N！ x Ts,并且有些7#以结合该配置。因此，在所有节点同时^M亍用于消息更新的计算的和积解石马方 法已经被提出并披露于C， Howland和A. Blanksby发表的"Parallel Decoding Architectures for Low Density Parity Check Codes" IEEE International Symposium on Circuits and Systems, vol. 4, pp. 742-745, May. 2001 (以下称为非专利文献4)。在和积解码方法的配置中，由 于在一个时钟内扭一f亍NH个集合的计算，所以解码所需的时间为2 x N!xTs，并因此，可以显著减少等4寺时间。
另外，还提出了一种配置，其中，对校验矩阵执行行替换或列 替换，从而将校验矩阵转换为另一个校验矩阵，该另一个校验矩阵 可以由诸如Pxp个单位矩阵的成分矩阵、单位矩阵的成分中的一 个或多个1变为0的准单^f立矩阵、通过只于单4立矩阵或准单4立矩阵进 行循环移位获得的移位矩阵、为多个单位矩阵、准单位矩阵和移位 矩阵或Pxp零矩阵的总和的和矩阵的成分矩阵的组合来表示。通 过该配置，可以在LDPC码的解码过程中执行从校验节点到变量节 点的消息的更新，并且对P个消息并行地4丸行关于乂人变量节点到才交 验节点的消息的更新的计算。所述配置械j皮露于例如日本专利公开 No. 2004-343170 (以下一尔为专利文献1 )。通过该配置，可以^1寻电3各 尺寸抑制在可实现的范围内，同时抑制了用于进4亍解码的时钟数。 在该配置的情况下，解码所需的时间是2xNHxN!xTs/P。在校验 矩阵由上述成分矩阵的结合表示的情况下，其中为0矩阵的每个成 分矩阵被1替换而为非零矩阵的每个成分矩阵被1替换的M/P行和 N/P列的矩阵被称为权重矩阵。

发明内容
然而，非专利文献4的纟支术存在由于必须纟丸^f于关于在所有节点 处的并行消息更新的计算而需要增加电路尺寸的问题。此外，根据 该才支术，由于节点之间的连4妄是通过配线建立的，所以存在难以在 多个校验矩阵之间共享解码器的问题。ot匕外，在分层BP解石马方法的情况下，可以4吏用一种配置，其
中，在校验矩阵的每行中满足hmn-l的多个对数后验概率qn被同时 读出，并且关于对校验矩阵的一行的消息更新的计算被并行执行。 然而，为了实现该配置，选择器必需将对数后验概率qn存储到寄存
器中并且从例如等于码长(即，等于N )的多个对凌t后验概率qn中
选择在每行中满足hmfl的多个后验概率qn的选择器。通常，由于
LDPC码的码长为几千~几万，所以估计该配置需要增加电路尺寸。
此外，取决于将结合到用于下一代无线LAN等的情况中的应 用，所需的等待时间非常严^f各，以至于通过专利文献1的配置也不 能够满足。
因此，需要提供一种可以通过简单配置高速执行用于LDPC码 的解码处理的解码装置。
根据本发明的一个实施例，提供了 一种用于对低密度奇偶校验 码进行解码的解码装置，包括多个存储部，被配置为将关于一个 码字的对凄t似然率或对数后-验相无率存储到相互独立的地址中；以及 读出部，被配置成/人存储在存储部中的关于一个码字的对凄t似然率 或对数后验概率中，同时读出与在低密度奇偶校验码的编码处理中 4吏用的才交验矩阵的预定一4亍中的非零值元素相对应的多个对凄t似然 率或》于^:后-验;f既率。
存储部的数量可以'J 、于校验矩阵的行权重的最大值。
在该实例中，从存储部读出与校验矩阵的任一行中的非零值对 应的所有的那些对ft似然率或后 -验扭X率所需的读出次f史可以是通过 用校验矩阵的行权重的最大值除以存储部的数量获得的值向上舍入 成数字值获得的数。在该实例中，解码装置可以进一步包括存储位置确定部，祐:
配置成将关于 一 个码字的对数似然率或对数后验概率存储到存储部 中，以使与校验矩阵的任一行中的非零值元素对应的所有的对数似 然率或对凄t后验相无率，能够以通过用4交验矩阵的行权重的最大值除 以存储部的数量获得的值向上舍入成数字值获得的读出次数从存储 部中读出。
在该实例中，解码装置可以^皮配置成使得每个所述存储部均具
阵的列数除以所述存储部的数量获得的值、或通过将所获得的值加 一得到的值、或通过从所获得的值中减一得到的值相对应的地址数， 并且关于所述一个码字的所述对lt似然率或对凄史后-睑相无率^皮分别存 yf诸到所述存储部中。
在该实例中，解码装置可以:帔配置成使存^f诸位置确定产生用于 指定存储部之一和其中存储有关于一个码字的对数似然率或对数后 验概率中的每个的地址的存储位置确定信息，并且读出部基于存储
位置确定信息来同时读出多个对4故似然率或对#:后-验相无率。
在校验矩阵包括具有P行和P列的多个小矩阵的情况下，与每 个小矩阵的P个元素相对应的对数似然率或对数后验概率中的P个 可以被存储到存储部之一的一个地址中。
在解码装置中，关于一个码字的对^t似然率或对凄t后-验和无率祐L 存储到相互独立的地址中。然后，从存储在存储部中的关于一个码 字的对数似然率或对数后验相无率中，同时读出与在低密度奇偶4交马金 码的编码处理中使用的校验矩阵的预定一行中的非零值元素相对应 的多个乂于凄"以然率或对1t后-睑和无率。通过这种解码装置，可以用简单的配置高速地4丸^^氐密度奇偶 才交-验码的解码处理。
从以下描述和所附的权利要求并结合附图将显而易见本发明的 以上和其他特征和优点，在附图中，相似部件或元件用相同的参考 符号来表示。


图1是示出了 Tanner图的实例的示图2是示出了 RAM的不适当存储位置的实例的示意图3是示出了 RAM的适当存储位置的实例的示意图4是示出了应用本发明实施例的解码装置的配置实例的框
图5是示出了通过图4所示的控制器执行的软件的功能配置实 例的框图6是示出了存储位置确定处理的实例的流程图； 图7是示出了存储位置候选产生处理的实例的流程图； 图8是示出了存储位置候选校验处理的实例的流程图； 图9是示出了解码处理的实例的流程图10是示出了应用本发明的另一个实施例的解石马装置的配置 的另一个实例的才医图；以及图11是示出了个人计算机的配置实例的框图。
具体实施例方式
在详细描述本发明的优选实施例之前，描述了在所附权利要求 中所述的多个特征和以下描述的优选实施例的特定元件之间的对应 关系。然而，该描述^f又用于确认支持在权利要求中所述的发明的特 定元件被披露在本发明实施例的描述中。因此，即使在实施例的描 述中所述的 一些特定元件没有作为以下描述中的特征之一 ，但这并
不表示特定的元件不对应于该特征。相反，即4吏一些特定元件;故描 述为对应于特征之一的元件，^旦这也并不表示该元件不对应于除该 元件之外的任4可其他特征。
根据本发明的实施例，提供了 一种用于对低密度奇偶校验 (LDPC)码进行解码的解码装置，包括多个存储装置(例如， 图4中所示的RAM 100 ~ 103 ),用于将关于一个码字的对数似然率 或对凄史后-验相克率存储到相互独立的地址中；以及读出装置(例如， 执行在图9的步骤S203的处理的图5中所示的解码部202)，用于 从存储在存储装置中的关于一个码字的对数似然率或对数后验概率 中，同时读出与在低密度奇偶校验码的编码处理中使用的校验矩阵 的预定一行中的非零值元素的相对应多个对数似然率或对数后验概 率。
解码装置可以进一步包括存l诸位置确定装置(例如，图5中 所示的存〗诸位置确定部201 ),用于将关于一个码字的对凄t似然率或 对数后验概率存储到存储装置中，以便以通过用校验矩阵的行权重 的最大值除以存储装置的数量获得的值向上舍入数字值获得的读出 次数，从存储装置中读出与4交验矩阵的任一行中的非零值元素对应 的所有的对lt似、然率或对lt后-验相无率。以下将参考附图描述本发明的实施例。
首先，描述在本发明中所使用的LDPC (低密度奇偶校验码) 的解码。
例如，LDPC码是在包括移动通信和深空通信的通信领域和包 括地波或微型数字广播的广播领域中所使用的低密度奇偶校验码的 纠4普编码和解码的系统。
作为对码性能的理论极限，已知通过香农(C. E. Shannon)的 信道编码理i仑纟是供的香农4及限。为了开发表现出与香农4及限近似性 能的码， 一直在进行关于编码理论的研究。
近年来，作为表现出与香农极限接近的性能的编码方法，已经 开发出称为巻积码(诸如并行级联巻积码(PCCC)或串行级联巻 积码(SCCC ))的技术。虽然开发出了这样的巻积码，但是关注的 却是作为长期以来已知的编石马方法的LDPC石马。
近年来的研究发现，随着LDPC码的码长增加，通过巻积码等 同样获得与香农极限近似的性能。而且，由于LDPC码具有最小距 离与码长成比例地增加的特性，所以他们具有表现出很好的概率特 性的特;f正，并且有利之处还在于，在LDPC码中，4艮少会出现乂人巻 积码的解码特征等观察到的误码平台现象。
LDPC码是通过包括^艮少量的非零值元素的稀疏奇偶校验矩阵 H定义的线性码，并且非零值元素的数量在校验矩阵H的行和列中 固定的那些码被称为规则LDPC码，而除了所述码之外的那些码被 称为不失见则LDPC石马。
以下，通过将二维LDPC码作为实例来进行描述。通过基于才之 一验矩阵H产生产生矩阵G并将产生矩阵G乘以二维信息消息产生码字来实现LDPC码的编码。特别地，根据LDPC码执行编码的编 码装置首先计算满足表达式G.HT = 0的产生矩阵G以及校验矩阵H 的转置矩阵HT。此处，当产生矩阵G是KxN矩阵时，编码装置4吏 产生矩阵G乘以由K位形成的信息消息(矢量s)， 乂人而产生由N 位形成的码字的矢量c (=s , G)。通过编码装置产生的码字被映射 以使例如值为"0"的每个码位被映射到"+l"，而值为"1"的每个 码位4皮映射到"-l"，并^皮以这样映射的状态传输，然后通过预定通 信路径被接收器接收。
当校验矩阵用H表示，产生矩阵用G表示，K个信息位的矢量 用s表示，以及N位的码字的矢量用c表时示，4艮据以下表达式(1 ) 执行LDPC码的编码
c = S G …U)
同时，LDPC码的解码可以通过由Gallager l是出作为概率解码 的算法来实现，作为概率解码的算法是根据在包括还被称为消息节 点和校验节点的变量节点的Tanner图上的置信传播的消息传递算 法。
作为用于LDPC码的一个典型解码方法，可以釆用和积解码方 法。这基本等同于被称为置信传播的算法。
此处，Tanner图由图1表示，其中，校'验矩阵H作为以下表达 式(2)而给出，并且由图1中的上侧上的空白电路指示的节点:帔称 为变量节点，而由在图1中的下侧上的暗电^各指示的节点;故称为才交 -验节点。每个变量节点对应于4交-验矩阵H的一列，以及每个4交3t节 点对应于校验矩阵H的一行。虽然算法的目标是确定与来自多个接 收值的每个传输符号对应的后验概率，但是由于通常LDPC码的Tanner图包4舌回if各，所以不能通过BP计算4青确的后-3t扭克率，而偵_ 用近似计算。然而，已知当图稀疏时，近似、汰术提供4交好的结果。
1 1 10 0 0 0 0 1 10 0 L0 0 0 1 1 1
'..(2)
此处，描述了用于二维LDPC码的和积解码方法的过程,
布i:没矢量c是码长为N且校验符号数为M的二维LDPC码， 并且由以下给出的表达式(3)表示的4交-睑矩阵H限定。应注意， 在以下给出的描述中，符号"或"—"表示值到变量等的替换， 以及符号"三，，表示预定值、变量等的限定。
其中，hmn是校验矩阵H的第m行和第n列上的元素，以及变 量m和n是分别满足1^m^M和lSn^N的整凄t。
例如，当关于从接收信号获得的一个码字的对数似然率矢量A =[、X2 ... ^ ... Xn]的第n位的对凄t似然率由？tn表示时，从第m个 校验节点发送到第n个变量节点的消息由(Xmn表示，从第n个变量 节点发送到第m个校验节点的消息由|3mn表示，在和积解码方法中， 冲丸行在以下给出的步骤Al ~ A6的处理来执行解码。
此处，对数似然率^n被解释为通过以下表达式(4)给出。同 时，P (xly)表示条件概率，其中，当接收信号为y时，原始传输 符号为x。进一步地，在传输线可以-故假设为AWGN (加性高斯白噪声)通信路径并且噪声的散布用02表示时，对数似然率^可以被
解释为通过以下表达式(5)给出。
、=* …(5) 步艰《A1:初始4匕
对于满足hm「1的所有集合(m, n),消息otmn均^皮设为0。进 一步地，循环计数器l被设为1。从接收到的字矢量y = [yi y2…yn... y^中，根据以上给出的表达式(5)对所有n计算对数似然率^。
步骤A2:变量节点处理
对于满足hmn=l的所有集合(m, n)，根据以下给出的表达式 (6)计算第m个消息pmn。此处，通过B (n)表示连接到第n个 变量节点的4交验节点的数量集合。
步艰《A3: 4交-睑节点处理
对于满足hu^ 1的所有集合(m, n)，根据以下给出的表达式 (7 )计算消息amn。此处，通过A ( m )表示连接至第m个校验节 点的变量节点的数量的集合。
fnsign(Ai^ff S朝)
<formula>formula see original document page 15</formula>其中
禱{-I, S …(8)
exp(x)—l
p(x)-l …(9)
步艰《A4:估计》马字的确定
对在1 范围内的所有n计算以下给出的表达式(10)，
并且使用基于表达式(10)获得的值qn计算以下给出的表达式(11 ), 以确定估计的码字矢量c码(在本说明书中被表示为c—h，但是在 数值表达式中被表示为在其上增加有标记八的字符c )= [c—h, c—h2… c—hn ... c—hN]。此处，表达式(IO)中的qn是对数后验概率。
ll"O ,if sign(qa)=l 步骤A5:奇偶校验
如果估计码字的矢量c—h = [cjii c_h2 ... c_hn ... cJiN]满足以下 给出的表达式(12),则估计码字的矢量cji:[cji, c_h2 ... c_hn ...
Cjl!sj]被输出作为估计码字，然后处理结束。
步骤A6:计凄t器的递增如果满足1 S lmax，则1被递增为1 — 1 + 1,然后处理返回到步 骤A2。另一方面，如果不满足l^lmax,则估计的码字矢量cji-[c_h, c_h2 ... c—hn ... c—hw]被输出作为估计码字，然后处理结束。应 注意，通过和积解码方法的解码:帔详细4皮露于上述非专利文献2。
另外还提出了一种算法(分层BP算法)，其中，通过上述和积 解码方法对每行执行对数后验概率qn的更新过程，即使迭代次数很 小，^f旦是仍可以实玉见等同于正常和积解石马方法的性能并且还可以减 少存储量。在分层BP (算法)解码方法中，通过执行在以下步骤 Bl ~ B5中的处理来寺丸4亍解码。
步骤B1:初始化
对于满足hmn = 1的所有集合(m， n ),消息a訓被设为0。进一 步地，循环计数器l被设为l。从接收到的字矢量y二[y,y2 ...yn... yN],根据以上给出的表达式(5)对l^n^N范围内的所有n计算 对数似然率、，并且将对数似然率^替换为对数后验概率qn。
步骤B2:关于校验矩阵的每行的变量节点处理
对于校验矩阵的每行，对满足hmn-l的所有集合(m,n)连续计 算以下给出的表达式(13 ) ~ (15)。特别地，4吏用由表达式(13) 确定的&的值计算表达式(14),并且使用由表达式(14)确定的amn 计算表达式(15)。然后，对校验矩阵H的每行更新数后验概率qn。
3n —qn-an
仰
'nsign(/u]'ffi;f(iw))
…(14)
…(15)步骤B3:估计》马字的确定
4吏用^皮获得作为在步骤B2的处理结果的对数后验概率qn，对 于在1 ^n^N范围内的所有n计算以上给出的表达式(11)，以获 得估计的码字矢量c_h = [c—h, c_h2 ... c_hn ... c—hN]。
步骤B4:奇偶才交一验
如果估计码字的矢量c_h = [cji! c—h2 ... c_hn…cJiN]满足表达 式(12),贝'J c_h = [cji, c—h2 ... c—hn ... c—hN]被输出作为估计码字， 然后处理结束。
步骤B5:计数器的递增
如果满足l^lmax，贝'j l被递增为1 — 1+1，然后处理返回到步 艰《B2。 i口果不满足1 < lmax,则c一h = [c—hi c—h2 ... c—hn…c一hN]净皮 输出作为估计的码字，然后处理结束。
以此方式，在LDPC码的解码的奇偶校验中，由于校验矩阵H 的转置矩阵和估计的码字的乘积4皮在数学上运算为由表达式(12) 表示，所以判定数学运算的结果是否为0。因此，必须提取与校验 矩阵H的每行中的非零值("1")的元素的位置对应的(即，与满 足hm^1的(m， n)对应)估计码字的位，并且在所4是取的位之间 在逻辑上进行异或运算。
然后，如果才交-验矩阵H的转置矩阵和估计的码字的乘积不是0, 则再次执行变量节点处理和校验节点处理，并且再次在数学上运算 和更新对ft后-验;f既率qn。此时，在H学上再次运算和更新的对^t后 验概率qn可以仅是与用于上述异或数学运算的位对应的对数后验概 率qn，即，仅是与在校验矩阵H的每行中满足hmn=l的(m, n )对 应的^"^t后^企和X率qn。以此方式，在执行LDPC码的解码时，为了更新对数后验概率 qn，必须对校验矩阵H的每行执行表达式(6 ) ~ ( 7 )以及(13 ) ~ (15)的数学运算处理。因此，如果不能从关于包括M行的校验矩 阵H的每行的N个对数似然率、(1 ^ n ^ N)或N个对数后验概率 qn (1 ^ n ^ N)中选择并提取仅满足hmn=l的那些对数似然率^或对 数后验概率qn ，则不能实现有效的解码处理。
因此，例如，当解码装置^皮配置为对LDPC码进^f亍解码时，在 相关技术中提供选择器来对校验矩阵H的M行中的每行，从存储 在存储器、寄存器等中的N个N个对数似然率^ (1 ^ n ^ N)或N个 对数后验概率qn (1 S n S N)中选择并输出满足hmn=l的那些对数似 然率、或对数后验概率qn。
例如，当解码装置的解码等4寺时间具有足够的空隙时，可以通 过指定RAM的;也址，爿寻N个^f凄^f以然率^或N个乂十凄t后-验相克率 qn存储到一个RAM (随机存取存储器)中，并且逐个读出并计算在 校验矩阵H的每行中满足hmn=l的那些对数似然率^或对数后验概 率qn。该配置以下^皮称为配置A。
但是，在配置A的情况下，关于完成解码所需的处理要用的时 间增力口。例如，假设校验矩阵H包括满足hm^1的NH个集合(m，n)， 并且解码的重复次数为N!。在当前情况下，为了执行用于校验矩阵 H的M行的解码，对NH个元素执行变量节点处理和校验节点处理 的计算，因此，要求进行2xNH个时钟的处理。进一步地，由于该 解石马纟皮重复N!次，所以当时间间隔由Ts表示时，用于4妄收码字的 解石马所需的时间为2xNHxN!xTs。
例如，如果下一个接收码字被存储到寄存器或存储器中之前的 时钟数由Nu表示，如果Nb〉2xNhxNp则可以采用配置A。但是， 如果Nb〈2 xNHxNP则不能采用配置A。进一步地，通过配置A，如果希望减少等;f寺时间，则由于用于完成解码所需的处理的时钟数 很大，所以要求的操作频率很高。从而，很难结合配置A。
作为和积解码方法的解码装置的配置，还4是出了同时冲丸^f亍关于 校验矩阵H的M行的变量节点处理和校验节点处理的计算的配置。 该配置以下^皮称为配置B。在配置B的情况下，由于在一个时4中分 别执行关于校验矩阵H的M行的NH个元素的变量节点处理和校验 节点处理的计算，所以解码所需的时间为2xN,xTs。因此，与配 置A相比较，可以大大减少等4寺时间。
但是，在配置B的情况下，由于必须并行执行关于校验矩阵H 的M行的计算，因此存在电路尺寸增加的问题。进一步地，在配置 B的情况下，很难将执行具有不同码长的LDPC码、具有不同编码 率的LDPC码、具有不同4交-验矩阵的LDPC码的解码的解码装置作 为单个解码装置来实施。因此，配置B被认为具有很高的码相关性。
另一方面，当配置分层BP解码方法的解码装置时，其可以净皮 配置为能够同时读出与校验矩阵H的每行中满足hm^1的(m， n) 对应的那些对数似然率、或对数后验概率qn,并且并行执行关于校 -验矩阵H的一4于的变量节点处理和4交-睑节点处理的计算。然而，为 了实现刚刚描述的配置，需要选择器从存储在寄存器等中的N (码 长)个对数后验概率qn中连续选择每行中满足hmfl的那些对数似 然率、或只于凄t后-验相无率qn。由于通常LDPC石马的石马长为几千~几万， 所以如果采用上述那样的配置，则电i 各尺寸就会变得非常大。
还提出了一种配置，其中，为校验矩阵执行行替换或列替换， 以将校验矩阵转换为其成分矩阵为例如P x p ( p行和p列)的单位
码的解码中可以对P个成分矩阵并行执行校验节点处理和变量节点 处理的计算。该配置以下^皮称为配置C。才艮据配置C，对^接收的码字进4亍解石马所需的时间为2xNhxN!xTVP。虽然配置C可以冲中制
解码所需的时间，并且还可以抑制在能够被实现的范围内的电路尺
寸，但是当在下一代无线LAN的情况下需要非常低的等待时间时， 仍然需要很高的操作频率，并且难以结合配置C。
然而，如果通过简单的配置获得在短时期内同时选择与在校-睑 矩阵H的每行中满足hmn=l的(m, n )对应的多个对数似然率、或 对凄t后-睑概率qn的配置，则可以减少解码所需的时间并且还可以4吏 电路配置不会变得很大。
从而，本发明的实施例采用的是并不逐个、P个P个或一整行 地选4奪对数似然率、或对tt后验概率qn,而是在短时期内同时选拷， 与在校验矩阵H的每行中满足hm^1的(m,n)对应的多个(v或v x p )个对^t似然率、或对凄t后-验扭克率qn的配置。
通过上述这样的配置，例如，当与配置C的情况相比4交时，解 码所需的时间^皮进一步抑制，并且当与配置B的情况相比较时，还 可以减少电^各配置。
例如，为了从N个对数似然率、和对数后验概率qn中提取多 个对凄t似然率^n或对数后-验相无率qn，准备多个RAM，并且将一个 对凄t似然率^或对lt后-验相X率qn存^f诸到RAM的一个地址中。或者， 当由P行和P列的成分矩阵形成校验矩阵时，为了同时提取由P个 对数似然率^或对数后-验和无率qn组成的数据，将P个对lt似然率、 或对:数后-验和克率q。存々者到RAM的一个地址中。
然而，如果对凄t似然率或对凄t后-验概率qn完全^皮存储到多个 RAM中，例如，为了从接收的码字的第一个位开始，当对数似然率 tn或对数后验概率qn将被提取时，非常可能出现对一个RAM的不 同地址同时存取。这就不可能在短时期内从校验矩阵的所有行同时读出与满足hmn=l的(m, n )对应的多个对数似然率、或对数后-验 概率qn。
使用简单实例来对此进行描述。例如，假设从用于对由以下给 出的表达式(16 )表示的码率为1/2并且码长为24的码字进行编码 或解码的校-验矩阵H同时四个四个地连续提耳又，在校-验矩阵H中， 由以下给出的表达式(17)表示的24个对数后-验才既率qn分别被存 4诸到四个RAM a d中。
…(16)
Q :[q! q2 q3 <U q5 q6 q7 q8 q9 q10 qu q12 q13 q14 q15 q16 q17qls q19 q加q2％ q24]
' (17)
在当前情况下，由于码长N为N-24,所以当对数后验概率qn 分别^皮存4诸到四个RAM中时，每个RAM必须具有6 ( =24/4)个 地址。例如，如果对凄t后-验和克率qn乂人码字的第一个位开始纟皮顺序存 储到RAM a d中，则对凄t后-验;慨率qn以图2中所示的方式存储。
然后，从以图2中所示的方式存储的对数后验概率qn中读出关 于才t验矩阵H的每行的满足hmn=l的那些对数后验概率qn。
在当前情况下，在校验矩阵H的第一行中,(m， n) = (1， 1), (1， 2), (1,4), (1，6)，(1， 10), (1, 13)和(1, 14)满足hm厂l。因此，应从24个对 凄t后,睑才既率qn中读出对应于上述这样7个(m， n)的qi、 q2、 q4、 q6、 qio、 qi3和qi4。然而，当以图2所示的方式存储对凄t后验概率
22
ooooooooooll
ooooooooollo
oooooooolloo
ooooooollooo
oooooolloooo
oooolloooooo
ooollooooooo
oolloooooooo
ollooooooooo
11-0000000000
looooloooool
oooloooloolo
oooloolooool
olio- -f lllooll
looolooooolo
lllloololuo
olooloolooooqn时，q2、 q6、 qio和qi4^皮存卡者在相同的RAM中，即，RAMb，并 且如果试图例如在两个时钟(当试图乂人四个RAM读出七个值时， 其为最短时间)内读出七个对数后验概率qn时，两个不同的地址必 须被同时存取，这就使得例如RAMb的地址"1"和地址"2"被同 时读出，然后RAMb的i也址"3"和;也址"4" -故同时读出。另一 方面，如果试图读出所有七个对凄t后一验扭克率qn而不对RAM b的不 同地址同时存取，则需要四个时钟，这是低效的。
现在，研究将对数后验概率q。存^f诸到图3所示的RAM a ~ d中。 在该实例中，在校验矩阵H的第一行中将被读出的qi、 q2、 q4、 q6、 qio、 q,3和q"—^^皮存^诸到所有四个RAM中，并且在才交-验矩阵H 的第 一行中将被读出的所有七个对数后验概率qn可以在两个时钟内 #皮读出而无需同时存取不同的地址。
进一步地，如果对凄丈后-验扭无率q。以图3所示的方式净皮存4诸在 RAMa-d中，则在与第一4亍类似的情况下，还可以在两个时4中内 读出在校验矩阵H的第二行和后续行中的对数后验概率qn。
因此，如图3所示，如果对数后验概率q。在RAM中的存储位 置被适当地设置，以使可以在两个或更少时钟内读出在校验矩阵H 的第一~第十二行的每行中将被读出的所有那些对数后验概率qn， 则当与逐个读出对数后-验概率q。的可选情况相比4交时，可以高速有 效地读出对数后-验概率qn。进一步地，如果对数后-验概率qn到RAM 的存储位置被适当地设置并存储，则由于希望的对数后验概率qn可 以通过地址的指定来提取，所以例如，还可以消除选4奪器从多个对 数后验概率qn中连续选择与满足hmfl的(m, n)对应的对数后验 概率qn的必要性。
应注意，以下描述用于适当地设置对数后验概率qn在RAM中 的存储位置的处理。此外，如果对^:后验相无率qn在RAM中的存储位置如图3所示 被适当设置，则在两个时钟(用于读出每行的最短时期)内读出与 用于每列的满足h自-l的(m, n)对应的那些对数后验概率qn。因 此，由于分开两次地执行使用所读出的对数后验概率qn执行的变量 节点处理和才交-验节点处理，所以可以实if见电3各的共享。另外，当与 共同一次扭J于关于一^f于的变量节点处理和4交-验节点处理的可选配置 相比4交时，电3各尺寸可以减小到1/Nrd，在当前情况下，Nrd = 2。
当对数后一验相无率q。在RAM中的存4渚位置如图3所示^皮适当i殳 置时，如果码长由N表示，校验矩阵H的行权重的最大值由wRMax 表示，用于存储对数似然率、或对数后验概率qn的RAM的数量由
N,表示，RAM的地址数由Naddr表示，提取关于校验矩阵H的一
行的对数似然率^或对数后验概率qn所需的时钟数由Nrd表示，则 满足以下给出的表达式(18)。通过操作频率、校验矩阵、解码重复 数等确定N,,从而可以满足将要安装的系统要求的等待时间。另 外，当校验矩阵H由P xp个小矩阵的组合表示时，为了将对数似
然率？in或对数后验概率qn放入到每个RAM的一个地址中，视码长 (apparent code length ) N，被限定为通过以下给出的表达式(9 )给 出。在此应注意，如果视码长N，可以被N,除尽并且对数似然率>^ 或对数后-验概率qn统一被放入Nram个RAM中，则RAM的地址数 量Na她通过以下给出的表达式(20)表示。
在表达式(19)中，上部其中，H通过Pxp个矩阵的结合 来表示
…(18)
…(19)同上，下部在4壬4可其<也情况下
…(20)
应注意，校验矩阵H的行权重的最大值WRMax表示在校验矩阵 H的任一行中具有非零值的像素的最大数。例如，由于表达式(16)
的校验矩阵H的每一行中均包括最大为七个"1"的元素，所以行
片又重的最大<直WRMax为7 。
另夕卜，当校验矩阵H由如以下给出的表达式(21)表示的具有 循环结构的PxP (P4亍和P歹'J )个小矩阵(在当前情况下，P = 4)
的这样的组合形成时，如果PxP矩阵;陂认为是一个元素hmn,则可 以应用以上描述的方法。在本实例中，冲交验矩阵H由通过虚线分割 的多个小矩阵形成。特别地，由虚线分割的一个部分是一个小矩阵，
并且以下给出的表达式(21 )由4 x 8 = 32个小矩阵构成，每个小矩 阵均#1形成为4 x 4 (四^亍和四列)的矩阵。
0 0 0 0
一o
0 0 -0 —0 0 0
-1
0 0
0
1 一
…(21)
ot匕处，循环结构是如果矩阵的元素在例如向左或向右的方向上
移位，则可以获得另一个矩阵的循环结构。例如，如果将在表达式
(21 )的左上角处的小矩阵的第一 ~第四行的所有元素在向右的方
o o o olc-
o o o ao
o o o o-o
o o o ojo
o o o o一 1
1 o o or
-----T1
o i o o！ o
1 o o o"o
o o o丄o
-5 "1^51 o一w
o-o
o o o碰o o 1 0*0 o ,1 o
o o l一o o o Jo o o o
o 1 o一o o 1 oi o o o o
o 1 o
1* o ol
o 1 o o一o o _
1 o o olo o
o ooso
o o o一
o o o_
ooo
o o o
loo
lo o <
> o一o
o o o l一 o
loo olo ，
ooo
o <
o o 1 o一o l
o 1 o or o
n* o o C^JO o
o一o o
o -i -
J、
o o一o <
ooo丄o <
ooo OT <
ooo o一o <
o o o or
o o o o一 o
o <
H向上移一位，则得到的小矩阵变为与在小矩阵的右侧相邻的小矩阵 相同。
如果表达式(21 )被认为类似于表达式(22)并且将被放到每 个RAM中的对数似然率^或对数后马全概率qn的数从一变为四，则 可以应用本发明实施例的配置。然而，由于因此必须并4亍处理Nram xP个数据，所以执行变量节点处理和校验节点处理的电路的尺寸 Ai曾力口至"P ^f咅。
在本发明的实施例中，实现通过分别存储当将关于 一个码字的 对凄t后-验和克率q。更新到多个RAM中时所需的消息a^的值或刈-凌丈 后验概率qn同时执行读出和写入多个值的解码装置。
以下，参考附图描述将本发明的实施例应用至分层BP解码方 法的实例。
图4是示出了应用本发明实施例的解码装置的配置实例的框 图。参考图4，所示的解码装置IO接收例如从未示出的另一个装置 以LDPC码的形式发送的码字并对接收到的码字执行纠错和解码。
另外，此处的解码装置10例如使用由表达式(16)表示的4交-验 矩阵对以LDPC码形式编码的码字进行解码。由于通过表达式(16 ) 指示的校验矩阵H包括12行和24列，所以表示校验矩阵的行和列 的变量m和n是分别满足1 12和1 ￡ n S 24的整数。
在图4所示的解码装置10中，用于存储接收码字的对数似然率 ^或对^t后'险相克率qn的RAM由四个RAM (即，RAM 100 ~ 103 )
形成。在该实例中，由于RAM的数N,是Nram-4，所以根据表达
式(20 )计算每个RAM的地址数Naddr = 6。因而，RAM 100 ~ 103 的地址数是6，即，从地址[1]到地址[6]。同时，由于校验矩阵H的行权重的最大值WRMax是WRMax = 7， 所以才是耳又关于才交-验矩阵H的一4亍的对凄t似然率？tn或对凄t后'验相无率
qn所需的时钟数Hd通过表达式(18)计算为Nrd = 2。
进一步地，在所示的实例中，用于存储消息a訓的RAM包括
四个RAM 104~107。在当前'清况下，RAM 104 — 107中的每个的 地址凄丈均为24，即，从地址[1 ]到地址[24]。
控制器112包括存储器等并且存储以下描述的预先确定的接收 码字的对数似然率^或对数后验概率q。的适当存储位置。控制器 112基于存储在存储器中的信息来控制解码装置10的组件。
当通过解码装置l(H丸行解码时，首先接收将^皮解码的码字，并 且将对应于码字的各个位的对数似然率A^提供给开关108-111。当 码长为24位时，将24个对数似然率、按、~ X24的顺序提供给开 关108 ~ 111。
此时，控制器112基于存储在内部存储器等中的存储位置输出 用于控制开关108~ 111的控制信号cll ~cl4。因此，乂人开关108~ 111分别l命出24个对lt似然率Xn作为信号dl ~d4，然后被存〗诸到 RAM 100 ~ 103的适当地址中。
在本实例中，RAM100 103的存储位置通过q! q24指示，并 且类似于以上参考图3描述的存储位置。应注意，当不计算对数后 验概率qn时，即，当接收码字的对数似然率、被存储到RAM 100 ~ 103中时，对凄t似然率、~ X24分别^皮存^f诸到由存々者位置qi ~ q24指示 的存储位置。
然后，控制器112基于存储在内部存储器等中的存储位置和校 ^r矩阵H的信息控制信号c21 ~ c24, /人而在从RAM 100 ~ 103更新 之前，读出与在校验矩阵H的第一行中满足hm「1的(m， n)对应的对数似然率^来作为对数后验概率qn，然后将该对数后验概率qn 才是供乡合变量节点处理部113。此处，最大的四个乂于凄^f以然率、或四 个对数后验概率qn被同时读出并作为信号gl ~g4提供给变量节点 处理部113。
应注意，消息amn的值最初作为值0被存储在RAM 104 ~ 107 中或在执行第一次读出之前被初始化为0,并且基于从控制器112 举lT出的控制^f言号c31 c34从RAM 104 ~ 107读出凄t学运算所需的那 些消息otmn来作为信号al a4，然后纟是供给变量节点处理部113。
变量节点处理部113执行由表达式(13 )指示的数学运算来计 算pn的值，并且将所计算出的|3n的值作为信号bl ~ b4提供给校-验 节点处理部114和延迟电路125。此处，变量节点处理部113同时 4丸行关于同时乂人RAM 100 ~ 103读出的对数似然率？tn (更新之前的 对数后验概率qj的数学运算。
校验节点处理部114执行通过表达式(14)表示的数学运算来 更新消息amn。更新的消息amn作为信号al， a4，祐^是供给算术单 元115和RAM 104 ~ 107，从而分别更新了存储在RAM 104-107
中的消息(Xmn的值。
延迟电路125使信号bl ~b4延迟了通过用于更新在校验节点
处理部114中的消息(Xmn的计算带来的延迟量。
算术单元115执行由表达式(15)表示的数学运算，以计算更
新后的对数后验概率qn。此处，计算对应于Pn值的多个对数后4全概
率qn的数和从延迟电路125和校验节点处理部114同时提供的更新
的消息(Xmn，然后被分别作为信号gl， -g4，提供给开关108-111。
此时，控制器112基于存储在内部存储器等中的存储位置输出 控制信号cll ~cl4并从开关108-111分别输出更新后的对数后-睑概率qn作为信号dl ~ d4。信号dl ~ d4被存储在RAM 100 ~ 103的 适当地址中，以更新存储在RAM 100 ~ 103中的值。执行该操作用 于校验矩阵H的所有行，从而更新24个对数后^验概率qn。
在读出关于校验矩阵H的一行的与满足hmn=l的(m， n )对应 的所有对凄"以然率、或对数后-验;f既率qn并计算通过变量节点处理部 113~算术单元115的处理更新的对凄t后-验概率q。之后，读出存4诸 在RAM 100 ~ 103中的对数后验概率qn的值，然后将其提供给奇偶 校验部116。应注意，如上所述，通过Nrd ( =2)次读出操作全部 读出关于校验矩阵H的一行的与满足hmn=l的(m， n )对应的对数 似然率？tn或对ft后-验纟既率qn。
奇偶4交-睑部116 4丸4于在上述分层BP解码方法的步骤B3和B4 的处理，以产生表示奇偶校验的结果(OK或NG )的信号p并将信 号p提供给控制器112。
当从奇偶校验部116提供表示结果为NG的信号p时，控制器 112基于存储在内部存储器等中的存储位置和校验矩阵H的信息输 出控制信号c21 ~ c24和控制信号c31 ~ c34，以从RAM 100 ~ 103 中读出在校验矩阵H的第一行中与满足hmn-l的(m, n)对应的那 些对凄欠后-睑相无率qn,并进一步/人RAM 104 ~ 107读出对应于对凄t后 验概率qn的消息amn。然后，控制器112将对数后验概率qn和消息 amj是供给变量节点处理部113。因此，进一步更新了存储在RAM 100 — 103中的^直。
另 一方面，如果从奇偶校验部116提供表示结果为OK的信号 p,则控制器112输出控制信号c4,以便将关于一个码字的对数后 验概率q。从开关117输出到符号判定部118。然后，符号判定部118判定所提供的信号具有正号还是负号。 然后，例如，如果符号是正号，则信号被映射为"0",而如果符号 是负号，则信号被映射为"1"，并且输出关于一个码字(即，24位) 的数据作为解码结果。
图5示出了控制器112的功能配置的实例。
参考图5,所示的控制器112包括存储位置确定部201,控制 确定RAM 100 ~ 103中的对数似然率、或对数后-验概率qn的存储位 置(例如，用于指定RAM的ID)的处理。
通过存储位置确定部201确定的存储位置祐j是供给控制部103 并被存储到控制器112等内部存储器中。
解码部202控制基于存^f诸位置确定部201确定的存储位置来读 出存储在RAM 100~ 103中的对数似然率^n或对数后验概率qn并对 接收码字进行解码的处理。特别地，解码部202使解码装置10执行 上述分层BP解码方法的步骤Bl ~ B5的处理。
控制部203发布例如对存储位置确定部201和解码部202执行 处理的指示，从而控制诸如用于控制解码装置10的组件的控制信号 的产生的多种处理。控制部203存储由存^f诸位置确定部201确定的 存储位置和预先设置到内部存储器等中的校验矩阵H。然后，控制 部203从存储器读出存储位置或校验矩阵H，并将存储位置或校验 矩阵H 一是供给存〗诸位置确定部201或解码部202。
应注意，虽然以上描述了提供存储位置确定部201作为控制器 112的功能块，^f旦是存储位置确定部201并不必需^皮提供在解码装 置10中。例如，等同于存储位置确定部201的功能块可以被提供在 不同于诸如例如个人计算机的解码装置10的装置中，以将由功能块确定的存储位置的信息例如通过通信传输到解码装置10,从而存储
位置可以被存储到解码装置10的控制器112的内部存储器中。
概率qn的RAM 100 ~ 103的存储位置的存储位置确定处理的流程图 中。通过执行该处理，解码装置10发现每个对数似然率^或对数 后,验相克率qn应该^皮存^f诸到哪个RAM中的什么；也址中，/人而在4丸4亍 解码的短时期内4是耳又对f欠似然率^或对凄t后—验纟既率qn。特别地，在 才丸行所述处理时，确定以上参考图3所述的存储位置。在此，例如， 预先通过与解码电^各等分离的装置扭^亍该处理，并且通过该处理确 定的存储位置被存储到控制器112的内部存储器中。
此处，对用于存储对数似然率^或对数后验概率qn的多个RAM 中6勺每个，i者^口侈寸^口四个RAM ( RAM 100 ~ 103 ),分酉己i者^口侈'J^口 1 、 2、3或4的号码。在以下描述中所使用的存储位置候选r， = [r，, r，2 ... r，i ... rV]指示其中存储有对数后验概率qn的一个RAM。例如，r'8 =4表示对数后验概率q8的数据将被存储到号码为"4"的RAM(即， RAM 103)中。
参考图6,首先在步骤S101中，存4诸位置确定部201将变量itr 初始化为0，变量itr对多个RAM的存储位置候选的产生凄t量进4亍 计数。
在步-骤S102，变量itr力口l。
在步骤S103，存储位置确定部201执行存储位置候选产生处理 (以下参考图7进行描述)，以产生第一次的存储位置候选r，-[r，, r，2 ... r，i ... rV]。在当前情况下，由于码长N为24,所以表达式(19) 的—见码长N'也是24。在步骤S104,存储位置确定部201执行在以下参考图8描述的 存储位置候选校验处理。从而，当N个对数似然率^或N个对数 后-验扭克率qj皮存^f诸到通过步骤S103的处理产生的第一次存^f诸位置 候选r^[r、r，2…r，i…r，N，]中时，判定与满足hm^l的(m， n )对 应的那些对lt似然率^或对数后-验概率qn是否能够在Nrd个或更少 的时4中内净皮读出。
在当前情况下，由于RAM ( RAM 100 ~ 103 )的凄t量是四，Nram =4，并且由于地址数Na她是Naddr = 6以及行权重的最大值wRMax 是WRMax = 7，所以提取关于校验矩阵H的一行的对数似然率、或对 数后验概率qn所需的时钟数Nrd是表达式(18)中的Nrd = 2。换句 话说，如果能够两次或更少次地读出与满足hmn=l的(m， n)对应 的对数似然率^或对数后验概率qn，则认为存储位置候选为以上参 考图3描述的适当设置的存储位置。因而，存储位置候选校验处理 的才L验结果为OK。
同时，如果在两个或更少的时钟内不能读出与满足hmn=l的(m， n)对应的对数似然率？w或对数后验概率qn,则存储位置候选不会 被认为是适当设置的存储位置，而是认为必须进一 步产生存储位置 候选。因而，存储位置候选校-验处理的校'验结果为NG。
在步骤S104的处理之后，存储位置确定部201在步骤S105判
定存储位置候选校验处理的校验结果是否为OK。如果判定校验结 果不是OK，即，校验结果是NG，则必须进一步产生存储位置候选。 因此，处理进行到步骤S107。
在步骤S107,判定变量itr是否不同于候选的总数riMAx。如果 变量itr不同于总凄t nMAX，则由于可以净皮产生的候选仍然存在，处 理返回到步艰《S102来才丸4亍下一个4'美选的产生。然后，如果通过步艰《S103的处理产生第二次的存储位置^美选r， =[r、 r，2 ... r，j ... r，N，],则将N个对凄t似然率、或N个对凄t后验才既 率qn第二次存储到存储位置候选r，，然后在步骤S105判定与满足 hmn=l的(m, n)对应的对凄t似然率^n或对凄t后-验相无率qn是否可以 在N^t个或更少的时钟内被读出。
以ot匕方式，分另'JI丸4亍在步艰《S107和S102 ~ S103的处J里，直到 在步骤S105判定出存储位置候选校验处理的校验结果是OK。如果 在步骤S105判定出存储位置候选校验处理的校验结果是OK,则在 步骤S106,存储位置候选r，被设为最终确定的存储位置r,从而结 束存^f诸位置确定处理。在该实例中，例如，确定以上参考图3描述 的适当存储位置。
如果在步骤S107变量itr与总数riMAx相符，则由于这意。木着所 有候选均;故产生，所以处理结束。这表示，例外地，虽然可以作为 对数似然率、或对数后验概率qn的存储位置存在的存储位置候选被 全部产生并通过检验，但仍不能成功地找出适当设置的存储位置。
现在，参考图7的流程图描述图6的步骤S103的存储位置候 选产生处理的详细实例。
在步骤S121,存储位置确定部201判定变量itr是否为1。例如， 当通过存储位置候选产生处理第 一次产生存储位置候选时，由于变 量itr为1 ，所以处理进行到步骤S124。
在步骤S124，存储位置确定部201将变量i设为1并将存储位 置^f'美选r'i-没为1。
然后，处理进行到步骤S123，在该步骤，存储位置确定部201 判定存储位置候选r，i的值是否高于RAM号码Nram。在当前情况下，由于Nram = 4并且通过步骤S124的处理设置的变量i的值为1 ，则 存储位置候选r，i为r，i (= 1) $Nram (= 4)，然后处理进行到步骤S125。在步骤S125，变量i的值加l,然后在步骤S126判定变量i是 等于还是小于视码长N，。在当前情况下，变量i为i (= 2) ^ N， (= 24)， 然后处理进行到步艰《S127。在步骤S127，存储位置确定部201将存储位置候选r，i设为1。 在当前情况下，存储位置候选r，i变为r，2=l。然后，处理返回到步 骤S123。然后，由于在步骤S123r，2一 l)^Nram(=4),所以处理从步骤 S123进4亍至'J步驶艮S125 S127。以此方式，分另ij冲丸4亍在步骤S123和S125 S127的处理，并且 当变量i的值变为25时，存储位置候选r，为r， = [l 1 ... 1],即，r、 =l,r，2= l，r，3= 1, ...,r，24= 1，并且他们是产生的第一次存储位置候 选。应注意，当产生存<诸位置4芙选时，由于N个对^:似然率^或N 个对数后-验概率qn都^皮存储到RAM 100中，所以在该实例中的存 储位置作为实际存储位置是不适当的。因而，校验结果通过步骤 S104的处理自然;故确定为NG。当产生第二次的存储位置候选时，由于在图6的步骤S102变 量itr为2，所以基于图7的步骤S121的判定结果，处理进行到步 骤S122。在步骤S122,存储位置确定部201将变量i减1。从而，变量 i变为24 ( -25 - 1 )。然后，存〗渚位置候选r，i加1。在当前情况下， 存储位置候选rV被设为2(1 + 1)。然后，处理进行到步骤S123，在该步骤，判定存储位置候选r，i 的值是否高于RAM号码Nram。在当前情况下，存储位置候选r，24 为r，24 (= 2) ^ Nram (= 4),并且处理进行到步骤S125。在步艰《S125，变量i的j直力ol,并且在步艰《S126,判定变量i 是等于还是低于视码长N，。在当前情况下，变量i为i(=25)〉N，(= 24),然后处理结束。在当前情况下，存储位置候选为r、-l，r，2-l， r，3 = 1，…，r，23 = 1， r，24 = 2。同样，当产生第三次的存储位置候选时，他们是r，,-l，r，2-l， r，3= 1, ...,r，23= l,r，24 = 3,以及当产生第四次的存4诸位置候选时， 他们是r、 = l，r，2= l,r，3 = 1,…，r，23 = l,r，24 = 4。当产生第四次的存〗诸位置候选时，作为图7的步骤S121的判 定结果，处理进行到步骤S122,然后存储位置确定部201使在步骤 S121变量i减1。因jt匕，变量i变为24 ( =25 - 1 )。进一步i也，存 储位置确定部201使存储位置候选r，i加1。在当前情况下，存储位 置4美选r,24寻皮i殳为5 ( = 4 + 1 )。然后，处理进4亍到步骤S123。在该实例中，存储位置^f'美选r，24 为r，24(=5)〉Nram(=4)。从而，作为在步骤S123的判定结果，处理 进行到步骤S128。在步骤S128，存储位置确定部201判定变量i的值是否为1。 在该实例中，由于变量i为i-24,所以处理进4亍到步艰《S122。在步骤S122，存储位置确定部201使变量i减1。从而，变量 i变为i-23 (=24- 1 )。然后，存^K立置^f夷选r，i加1。 乂人而，存寸诸 位置4美选r，23变为2 ( = 1 + 1 )。此后，处理进4于到步骤S123,在该步骤判定存々者位置4美选r，i 的值是否高于RAM数Nram。在当前情况下，存储位置候选r，23为r，23 (=2)^Nram(=4)。从而，处理进行到步骤S125。然后，处理通过在步骤S125和S126的处理进行到步骤S127。 在步骤S127，存储位置候选r，24被设为1。然后，处理返回到步骤 S123。进一步i也，处理通过在步-骤S123和S125 ~ S126的处理后结束。 在当前情况下，存储位置候选r，i是r、 = l，r，2= l，r，3 = 1， ...，r，23 = 2, r，24 = 1。类似地，当第六次产生存储位置候选时，存储位置候选被设为 是r，, = l,r，2= l，r，3= 1, ...， r，23 = 2, r，24 = 2，但是当第七次产生存储 位置候选时，存斗诸位置候选净皮i殳为r，=l,r，2= 1， r，3 = 1， ...，r，23 = 2， r，24 = 3。通过以此方式重复地产生存储位置候选，产生最大的N,N'= 424 ( 4的二十四次幂)个不同的存储位置候选r，。特别地，第424 次产生存储位置候选时，产生存储位置〗美选为r、 = 4, r，2 = 4， r，3 = 4, ...,r，23 = 4，r，24 = 4。应注意，第424次产生存储位置候选之后，处 理通过在图6的步骤S104和S105的处理进行到步骤S107。由于在 图6的步骤S107的处理判定出变量itr等于候选的总数Nmax( = 424 )， 所以存〗诸位置确定处理结束。现在，参考图8的流程图描述在图6的步骤S104的存储位置 4'美选才交-验处理的详细实例。在步骤S161，存储位置确定部201对在校验矩阵H的每行中 与满足hmn=l的(m, n )对应并且^皮存储在RAM 100 ~ 103的每个中的对数似然率A^或对数后验概率qn进行计数，并保留计数结果作为计数器值，其中，基于由在步骤S102的处理产生的存4诸位置候 选r， = [r、 r，2 ... r、 ... rV]将对数似然率、或对数后验概率q。存储 到RAM 100 ~ 103。例如，与存储在RAM 100中的对数似然率^或对数后验概率 qn的数量的计数器值、存储在RAM 101中的对数似然率、或对数 后验概率qn的数量的计数器值 类似，分别对应于四个RAM保留四个计数器值。进一步地，由于计数器值被获取用于校验矩阵H 的每行(用于12行)，所以在当前情况下，保留总数为48(-12x 4)个的计数器值。例如，作为用于存储计数器值的变量的计数器cntm,k被预先限 定。在此，变量m和k械二没为1 Sm^M，， l^k^Nram，其中，M， 被限定为通过表达式(23)给出。在表达式(23)中，上部其中，H通过Pxp个矩阵的结合表示同上，下部在任何其他情况下计数器cntm,k保持存储在四个RAM的每个中的对数似然率、 或对凄t后-验概率qn的数量的计数器值。例如，当通过在步骤S103的处理产生的存储位置候选r， = [r，, r，2…r，i ... r，N，]为，[1 1111122222233333344444 4]，如 果校验矩阵H通过表达式(16 )表示，则在校验矩阵H的第一行中 满足11訓=1,其中，(m， n) = (1， 1)， (1, 2), (1， 4), (1, 6), (1, 10)， (1, 13)， (1, 14)。进一步;也，由于r、 = 1, r'2 = 1, r，4 = 1, r，6 = 1, r,10 = 2， r，13 = 3…(23)和r，14 = 3，所以存储将从校验矩阵H的第一行提取的对数后验概率 qn，即，qi， q2， q4, q6, qio， qi3和q"， <吏4寻四个对#:后-验才既率qj皮存 储在号码为"1"的RAM(即，RAM 100)中， 一个对数后验概率 qn被存储在号码为"2"的RAM(即，RAM 101)中，两个对数后 验概率q。被存储在号码为"3"的RAM(即，RAM 102)中，以及 零个对数后验概率qj皮存储在号码为"4"的RAM (即，RAM 103 ) 中。从而，cntt,尸4，鹏,2=1,鹏,3=2， 以及cnt',4二0。在步骤S162，存储位置确定部201判定通过在步骤S161的处理获得的48个不同的计数器值之一是否高于时钟数Nrd。在当前情 况下，由于时钟数Nrd为2，所以如果在每行中与满足hmn-l的(Hl，n)对应的三个或更多对ft似然率^或对凄t后-验相无率qn^皮存储在 RAM 100 ~ 103的任一个中，则在步骤S162判定出计数器值之一高 于时钟^tNrd。因而，处理进行到步骤S164。在该实例中，由于与满足hmn=l的(m, n )对应的对数似然率、 或对数后验概率qn不能通过少于Nrd个时钟读出，因此设置表示校 -验结果为NG等的标i己。应注意，在上述实例中，由于计凄t器cnt！,！ 是cntu ( = 4) >Nrd ( = 2)，所以存储位置候选是不适当的，并且 才交-睑结果是NG。另一方面，如果存储位置确定部201在步骤S162判定出通过 在步艰《S161的处理获得的48个计凄t器值中没有一个超过时钟凄t Nrd,则处理进行到步骤S163。在该实例中，例如，如图3所示，与满足hm^1的(m, n)对 应的对数似然率、或对数后验概率qn可以通过小于时钟数Nrd的时 钟凄t读出。因此，i殳置表示4交-睑结果为OK等的标记。以此方式，检验产生的存储位置候选是否合适。特别地，检验在校验矩阵H的任一行中将被读出的那些对数似然率、或对数后验 概率qn是否能够通过两次读取操作全部读出。应注意，虽然以上参考图6~图8描述的处理是用于将对凄"以 然率^或对数后验概率qn的存储位置适当地设定到RAM 100 ~ 103 中的处理实例，但是可以使用 一些其他方法来适当设定存储位置。例如，作为存储位置候选r，，仅可以产生使得相同数量的对数 似然率、或对数后-验概率qn能够;故存〗诸到RAM中的那些候选。特 别地，当根据表达式(19)确定的视码长N，可以用RAM数N,除尽时，产生存储位置候选，从而可以满足Naddr-NVHam, ^旦是如果视码长N，不能用RAM数N圆除尽，则产生存储位置候选，从而满 足Na她-ceil (NVN,)或Naddr = floor ( NVNram )。在当前情况下， 产生存储位置候选，4吏得关于一个码字的24个对lt似然率^或对 数后验概率qn被六个六个地存储到四个RAM中。进一步地，在该 实例中，RAM 100~ 103中的每个均具有与通过LDPC石马的码长或 校验矩阵的权重矩阵的列数除以RAM的数量获得的值，或通过将 这样获得的值加1获得的值或从所获得的值减1获得的值对应的地 址数。虽然以上参考图7描述的处理中描述了将产生的候选总数可以 通过N,^表示，但是当根据该方法产生存储位置候选时，将产生 的存储位置候选的总数nMAx可以通过表达式(24)表示。应注意， 符号"!"表示阶乘，xCy表示从x个选择中选择不同的y个选择的 结合的总数。这时，可以减少将通过存储位置候选产生处理产生的 4矣选的lt量，并且可以实现更高效的4臾索。<formula>formula see original document page 40</formula>…(24)在表达式(24)中，上部当N，可以用N咖除尽时同上，下部在4壬4可其^(也'|"青况下以此方式，可以通过与以上参考图6~图8描述的处理不同的 方法适当设定存储位置。总之，必须能够确定以上参考图3描述的 适当存储位置。另外，如上所述，通过存^f渚位置确定部201执4亍以上例如参考 图6 -图8描述的处理确定的存储位置被提供给控制部203并被预 先存储到控制器112等的内部存储器中。特别地，存储位置候选r， 作为确定的存储位置r通过在图6的步骤S106的处理被存储到控制 器112等的内部存储器中。现在，参考图9的流程图描述通过解码装置10的解码处理。例 如，当接收将被解码的码字时，执行该处理。在步骤S201，变量m和1 4皮初始4匕为1。在步艰《S202，解码部202将对凄t似然率A^存4诸到RAM 100 103中。此时，例如，对应于码字的每个位的对数似然率^#皮提供给开关108-111,并且基于存储在控制器112等的内部存储器中的存储 位置控制用于控制开关108-111的控制信号cll cl4。从而，24 个对数似然率、被连续存储到RAM 100 ~ 103的适当地址中。应注意，通过随后的处理，存〗诸在RAM 100 ~ 103的地址中的乂于凄^f以然率、一皮更4斤为24个^j"lt后-验;f既率qn。在步骤S203,解码部202从RAM 100 ~ 103中读出在校验矩P车 H的第m行中与满足hmn=l的(m， n )对应的对数似然率、。此时，基于存储在控制器112等的内部存储器中的存储位置和 校验矩阵H的信息输出控制信号c21 ~ c24,并且在更新之前从RAM 100~ 103中读出在校验矩阵H的第一行中与满足hm^1的(m,n) 对应的那些对数似然率^作为对数后验概率qn，然后将其提供给变 量节点处理部113。进一步地，基于控制信号c31 c34从RAM 104 ~ 107读出数学运算所需的那些消息amn作为信号al ~a4，然后将其 才是供给变量节点处理部113。在步骤S204，解码部202计算(Xmn和Pn的值。此时，变量节点处理部113执行由表达式(13 )表示的数学运算，并将这样计算的Pn提供给校验节点处理部114。进一步地，校验节点处理部114执行由表达式(14)表示的数学运算。在步骤S205,解码部202判定用于校验矩阵H的一行的与满 足hmn=l的(m, n )对应的对数似然率、或对数后验概率qn的所有 是否均被从RAM 100 ~ 103读出。如果判定出对数似然率、或对凝: 后验概率q。的所有还没有被读出，则处理返回到步骤S203，以重复 4丸4亍步艰朵S203 ~ S205的处5里。应注意，由于才丸4于以上参考图6描述的处理来确定存^f诸位置， 所以通过多于一次地乂人RAM 100 ~ 103进行读取来读出用于才文-验矩 阵H的一行中与满足hmn-l的(m,n)对应的对数似然率、或对数 后-睑;f既率qn。如果在步骤S205判定出已读出对ft似然率、或对凄史后验相克率 qn,即，在执行两次步骤S203 S205的处理之后，处理进行到步骤 S206。在步骤S206，解码部202控制校验节点处理部114使用根据表 达式(13 )确定的关于校验矩阵H的一行的pj直数学运算更新消息 anm,并将更新消息a圆作为信号al， ~ a4，提供给算术单元115和 RAM 104 ~ 107。进一步地，算术单元115执行由表达式(15 )表示 的数学运算来计算对数后验概率qn，从而更新存储在RAM 100 ~ 103中的j直。在步骤S207,判定是否对校验矩阵H的M列(即，整个校验 矩阵H)执行对数后验概率qn的更新。在当前情况下，M为12。 如果在步骤S207判定出变量m不等于列数M，则由于还没有完成 对所有行的计算，所以处理进行到步骤S208，在该步骤变量m力口 1 。 此后，处理返回到步骤S203。另一方面，如果在步骤S207判定出 变量m等于列数M，则由于已经完成了用于所有行的计算，处理进 4亍到步驶《S209。在步骤S209,解码部202执行奇偶校验。此时，奇偶校-睑部 116 4丸4亍在以上描述的分层BP解码方法中的步骤B3 ~ B4的处J里， 以产生表示奇偶4交验的结果(OK或NG )的信号P,然后将信号P 提供给控制器112。在步骤S210,解码部202判定在步骤S209的奇偶^^验的结果 是否为OK或表示重复次数的变量1是否达到重复次数的上限lmax。 如果判定出奇偶校验的结果不是OK,即，奇偶校验的结果是NG， 则处理进行到步骤S2U。在步骤S211,解码部202将变量m的值初始化为1并将变量1 的值力o 1。此后，处理返回到步骤S203，以便重复^丸行在以步骤S203 开始的多个步骤的处理。另一方面，如果在步骤S210判定结果为OK或表示次数上限 的变量1达到重复次数的上限lmax,则处理进行到步骤S212,在该 步骤解码部202输出解码的结果。此时，输出控制信号c4，以讲关于一个码字的对数后验概率qn 乂人开关117 llT出到符号判定部118。然后，符号判定部118在正和 负符号之间判定提供至其的信号，并且例如分别映射关于数据的正 和负的"0"和"1"。然后，符号判定部118输出解码结果的关于一 个码字(24位)的结果数据。按照以上描述的方式执行LDPC码的解码。以此方式，通过上述实施例，对数似然率、或对数后验概率qn 孚皮存Y诸到多个RAM ，即，Nram个RAM,并且同时读出在校验矩阵 的每行中与满足hm^1的(m， n)对应的对数似然率、或对数后验才既率qn。因此，当与对凄史似然率？tn或对凄t后验扭无率qn净皮存储到单个RAM中并通过i也址指定而逐个读耳又的可选配置相比4交时，解码所必 须的时钟^t可以^皮抑制为一个第Nram。另夕卜，通过上述实施例，关于才交-险矩阵的一^f亍的计算，即，消 息amn、 pn的值和对数后验概率qn的数学运算被分别执行Nrd次。因 》匕，与一次全部读出关于才交-验矩阵的一4亍的对凄"以然率A^或对凄t后验概率qn以及并行执行关于一行的计算的可选配置相比较时，电路
尺寸可以减小到1/Nrd并且还可以预期共享计算电^各。
进一步地，在同时全部读出关于校验矩阵的一行的对数似然率
^或对数后验概率qn的可选配置中，需要选择器从存储在寄存器等 中的对凄t似然率^或对凄t后-验相克率qn中连续选择希望的对凄t似然率 、或对数后验概率qn。相反，通过上述实施例，不需要上述这样的 选择器，从而可以预期电路尺寸的减小。
还可以将本发明的实施例应用于用于LDPC码的解码装置，该 解码装置^f吏用由具有例如通过表达式(21 )表示的^t环结构的小矩 阵形成的校验矩阵。如上所述，表达式(21)包括32个小矩阵，每 个小矩阵被形成为包括四行和四列的4 x 4矩阵。
图10是示出了应用本发明的实施例的解码装置的另一个配置 实例的框图。图10所示的解码装置11使用由表达式(21 )表示的 校验矩阵H执行LDPC码的解码。
在图10中所示的解码装置11中，不同于图4中所示的解码装 置10,不是1个而是P个(在当前情况下为4)数据被写入到RAM 100-107中的每个的一个地址中。从而，解码装置11包括用于对-首先^皮写入的P个对lt似然率^进4于积分并将P个对凄史似然率^ 组合成一个^t据的符号连接电^各123。
例如，当一个对数似然率^或对数后验概率qj皮表示为一个八 位字节的数据时，四个八位字节的H据;故写入到RAM 100 ~ 107的 每个的一个;也址中。
进一步地，图IO所示的解码装置11包括在输出解码结果之前 将组合后一个凄t据转换回原始的P个(在当前情况下为4)数据的 符号分割电路124。因此，在图10中，表示提供给RAM 100-103的数据的信号 dl ~ d4、表示/人RAM 100 ~ 103读出的凄丈才居的4言号gl ~ g4、以及表 示,人RAM 104 ~ 107读出的凄史据的信号al ~ a4均对应于例如四个/V 位字节的数据。
进一步地，图10所示的解码装置11包括用于分别对从RAM 100- 103输出的四个数据的位位置进行移位的循环移位器119 ~ 122。循环移位器119 ~ 122对形成例如对应于四个对^t似然率？1 或 对数后验概率qn的四个八位字节的数据的八位字节进行一维。
虽然表达式(21 )的32个小矩阵均^皮形成为四4于和四列的矩阵， 但是在每个小矩阵中，只有一个元素具有值1,即，每行中的非零 值。因此，当四个对数似然率^或对数后验概率qn被提供给变量节 点处理部113时，必须指定四个对ft似然率、或四个对凄t后验相克率 qn中与才交-验矩阵H的非零值的元素(即，满足hmn=l的乂于数似然率 、或对lt后-验相克率qn的元素)对应的对lt似然率^或对凄t后验相克率 qn之一。
例如，循环移位器119-122将对应于与四个对lt似然率？tn或
四个对凄t后-验和克率qn对应的四个八位字节的数据中满足hmfl的对
凄t似然率、或对凄t后-验扭克率qn的八位字节的数据移位至第 一个八位 字节。应注意，通过从控制器112输出的控制信号c51 c54控制循 环移位器119 ~ 122，以通过上述方式对^t据进^于移^f立。
因此，表示从图10中的循环移位器119 ~ 122输出的数据的信 号gll ~ g14 ^于应于通过分别^N言号gl ~ g4的#:才居的/^[立字节4立置 进行移位获得的用于四个八位字节的数据。
进一步;也，虽然图10中所示的变量节点处理部113~算术单元 115和延迟电路125执行与图4中所示的处理类似的处理，但是他们均由并行连接的四个数学运算电路形成，以便对四个数据并行寺丸 行处理。
因此，表示从变量节点处理部113输出的数据的信号bl b4、 表示从校验节点处理部114输出的数据的信号al， ~ a4，、以及表示 从算术单元115输出的数据的信号gl， g4，分别对应于例如四个八 位字节的^t据。
图10中所示的解码装置11的其他部分类似于图4中所示的解 码装置10。
因此，能够应用本发明的实施例来配置^f吏用用于由具有循环结 构的小矩阵构成的校验矩阵的LDPC码的解码装置。
此外，4艮据本发明的实施例，如果码长小于码长N (在当前情 况下为24),则能够执行使用不同编码率、不同码长或不同校验矩 阵的LDPC码的解码。
例如，当使用不同于以上描述的实例中的编码率、码长或校验 矩阵时，以上参考图6~图8描述的处理;陂再次^^亍，并且通过存 4诸位置确定部201确定新的存4诸位置。
然后，控制器112输出对应于新的存储位置和校验矩阵的控制 信号cll ~cl4、控制信号c21 ~c24以及控制信号c31 ~ c34。
但是，应注意，新确定的Nrd x M，的值必须低于Nrd x M，的原始值。
作为实例，研究例如代替通过表达式(16 )表示的校验矩阵H, 使用由以下给出的表达式(25 )表示的校验矩阵的情况。表达式(25 ) 的才交-睑矩阵H用于编码率为2/3的LDPC码，并JU亍4又重的最大4直WRMax为WRMax =11。在当前情况下，由于Nram = 4 ，则才艮才居表达式
(18)， Nrd = 3 (= ceil(wRMax/Nram) = ceil(l 1/4))。
(25)
在该实例中，当通过以上参考图6~图8描述的处理确定存《诸 4立置日寸，侈寸^口，获4f r， = [l 1 1 12323342442213233144 4] 作为确定的存储位置候选r，-[r、 r，2 ... r，i ... r，N，]。通过将对数后-验 概率qn等存储到这样获得的存储位置中，使用由表达式(25 )表示 的才史-验矩阵H的LDPC码可以通过以上参考图4或图10描述的配 置的解码装置IO或11判定，而无需改变由表达式(16)表示校验 矩阵H的电^各构成。
应注意，虽然上述实例4吏用分层BP解码方法，4旦是本发明的 实施例还可以应用于4吏用和积解石马方法的解码装置。
应注意，虽然上述的一系列处理可以通过硬件，执行，但是还可 以通过软件来执行。当通过软件执行这些处理时，构成软件的程序 从网络或程序记录介质被安装到结合至专用硬件的计算机中，或例 如，通过安装多种程序可以执4亍多种功能的图11中所示的通用个人 计算4几500中。
参考图11,中央处理单元(CPU ) 501才艮据存^f诸在ROM (只读 存储器)502中的程序或从存储部508加载到RAM (随4几存取存储 器)503中的程序来4丸4亍多种处理。CPU 501 4丸4亍处理所必须的数: 据还4皮适当地存储到RAM 503中。
Goooollo
oooolioo
ollooooo
lioooooo
lilillol
lliooooo
oolo-olol
looloolo
o- 二 -I -- --
oolllooo
loooolol
ololoool-
lolooolo
I，CPU 501、 ROM 502和RAM 503通过总线504 4皮jt匕连4妄。输 入/输出接口 505还连接至总线504。
包括键盘、鼠标等的输入部506、包括可以为CRT (阴极射线 管)或LCD (液晶显示)单元的显示单元、扬声器等的输出部507、 由石更盘等形成的存储部508、包括调制解调器、诸如LAN(局域网) 卡的网络*接口卡等的通信部509均连4妄至输入/输出4妄口 505。通信 部509通过诸如互耳关网的网络执行通信处理。
进一步地，必要时，驱动器510连接至输入/输出接口 505。将 诸如磁盘、光盘、磁光盘、半导体存储器等的可移动介质适当装载 到驱动器510中，并且必要时，将从装载的介质读取的计算才几程净皮 安装到存储部508中。
当通过软件才丸行上述一 系列处理时，从诸如互联网的网络或可 以由可移动介质511形成的i己录介质安装构成^^牛的禾呈序。
应注意，程序记录介质可以由其上或其中记录有程序的^兹盘(包 括软盘(注册商标))、光盘(包括CD-ROM (致密光盘只读存储器) 和DVD (数字通用光盘))、磁光盘(包括MD (小型盘片(商标)) 或半导体存储器形成的图ll中所示的可移动介质511形成，并且4皮 分配以将程序分别从装置4几体提供给用户。另外，程序记录介质可 以被形成作为ROM502、包括在存储部508中的硬盘等，其中，记 录有程序并以预先结合到装置主体中的形式分配。
应注意，用于执行在本说明中描述的一系列处理的步骤可以不 必须以描述的顺序按时间顺序来处理，并且包括在不按时间顺序处 理的情况下并4亍或串4亍#^亍的处理。
虽然已4吏用特定术语描述本发明的优选实施例，但这样的描述 仅用于进行解释，应理解在不脱离以下权利要求的精神或范围的情 况下，可以作出多种改变和变4匕。
权利要求
1. 一种用于对低密度奇偶校验码进行解码的解码设备，包括多个存储装置，用于将关于一个码字的对数似然率或对数后验概率存储到相互独立的地址中；以及读出装置，用于从存储在所述存储装置中的所述关于一个码字的对数似然率或对数后验概率中，同时读出与在所述低密度奇偶校验码的编码处理中使用的校验矩阵的预定一行中的非零值元素相对应的多个所述对数似然率或对数后验概率。
2. 根据权利要求1所述的解码设备，其中，所述存储装置的数量 小于所述校验矩阵的行权重的最大值。
3. 根据权利要求1所述的解码设备，其中，从所述存储装置读出 与所述冲交-睑矩阵的任一4于中的所述非零值对应的所有的所述 对数似然率或对数后验概率所需的读出次数是通过用所述校 验矩阵的行权重的最大值除以所述存储装置的数量获得的值 向上舍入成数字值获得的数。
4. 根据权利要求3所述的解码设备，进一步包括存储位置确定 装置，用于将关于所述一个码字的所述对数似然率或对^1:后验 概率存储到所述存储装置中，使得与所述校验矩阵的任一行中 的所述非零值元素对应的所有的所述对lt似然率或只于凄t后马全 概率，能够以通过用所述4交-验矩阵的行4又重的所述最大值除以 所述存储装置的数量获得的值向上舍入成数字值获得的读出 次数从所述存储装置中读出。
5. 根据权利要求4所述的解码设备，其中，每个所述存储装置均 具有与通过用所述低密度奇偶校验码的码长或所述校验矩阵 的权重矩阵的列数除以所述存储装置的数量获得的值、或通过 将所获得的值加一得到的值、或通过从所获得的值中减一得到 的值相对应的地址数，并且关于所述一个码字的所述对数似然 率或对数后-验概率被分别存储到所述存储装置中。
6. 根据权利要求5所述的解码设备，其中，所述存储位置确定装 置产生用于指定所述存储装置之一和其中存储有关于所述一 个码字的所述对数似然率或对数后验概率中的每个的地址的 存储位置确定信息，并且所述读出装置基于所述存储位置确定 信息来同时读出多个所述对数似然率或对数后验概率。
7. 根据权利要求1所述的解码设备，其中，所述校验矩阵包括具 有P行和P列的多个小矩阵，与每个小矩阵的P个元素相对 应的所述对数似然率或对凄t后马全扭无率中的P个^皮存^f诸到所述 存储装置之一的 一个地址中。
8. —种用于对低密度奇偶校验码进行解码的解码设备，包括多个存4诸部，被配置为将关于 一 个码字的对数似然率或对 :数后验概率存储到相互独立的地址中；以及读出部，^皮配置成/人存卡者在所述存储部中的所述关于一个 码字的所述对数似然率或对数后验和克率中，同时读出与在所述中的非零值元素相 对应的多个对数似然率或对数后验概率。
全文摘要
在本发明中，提供了一种用于对低密度奇偶校验码进行解码的解码设备，包括多个存储部，被配置为将关于一个码字的对数似然率或对数后验概率存储到相互独立的地址中；以及读出部，被配置为从存储在存储部中的关于一个码字的对数似然率或对数后验概率中，同时读出与在低密度奇偶校验码的编码处理中使用的校验矩阵的预定一行中的非零值元素相对应的多个对数似然率或对数后验概率。
文档编号H03M13/11GK101295988SQ20081009505
公开日2008年10月29日 申请日期2008年4月28日 优先权日2007年4月27日
发明者品川仁, 山岸弘幸, 野田诚 申请人:索尼株式会社