氮化物半导体器件、多尔蒂放大器和漏极压控放大器的制作方法

专利名称：氮化物半导体器件、多尔蒂放大器和漏极压控放大器的制作方法
技术领域：
本发明一般地涉及化合物半导体器件，并且更具体地，涉及将GaN氮 化物半导体或者含GaN作为主要成分的氮化物半导体用于电子沟道层的高 功率化合物半导体器件。
背景技术：
GaN具有3.4eV的大带隙(bandgap)，并且传统上被用于蓝光发光二 极管和激光二极管。另一方面，由于其大的击穿电压以及大的饱和电子速 度，GaN被认为是执行高电压操作或高输出操作所需的半导体器件的十分 有前景的材料。因此，针对诸如将GaN用于电子沟道层的HEMT之类的 FET，正在进行密集的研究。具体地，通过将具有GaN电子沟道层的高电 压HEMT用于放大器，期望实现高效率的操作。 专利参考文献1
日本特开专利申请2000-252458
专利参考文献2
日本专利申请2002-500626 专利参考文献3
日本特开专利申请2003-535481 非专利专利参考文献1
H. Kawai et al.， Electronics Letters l她March 1998, Vol. 34, No.6, pp.592-593
非专利专利参考文献2
J. Nikaido, et al., A Highly Uniform and Reliable AlGaN/GaN HEMT, www.gaasmantech.org/Digests 2005/2005 papers 8.1pdf (2007年6月21日检
索)

发明内容
根据一个方面，提供了一种氮化物半导体器件，其包括衬底；堆叠 (stacked)半导体结构，该堆叠半导体结构形成在所述衬底上，并且包括 无掺杂氮化物半导体的电子沟道层和在所述电子沟道层上外延地形成的n 型氮化物半导体的电子供应层，所述n型氮化物半导体的电子亲合势 (electron affinity)小于所述无掺杂氮化物半导体的电子亲合势，并且二 维电子气被沿着与所述电子供应层的界面而形成在所述电子沟道层中；栅
电极，其对应于沟道区域而形成在所述堆叠半导体结构上；以及源电极和
漏电极，其分别在所述栅电极的第一侧和第二侧，以与所述堆叠半导体结 构相欧姆接触地形成在所述堆叠半导体结构上，所述堆叠半导体结构在所
述衬底和所述电子沟道层之间包括连续地并且外延地形成的n型导电层和 包含Al的阻挡层。


图l是示出多尔蒂(Doherty)放大器的构造的电路图； 图2是示出漏极压控放大器的构造的电路图； 图3是对图1的Doherty放大器的操作进行说明的示图； 图4是对图2的漏极压控放大器的操作进行说明的示图； 图5是示出根据本发明相关技术的GaN-HEMT的构造的示图； 图6是对图5的GaN-HEMT的问题进行说明的示图； 图7是对图5的GaN-HEMT的问题进行说明的另一示图； 图8是对图5的GaN-HEMT的问题进行说明的另一示图； 图9是示出根据本发明第一实施例的GaN-HEMT的构造的示图； 图IO是示出图9的GaN-HEMT的能带结构的示图； 图11是与比较示例相比较地示出图9的GaN-HEMT中的空载电流 (idling current)的时间变化的示图12是对本发明的功能进行说明的示图13是示出根据图11的比较示例(I)的GaN-HEMT的构造的示
图14是示出根据图11的比较示例(II)的GaN-HEMT的构造的示
图15是对本发明的效果进行说明的示图16是示出根据本发明第二实施例的GaN-HEMT的能带结构的示
图17是示出根据本发明第三实施例的GaN-HEMT的能带结构的示 图；以及
图18是示出根据本发明第四实施例的GaN-HEMT的构造的示图。
具体实施例方式
随着用于蜂窝电话基站的放大器被设计用于WiMAX (全球微波接入 互操作性)，出现了对前所未有的高效率的需求。为了实现所期望的高效 率，研究对图1中示出的Doherty放大器或者图2中示出的漏极压控放大 器的使用。
参考图l， Doherty放大器具有第一信号路径A和第二信号路径B，第 一信号路径A包括载波放大器(在下文中称作"主放大器")1A和1/4波 长线路2A，第二信号路径B包括1/4波长线路1B和峰值放大器(在下文 中称作"辅助放大器")2B。
在此，被供应给输入端子IN的输入信号被分到第一和第二信号路径 A和B中待放大，并且在输出端子OUT处被合并，其中输入端子IN具有 输入电阻Rs，并且负载阻抗RL连接到输出端子OUT。因此，针对A类 或AB类操作来偏置主放大器1A，而针对C类操作来偏置辅助放大器 2B，从而使得与主放大器1A的情况相比，空载电流被减小。
因此，如图3所示，当输入信号具有通常的功率范围时，引起主放大 器1A的操作，而当输入信号功率超过预定功率级P()时，出现除主放大器 1A外的辅助放大器2B的操作，并且变得能够形成具有大输出功率的输出 信号。在图3中，应注意橫轴代表输入功率而纵轴代表输出功率。
另一方面，就漏极压控放大器而言，如图2所示，输入信号经由信号 路径A被供应到主放大器3A，同时输入信号还被检测器(DET) 4B检测
到，该检测器4B在从信号路径A分支出来的信号路径上。因此，如图4 所示，设置到信号路径B的控制放大器5B基于指示输入信号电平的检测 信号Vd，控制构成主放大器3A的晶体管的漏极电压Vd。
就图2的漏极压控放大器而言，主放大器3A被维持在饱和状态，并 且其输出功率受控制放大器5B控制，该控制放大器5B响应于输入功率来 控制主放大器3A的漏极电压Vd。因此，通过图2的漏极压控放大器，能 够维持高的操作效率。
同时，发明人遇到这样的问题，在具有如图5的构造所示的GaN电子 沟道层的GaN-HEMT 20被用于主放大器IA和辅助放大器2B的情况下， 出现如图6所示的漏极电流漂移。当出现这样的漂移时，导致放大器操作 效率下降，并且不再可能获得所期望的高效率的操作。
参考图5， GaN-HEMT 20被形成在SiC衬底21上，并且包括SiC衬 底21上外延地形成的无掺杂A1N的缓冲层22、在缓冲层22上外延地形成 的无掺杂GaN的电子沟道层23、在电子沟道层23上外延地形成的n型 AlGaN的电子供应层24和在电子供应层24上外延地形成的n型GaN的盖 层(cap layer) 25，其中对应于预定的沟道区域，在盖层25上，以与盖层 25相肖特基接触地形成栅电极27G。此外，在栅电极27G的两侧，在电子 供应层24上，以与电子供应层24相欧姆接触地形成源电极27S和漏电极 27D。此外，盖层25的暴露表面被SiN钝化膜26覆盖。
图6示出空载状态的源极一漏极电流Idsq的变化，其中在将到辅助放 大器2B的输入功率从阈值P。增大到功率级Ps之后，图5的GaN-HEMT 的输入功率被关断，其中阈值Po对应于紧接在辅助放大器2B上电 (power-ON)之前的功率，并且在功率级Ps时辅助放大器2B执行饱和操 作。应当参考图3。此外，应注意，源极一漏极电流Idsq代表在静态状态 (静止状态(quiescent state))下通过功率测量而获得的漏极电流。
参考图6，可以看出，紧接在辅助放大器2B上电之前的状态的大约 12mA/mm的GaN-HEMT空载电流在断电(power OFF)后被减小到大约 4mA/mm。此外，可以看出，在此之后空载电流逐渐增大，然而它用大于 300秒的漂移时间来恢复空载电流的原始值。
这暗示如下的情况，如图7所示，二维电子气中的电子以在GaN-HEMT的高输出功率操作时所引起的加速度，在朝向SiC衬底21的方向 上从电子沟道层23逃逸，并且被存在于GaN电子沟道层23和A1N下部 层22之间的界面附近的缺陷(defect)等捕获，并且在断电之后，因此捕 获的电子逐渐地被释放。
图6和图7的漂移时间的问题指示，在辅助放大器2B被开启的间隔 期间，辅助放大器2B的输出电流在降低，并且因此输出功率在降低，并 且指示用于辅助放大器2B的GaN-HEMT不在以所期望的高效率来操作。 因此，辅助放大器2B不在提供所期望的输出。
不仅在图5的GaN-HEMT被用于图1的Doherty放大器的辅助放大器 2B的情况下，而且在图5的GaN-HEMT被用于图2的漏极压控放大器的 主放大器3A的情况下，图6中漂移时间随输入功率而增大并且因此随输 出功率而增大的问题变为严重的问题。应当参考图8的示意图。
因此，如通过箭头在图8中示出的，期望减小具有图5的构造的GaN-HEMT中的漂移时间。
图9示出根据第一实施例的GaN-HEMT 40的构造。
参考图9， GaN-HEMT 40被形成在SiC单晶衬底41的(0001)表面 上，并且包括SiC衬底41上外延地形成的厚度为0.3/xm的无惨杂A1N下 部层42、在下部层42上外延地形成的厚度例如为3/mi的无惨杂GaAs缓 冲层43、在缓冲层43上外延地形成的厚度为5 — 50nm (例如20nm)并且 掺杂有浓度为1X1017 —5X1018cm—3 (例如，2X10lscm—3)的Si的n型 GaN能带控制层44、在能带控制层44上外延地形成的厚度为5 —50nm
(优选地具有20nm的厚度)的无掺杂AlGaN阻挡层(barrier layer) 45、 在阻挡层45上外延地形成的厚度例如为50nm的无掺杂GaN电子沟道层 46、经由外延地形成的厚度例如为5nm的无掺杂AlGaN间隔层47而在电 子沟道层46上方外延地形成的厚度例如为20nm的n型AlGaN电子供应 层48 (例如，电子供应层48被掺杂有浓度为4X10"cm—3的Si)，以及在
电子供应层48上外延地形成的厚度例如为7nm的n型GaN的盖层49，其 中盖层49被掺杂有浓度为5 X 1018cm—3的Si。
在电子沟道层46中，沿着与上方的间隔层47的界面形成了二维电子 气(2DEG)。通过设置间隔层47，如本领域中所熟知的，可以通过电子 供应层48中的掺杂电子来抑制二维电子气中的电子的散乱(scattering)。
此外，在盖层49上，以Ni层和Au层的堆叠的形式，以与盖层49相 肖特基接触地形成栅极长度为0.5/mi且单位栅极宽度为300/mi的栅电极 50G。在此，"单位栅极宽度"指通过栅电极对二维电子气的浓度进行控 制的区域的宽度。
此外，在栅电极50G的横向两侧，以与电子供应层48相欧姆接触 地、以Ta膜(未示出)和Al膜(未示出)的堆叠的形式分别形成源电极 50S和漏电极50D。因此，应注意，作为Ta和Al相互扩散的结果，在源 电极50S或漏电极50D中，在Ta膜和Al膜之间的界面处形成TaA^层。 此外，盖层49的位于栅电极50G和源电极50S之间的表面部分以及位于 栅电极50G和漏电极50D之间的表面部分被SiN保护膜51覆盖。
在图9的GaN-HEMT40中，应注意，阻挡层45改变其组成(被表示 为GaxAlLXN)，从而使得组分参数x从在与电子沟道层46的界面处的 0.02连续变到在与能带控制层44的界面处的0.05，因此，从与电子沟道 层46的界面到与能带控制层44的界面，出现带隙的连续增大。因此，就 图9的GaN-HEMT 40而言，阻挡层45在与能带控制层44的界面处具有 Ala()5Gaa95N的组成，并且在与电子沟道层46的界面处具有AlaQ2Gaa98N的 组成。
具体地，在将HEMT用于高效率放大器的情况下，优选地，栅极长度 落入0.3—0.7/xm的范围内，更优选地落入0.5—0.6^m的范围内。当栅极 长度被增大到超过上述范围时，导致Doherty放大器增益减小。此外，导 致失真特性恶化。另一方面，当栅极长度变得短于0.5/mi时，导致击穿电 压下降到200V或更小。此外，由于恶化的夹断(pinch-off)特性而导致效 率降低。因此，器件的可靠性恶化。
此外，优选地，将单位栅极宽度设定为200—400/mi的范围，更优选 地设定为250-300/mi的范围。当单位栅极宽度被增大时，导致Doherty放 大器增益减小，而当单位栅极宽度变窄时，导致可实现的最大输出功率减 小。
接下来，将简要地对图9的GaN-HEMT 40的制造工艺进行说明。 首先，通过将三甲基镓(TMG)用作Ga的源、将三甲基铝(TMA) 用作Al的源并且将氨用作氮化物源的MOVPE工艺，在作为单晶SiC衬底 的衬底41上外延地并且连续地生长无掺杂A1N下部层42和无掺杂GaN 缓冲层43，并且通过将TMG和氨用作源并且将硅烷(SiH4)用作Si掺杂 气的MOVPE工艺，在缓冲层43上进一步生长n型GaN能带控制层44。
此外，通过将TMG、 TMA和氨气用作源的MOVPE工艺，在能带控 制层44上外延地形成无掺杂AlGaN阻挡层45，并且通过将TMG和氨气 用作源的MOVPE工艺，在阻挡层45上进一步形成无掺杂GaN的电子沟 道层46。
此外，通过将TMG、 TMA和氨气用作源的MOVPE方法，在电子沟 道层46上形成间隔层47，并且通过添加甲烷气来进一步继续MOVPE工 艺。因此，在间隔层47上形成n型AlGaN的电子供应层48。此外，通过 将TMG和氮气用作源的MOVPE工艺，在电子供应层48上外延地形成n 型GaN的盖层49。
此外，在因此形成的盖层49上形成抗蚀剂图案(resist pattern)以暴 露器件隔离区域，并且器件隔离区域(未示出)的形成是通过在将这样的 抗蚀剂图案用作掩模的同时用离子注入工艺注入氮离子来进行的。
此外，在因此获得的半导体分层结构上形成抗蚀剂图案，以暴露预定 的源极和漏极区域，并且在将这样的抗蚀剂图案用作掩模的同时，用真空 蒸发沉积工艺分别以10nm的厚度和280nm的厚度来沉积Ta膜和Al膜。 此外，通过剥离(lift-off)工艺，将过量的Al膜和Ta膜与抗蚀剂图案一 起去除，因此，在源极和栅极区域上分别形成源电极50S和漏电极50D。
此外，通过快速热退火工艺来对因此形成的源电极50S和漏电极50D 进行退火。因此，使得Ta膜和Al膜相互反应从而形成TaAl3层。
此外，通过等离子CVD工艺，在因此获得的结构上沉积SiN膜51。
然后通过抗蚀剂工艺使因此沉积的抗蚀剂膜51图案化，因此，形成具有
如下开口的抗蚀剂图案，该开口暴露GaN盖层49的对应于沟道区域的部 分。
此外，分别以10nm和200nm的膜厚度在这样的抗蚀剂图案上沉积Ni 膜和Au膜，随后通过剥离工艺来去除抗蚀剂膜。因此，以与GaN膜49 相肖特基接触地形成栅电极50G。
此外，在SiN膜51中形成用于暴露源电极50S和漏电极50D的开 口，因此，完成了图9的GaN-HEMT的形成。
图10示出图9的GaN-HEMT 40的沿垂直于衬底41的横截面得到的 能带结构。图中，Ec代表导带，Ev代表价带并且Ef代表Fermi能级。
参考图10，与通常的HEMT的情况类似地，在电子沟道层46和间隔 层47之间的界面处形成了二维电子气2DEG以填充导带Ec的陷落 (dip)。另一方面，通过本实施例的HEMT 40,电子沟道层46下面的无 掺杂AlGaN阻挡层45形成势垒，因此，二维电子气中的电子朝向衬底41 的加速逃逸被阻挡。因此，在阻挡层45下面的能带控制层44由高掺杂的 n型层形成，并且因此，GaN缓冲层或在它下面的无掺杂A1N下部层的电 效应(electric effect)被屏蔽。
因此，即使当由于某种原因使高能载波到达了 GaN缓冲层43或者在 它下面的A1N下部层42，或者到达了与SiC衬底41的界面并且在那里被 捕捉，电气变化也因阻挡层45所形成的电势而被抑止，并且阻挡层45可 以形成稳定的势垒。
图11是与先前说明的图6的结果以及将参考图12和图13来进行说明 的本发明的比较示例的结果相比较地，示出图9的GaN-HEMT 40的漂移 时间的示图。与图6类似地，横轴代表在断电之后逝去的持续时间(在 GaN-HEMT的饱和操作之后执行所述断电)，而纵轴代表在静止状态下测 得的漏极电流Idsq。
参考图11，可以看出，与漂移时间是300秒或更多的图6的情况相 比，通过图9的GaN-HEMT 40，漂移时间被减小到50秒或更小。
图11的结果指示，如图12所示，通过图9的GaN-HEMT 40，阻挡
层45有效地发挥作用，并且如参考图7所说明的，在朝向衬底的方向上 的来自二维电子气的加速电子的逃逸被有效抑制。
应注意，图11的用(I)指示的比较示例对应于在图9的构造中省略 能带控制层44的情况。在此，可以看出，从断电的时刻起经过了 200秒 的时间之后，仍未恢复到初始漏极电流的二分之一。因此，通过图13的 构造，存在阻挡层45不能有效发挥作用或者阻挡层45变为陷阱的可能 性。在图13中，用相同标号来指定之前进行了说明的那些部分，并且省 略对它们的描述。
此外，图11的用(II)指示的比较示例对应于这样的情况其中如图 14所示，在图9的构造中省略阻挡层45。在此，可以看出，与图5的情况 相比，漂移时间在一定程度上得到改善，然而漂移时间超过了 100秒，并 且性能仍劣于本发明的情况。在图14中，用相同标号来指定之前进行了 说明的那些部分，并且省略对它们的描述。
因此，在本发明的情况下，结合无掺杂AlGaN阻挡层45来使用n型 GaN的能带控制层44很重要。如已经注意到的，认为具有导电性的能带 控制层44屏蔽存在于无掺杂GaN缓冲层43或者无掺杂A1N下部层45中 的缺陷的电效应，并且因此抑制由阻挡层45的导带所形成的势垒的变 动。
为了实现这样的效果，认为优选的是在阻挡层45的下面并且因此在 更接近衬底的一侧形成能带控制层44。
虽然本实施例将组成递变(composition graded)阻挡层45的Al组分 x从0.02变到0.05，但是组成递变阻挡层45的组分改变范围不限于先前所 说明的那些情况。因此，也可以从与能带控制层44的界面到与电子沟道 层46的界面，将Al组分x从0变到0.07。因此，可以在与能带控制层44 的界面处将组分x设定为0—0.03的范围，并且在与电子沟道层46的界面 处将其设定为0.03 — 0.07的范围。
当组成递变阻挡层45的Al组分x超过前述范围时，层45中的缺陷增 多，并且组成递变阻挡层45变为陷阱。另一方面，当Al组成x减小到低 于前述范围时，不会实现阻挡效果。
13
此外，为了实现充分的阻挡效果并且同时抑制由于晶格失配(lattice misfit)而导致的位错的出现，优选的是形成膜厚度在大约2 — 50nm的范 围内的组成递变阻挡层45，从而使得位错形成的临界厚度不会被超过。
为了使能带控制层44执行所期望的功能，不必将全部的层44掺杂为 高浓度的n型。因此，也可以形成能带控制层44以使得仅将它的与阻挡 层45接触的部分掺杂为n型。能带控制层44可以被形成为具有5 — 100nm 的厚度。此外，可以将阻挡层45的与能带控制层44接触的界面部分掺杂 为n型。
虽然本实施例使用SiC衬底作为衬底，但是本发明并不限于使用SiC 衬底的情况。因此，本发明也可以使用蓝宝石衬底、GaN单晶衬底、异质 外延衬底等，其中经由缓冲层在Si衬底上形成GaN层。
此外，可以通过用AlGalnN替代AlGaN来用于电子供应层48和间隔 层47，并且通过控制In含量来调节电子供应层48和间隔层47的带隙， 来控制GaN-HEMT 40的阈值。
此外，也可以通过其他的半导体氮化物来形成电子沟道层46、间隔层 47和电子供应层48。
针对图5的GaN-HEMT 20被用于图1的Doherty放大器的主放大器 1A和辅助放大器2B的情况，以及图5的GaN-HEMT 20被用于图2的漏 极压控放大器的主放大器3A的情况("本实施例之前")，并且针对本 实施例的GaN-HEMT 40被用于图1的Doherty放大器的主放大器1A和辅 助放大器2B的情况，以及图9的GaN-HEMT 40被用于图2的漏极压控放 大器的主放大器3A的情况("本实施例")，图15比较单个GaN-HEMT 的漂移时间和漏极效率。
参考图15，可以看出，通过使用本实施例的构造，漂移时间被减小到 一半或更小。此外，由于如参考图12所说明的对来自二维电子气2DEG 的电子的逃逸的有效抑制，可以看出，通过使用本发明的结构，漏极效率 得到显著改善。 图16示出根据第二实施例的GaN-HEMT 40A的能带结构。因为本实 施例的GaN-HEMT 40A具有与之前所说明的图9的GaN-HEMT 40类似的 构造，所以将省略对其结构的描述。
在前一实施例的GaN-HEMT 40中，其中能带控制层44被掺杂为n 型，引起了导带Ec的拉低，但是导带从没有变得低于如图10所示的 Fermi能级Ef。因此，就GaN-HEMT 40而言，从没有这样的情况，即形 成了不同于电子沟道层46中的二维电子气2DEG的另一二维电子气2DEG 的情况。
另一方面，根据本实施例，能带控制层44中的Si掺杂浓度被进一步 提高，结果，能带控制层44的导带Ec被拉低到低于Fermi能级Ef。因 此，在导带Ec被拉低到低于Fermi能级Ef的部分中形成了二维电子气 2DEG。
应注意，由于这样的事实，即在无掺杂GaN电子沟道层46中形成的 二维电子气2DEG具有1500cm2/V s的电子迁移率，而在高掺杂的GaN 层44中形成的二维电子气2DEG具有至多100cm2/V s的电子迁移率，所 以这样的二维电子气2DEG的形成不会引起对HEMT 40A的正常操作的任 何实质影响。
图17示出根据第三实施例的GaN-HEMT 40B的能带结构。因为本实 施例的GaN-HEMT 40B具有与之前所说明的图9的GaN-HEMT 40类似的 构造，所以将省略对其结构的描述。
根据图9、图10和图16的实施例，以组成递变层的形式形成了阻挡 层45，该组成递变层在与电子沟道层46接触的一侧具有较小带隙，并且 在与能带控制层44接触的一侧具有较大带隙。
但是，就本发明而言，阻挡层45由这样的组成递变层构成并不是必 需的，并且也可以通过如图17所示的具有一致A1组分的AlGaN层来形成 阻挡层45。在此，应注意，图17示出根据本发明第三实施例的GaN-HEMT 40B的能带结构。
因为关于其他方面，GaN-HEMT 40B具有与之前所说明的图9的 GaN-HEMT40类似的构造，所以将省略对其结构的描述。
因为就本实施例而言，阻挡层45具有一致的Alo.o5Ga。.9sN的组成，所 以应注意，电子沟道层46中的导带Ec和价带Ev的位置从图中以虚线示 出的图10的状态开始改变，因此，在电子沟道层46中形成的二维电子气 的厚度略微减小，并且因此其电子密度略有减小。
只要这样的二维电子气的减小被容许，就可以如本实施例的情况那 样，将具有一致Al组分的AlGaN层用于阻挡层。
此外，应注意本发明不仅可应用于其中栅电极50G形成肖特基接触的 GaN-HEMT，而且还可应用于具有绝缘栅结构的GaN-HEMT中，在所述 绝缘栅结构中，例如如图18所示，栅电极50G与栅极绝缘膜52形成接 触。在图18中，用相应的标号来指定之前进行了说明的那些部分，并且 省略对它们的描述。
在图18的示例中，栅极绝缘膜52形成在n型GaN盖层49上，然而 也可以省略盖层，并且在电子供应层48上直接形成栅极绝缘膜。
至于栅极绝缘膜52，可以采用诸如SiN之类的宽隙(widegap)材 料。另一方面，也可以通过诸如A1203、 Ta205、 Hf02、 Zr02等之类的所谓 高K值材料来形成栅极绝缘膜52。
虽然针对优选实施例对本发明进行了说明，但是本发明并不局限于这 样的具体实施例，并且可以在专利的权利要求书中所描述的本发明的范围 之内，做出各种变体和修改。
相关申请的交叉引用
本申请基于2007年8月31日递交的日本优先权申请第2007-226594 号，该日本优先权申请的全部内容通过引用被结合于此。
权利要求
1. 一种氮化物半导体器件，包括衬底；在所述衬底上形成的堆叠半导体结构，所述堆叠半导体结构包括无掺杂氮化物半导体的电子沟道层，和在所述电子沟道层上外延地形成的n型氮化物半导体的电子供应层，所述n型氮化物半导体的电子亲合势小于所述无掺杂氮化物半导体的电子亲合势，并且沿着与所述电子供应层的界面在所述电子沟道层中形成二维电子气；栅电极，其对应于沟道区域而形成在在所述堆叠半导体结构上；以及源电极和漏电极，其分别在所述栅电极的第一侧和第二侧、以与所述堆叠半导体结构相欧姆接触地形成在所述堆叠半导体结构上；所述堆叠半导体结构包括，在所述衬底和所述电子沟道层之间连续地并且外延地形成的n型导电层和包含Al的阻挡层。
2. 如权利要求1所述的氮化物半导体器件，其中所述n型导电层和所 述电子沟道层包含作为其构成元素的Ga和N，而所述阻挡层包含作为其 构成元素的Ga、 N和Al。
3. 如权利要求1所述的氮化物半导体器件，其中所述阻挡层从其与所 述电子供应层接触的一侧到其与所述n型导电层接触的一侧，连续增大其 Al组分。
4. 如权利要求3所述的氮化物半导体器件，其中所述Al组分在与所 述导电层的界面处落入0.03—0.07的范围内，并且在与所述电子沟道层的 界面处落入0.0—0.3的范围内，所述Al组分通过Al组分参数x来表示， 并且所述Al组分参数x将所述阻挡层的组成表示为AlxGai_xN。
5. 如权利要求4所述的氮化物半导体器件，其中所述阻挡层的膜厚度 在2—50nm范围内。
6. 如权利要求l一5中的任一项所述的氮化物半导体器件，其中所述 阻挡层在其邻近与所述n型导电层的界面的部分处被掺杂为n型。
7. 如权利要求l一6中的任一项所述的氮化物半导体器件，其中所述n 型导电层被掺杂有浓度级别在lX1017—5X1018cm—3的范围内的n型掺杂 物。
8. 如权利要求1—7中的任一项所述的氮化物半导体器件，其中所述n 型导电层在其邻近与所述阻挡层的界面的部分处被掺杂为n型。
9. 如权利要求1所述的氮化物半导体器件，其中所述n型导电层的膜 厚度为5 — 100nm。
10. —种多尔蒂放大器，其包括载波放大器和峰值放大器， 所述载波放大器和所述峰值放大器中的每个包括氮化物半导体器件，所述氮化物半导体器件包括 衬底；在所述衬底上形成的堆叠半导体结构，所述堆叠半导体结构包括无掺 杂氮化物半导体的电子沟道层，和在所述电子沟道层上外延地形成的n型 氮化物半导体的电子供应层，所述.n型氮化物半导体的电子亲合势小于所 述无掺杂氮化物半导体的电子亲合势，并且沿着与所述电子供应层的界面 在所述电子沟道层中形成二维电子气；栅电极，其对应于沟道区域而形成在所述堆叠半导体结构上；以及源电极和漏电极，其分别在所述栅电极的第一侧和第二侧、以与所述 堆叠半导体结构相欧姆接触地形成在所述堆叠半导体结构上；所述堆叠半导体结构包括，在所述衬底和所述电子沟道层之间连续地 并且外延地形成的n型导电层和包含Al的阻挡层。
11. 一种漏极压控放大器，其包括对输入信号进行放大的主放大器和 响应于所述输入信号的电平来控制漏极电压的控制放大器，所述主放大器包括氮化物半导体器件，所述氮化物半导体器件包括 衬底；在所述衬底上形成的堆叠半导体结构，所述堆叠半导体结构包括无掺 杂氮化物半导体的电子沟道层，和在所述电子沟道层上外延地形成的n型 氮化物半导体的电子供应层，所述n型氮化物半导体的电子亲合势小于所 述无掺杂氮化物半导体的电子亲合势，并且沿着与所述电子供应层的界面 在所述电子沟道层中形成二维电子气； 栅电极，其对应于沟道区域而形成在所述堆叠半导体结构上；以及源电极和漏电极，其分别在所述栅电极的第一侧和第二侧、以与所述 堆叠半导体结构相欧姆接触地形成在所述堆叠半导体结构上；所述堆叠半导体结构包括，在所述衬底和所述电子沟道层之间连续地并且外延地形成的n型导电层和包含Al的阻挡层。
全文摘要
本发明提供了氮化物半导体器件、多尔蒂放大器和漏极压控放大器。氮化物半导体器件包括衬底；在衬底上形成的堆叠半导体结构，其包括无掺杂氮化物半导体的电子沟道层和在电子沟道层上外延地形成的n型氮化物半导体的电子供应层，该n型氮化物半导体的电子亲合势小于该无掺杂氮化物半导体的电子亲合势，并且沿着与电子供应层的界面在电子沟道层中形成二维电子气；栅电极，其对应于沟道区域而形成在堆叠半导体结构上；以及源电极和漏电极，其分别在栅电极的第一侧和第二侧、以与堆叠半导体结构相欧姆接触地形成在堆叠半导体结构上，所述堆叠半导体结构包括，在衬底和电子沟道层之间连续地并且外延地形成的n型导电层和包含Al的阻挡层。
文档编号H03F1/02GK101378074SQ20081013335
公开日2009年3月4日 申请日期2008年8月11日 优先权日2007年8月31日
发明者今西健治, 吉川俊英 申请人:富士通株式会社