用于对模拟集成电路进行断电的方法及设备的制作方法

文档序号:7515391阅读:344来源:国知局
专利名称:用于对模拟集成电路进行断电的方法及设备的制作方法
技术领域
本发明大体涉及具有数字电路及模拟电路两者以形成芯片上系统(system on a chip, SOC)的集成电路(IC)。更明确地说,本发明涉及一种用于对芯片上系统中的模拟电 路进行断电的方法及设备,所述芯片上系统具有双电源电压(VddH及VddL)、具有用 于模拟电路节点的保护电路,且使用单栅极氧化物工艺而被制造。
集成电路
集成电路(还被称为IC、微电路、微芯片、硅芯片或芯片)为小型化电子电路,其 制造于半导体材料的薄衬底的表面中。电子电路可含有例如提供电增益的晶体管的有源 装置,及例如电阻器、电容器及二极管的无源装置。
场效应晶体管
被称为场效应晶体管(FET)的一种类型的晶体管依靠由栅极触点所提供的电场以 控制形状且因此控制半导体材料中在源极触点与漏极触点之间的沟道的导电性。
金属氧化物半导体场效应晶体管(MOSFET)为数字电路及模拟电路两者中的共用 场效应晶体管。金属氧化物半导体短语参考早期及最新场效应晶体管的物理结构,其中 金属栅极电极放置于氧化物绝缘体的顶部上,氧化物绝缘体又放置于半导体材料的顶部 上。MOSFET具有n型或p型半导体材料的沟道,且相应地被称为nMOSFET或 pMOSFET。
MOSFET的栅极材料的主要特性在于其为良好导体。栅极材料的实例包括高度掺杂 的多晶体硅("多晶硅")、金属(例如,钽、钨、氮化钽及氮化钛),及被称为硅化物的 多晶硅与金属的掺合材料,每一者具有相关联优点及缺点。在过去的二十年中,已使用 不为金属的多晶硅栅极。因此,由于工艺技术可变化,所以短语"MOSFET"中的术语 "金属"常常为不正确的。金属栅极曾用于早期MOSFET且现在再次用于以65 nm及更 小工艺来制造半导体。
图1说明nMOSFET及pMOSFET的示意图。与MOSFET相关联的三个可靠性问题 包括时间相依性电介质击穿(TDDB)、热载流子注入(HCI)及偏压温度不稳定性(BTI)。当MOSFET栅极到端子电压(Vgs或Vgd)超出由制造工艺所允许的极限时,发生TDDB,从而导致栅极氧化物随时间而恶化且最终击穿。
当电子或"空穴"获得足够动能以克服势垒时,在半导体中发生HCI,从而变成"热载流子"且接着迁移到装置的不同区域。当开启MOSFET且其漏极源极电压(Vds)超出由制造工艺所允许的极限时,通常发生HCI,从而导致漏极源极沟道中的电荷具有足够能量以注入到栅极电介质中,借此导致阈值电压移位且可能最终损坏栅极。
负BTI (NBTI)仅影响pMOSFET,且正BTI (PBTI)仅影响nMOSFET。正电荷在负偏压及高温条件下堆积于pMOSFET的沟道接口处(针对nMOSFET为正偏压)。此随时间而增加阈值电压且减小IDsat,从而导致装置不稳定性及性能降级。
尽管设计较长沟道长度可最小化HCI效应,但半导体制造工艺控制TDDB及NBTI效应,且必须遵循设计准则以确保装置可靠性。
当对MOSFET进行断电时,MOSFET可能发生最受应力的条件。在断电模式中,栅极端子可针对nMOSFET而连接到接地或针对pMOSFET而连接到正电源电压,而可在其它方向上将其它端子(例如,漏极或源极)强制到不合需要的电压电平。此条件在电路使用高于半导体工艺极限的电源电压时尤其成立。
模拟电路及数字电路
集成电路可含有模拟电子电路及/或数字电子电路,且可在同一半导体上组合模拟MOSFET电路与数字MOSFET电路以用于较高集成。经组合的模拟MOSFET电路与数字MOSFET电路可被称为"芯片上系统"(SOC),且已广泛地应用于无线通信、移动计算、计算机及消费型电子装置中。模拟电子电路使用为连续可变信号的模拟信号。数字电子电路使用具有低电压电平或高电压电平(分别表示逻辑"0"及逻辑"1")的数字信号。
例如微处理器的数字电路的发展已提供比任何其它类型的硅基晶体管更快地推进MOSFET技术的动机。
MOSFET的成功的主要原因为数字互补金属氧化物半导体(CMOS)逻辑的开发,数字CMOS逻辑使用p沟道MOSFET及n沟道MOSFET作为建构块。CMOS逻辑持续地按比例缩小以实现低成本、高密度、低功率且高速的数字系统。在CMOS逻辑中,nMOSFET集合以下拉网络形式布置于输出与较低电压电源轨道之间(常常被命名为Vss或相当常常为接地)。替代nMOS逻辑栅极的负载电阻器,CMOS逻辑栅极具有在输出与较高电压轨道之间以上拉网络形式的nMOSFET集合(常常被命名为Vdd)。上拉及下拉现指代输出节点(其恰好在上拉网络与下拉网络交叉处)展现分别经由p/nMOS网络所形成的用于各种输入的路径而充电或放电的某内部电容的思想。此电容在存在从Vdd到输出的直接路径时充电,且在存在从输出到接地的直接路径时放电。数字CMOS电路理想地可能不同时在上拉及下拉相位,否则p/n网络两者均将力争将电容上的电压保持为Vdd或接地。p型晶体管网络与n型晶体管网络互补,使得当n型关闭时,p型开启,且反之亦然。
MOSFET还广泛地用于模拟电路。MOSFET的一些优点在于归因于其正温度系数,其不会遭受如双极结型晶体管(BJT)所遭受的热逸散一般多的热逸散,且其线性区域允许其用作精密电阻器,精密电阻器可具有比BJT高得多的受控电阻。其还可形成为允许由其制成的运算放大器(叩-amp)呈现为电感器的电容器及特殊化电路,借此允许所有正常模拟装置(除了二极管(其可以任何方式被制造得小于MOSFET)以外)完全地建置于MOSFET之外。此允许在硅芯片上在相当较小的空间中制造完整模拟电路。
工程权衡
尽管数字电路可直接受益于按比例縮小装置的尺寸,但其对于模拟电路来说并不总是成立。当装置的尺寸针对数字电路而按比例縮小时,数字电路的电源电压也降低以减少电源需求且确保装置的可靠性。然而,降低模拟电路的电源电压会限制模拟电路的动态范围,其降低模拟电路的性能。提高模拟电路的电源电压会改进模拟电路的动态范围以维持模拟电路的性能,但会导致模拟电路消耗更多功率,且可威胁模拟电路的可靠性,尤其在断电模式中。
先前解决方案
用以克服在SOC中的模拟电路中按比例縮小装置的尺寸的缺点的一个解决方案为使用双栅极氧化物工艺来制造集成电路以用于数字电路及模拟电路中的装置。在双栅极氧化物工艺中,数字电路使用薄栅极氧化物装置以允许使用较低电源电压,且模拟电路使用厚栅极氧化物装置以允许使用较高电源电压且提供较高可靠性装置。此解决方案的缺点在于因为需要额外掩模、处理步骤及时间来制造模拟装置的薄栅极氧化物,所以以双栅极氧化物工艺来制造集成电路会比以单氧化物栅极工艺来制造集成电路花费得多。或者,如果将厚栅极氧化物工艺应用于数字电路及模拟电路,则将以针对优于薄栅极工艺的厚栅极氧化物工艺的集成电路的成本而将单厚栅极氧化物工艺用于整个集成电路。在两种状况下,额外成本在低成本SOC设计中可能为不可接受的,尤其在SOC中的多数电路为数字且少数电路为模拟时的状况下。
用以克服在SOC中的模拟电路中按比例縮小装置的尺寸的缺点的另一解决方案为使用具有单电源电压(VddH)的断电电路,如图2 示。被表示为(例如)常规运算跨导放大器(OTA) 102的模拟电路及被表示为(例如)反相器202的数字电路均使用相同单电源电压(VddH),如图2所示。单电源电压(VddH)在OTA201及反相器202的可靠性需求内操作。
被表示为图2以及图3、图4及图6所示的OTA201的模拟电路为常规的。OTA 201包括pMOSFET (MP1-9)及nMOSFET (MN1-10)。 MP2、 4、 6及7的源极端子经电耦合到高电压电位VddH (例如,2.1V最小值、2.2V标称值、2.3V最大值)。MN2、 3、4及5的源极端子经电耦合到接地电压电位Vss (例如,0V)。 OTA201的输入端子为分别被说明为"in"及"ip"的MN6及MN7的栅极端子。OTA 201的输出端子为分别被说明为"on"及"op"的MN8及MN9的漏极端子。OTA201的偏压端子为也经电耦合到MN1的栅极端子的MN1的漏极端子。
被表示为图2以及图3、图4及图6所示的反相器202的数字电路也为常规的。反相器202适合于接收断电信号PD,且适合于使断电信号PD反相为经反相断电信号PDN。当PD信号为逻辑1或高电压(例如,高电压电位VddH)时,经反相断电信号PDN为逻辑0或低电压(例如,接地电位Vss)。当PD信号为逻辑0或低电压(例如,接地电位Vss)时,经反相断电信号PDN为逻辑1或高电压(例如,高电压电位VddH)。
当反相器202接收到如逻辑1或高电压的断电信号PD时,OTA201断电。当反相器202接收到如逻辑0或低电压的断电信号PD时,OTA 201不断电且在正常状态中操作。
为了对OTA201进行断电,将表示逻辑1或高电压的断电信号PD提供到反相器202以产生表示逻辑0或低电压的经反相断电信号PDN。将表示逻辑1或高电压的断电信号PD应用到MN 11的栅极端子。将表示逻辑O或低电压的经反相断电信号PDN应用到MP10及MP11的栅极端子。在断电之后,在高电压电源VddH与接地电压Vss之间无电流流动。
应用到MP10的栅极端子的逻辑0或低电压从MP10的漏极端子以及MP1、 MP3、MP5、 MP8及MP9的栅极端子移除逻辑1或高电压VddH,以分别关闭MP1、 MP3、MP5、 MP8及MP9。应用到MPll的栅极端子的逻辑0或低电压从MP11的漏极端子以及MP2、 MP4、 MP6及MP7的栅极端子移除逻辑1或高电压VddH,以分别关闭MP2、MP4、 MP6及MP7。应用到MP11的栅极端子的逻辑1或高电压VddH在MP11的漏极端子处以及在MN2、 MN3、 MN4及MN5的栅极端子处提供逻辑0或低电压Vss,以分别关闭MN2、 MN3、 MN4及MN5。
图2所示的集成电路的一个缺点为与双栅极氧化物及单栅极氧化物工艺额外相关范围,如上文所解释。
用以克服在SOC中的模拟电路中按比例缩小装置的尺寸的缺点的又一解决方案为使用具有如图3所示的双电源设计(VddH及VddL)的如图2所示的同一断电电路。低电压电源VddL(例如,1.2V最小值、1.25V标称值、1.3 V最大值)表示在维持可接受装置可靠性时可与薄栅极氧化物工艺一起使用的最低电压。图3假设将单薄栅极氧化物工艺用于数字电路及模拟电路两者以减少成本,且使用高电压电源VddH以冒超出装置可靠性极限的风险来维持模拟电路的可接受动态范围。
图3所示的集成电路具有若干缺点。第一,MPlO及MPll的栅极端子在正常操作模式中可能不如图2所允许那样被拉低到接地,因为其Vgs电压将与VddH —样高,Vgs电压超出薄栅极氧化物工艺的低电压电源VddL极限。第二,在断电模式中,节点A及B由MN11强制到高电压电源VddH,且节点D由MN11强制到接地电位Vss,其导致整个MN2及MN3的栅极漏极端子Vgs上的可靠性问题。第三,当关闭顶部(MP2-9)及底部(MN1-5)偏压装置两者时,节点C及OTA201输出"op"及"on"为浮动的且可能保持于接近于高电压电源VddH的电压,其导致MN8-10及连接到输出"op"及"on"的任何其它电路的可靠性问题。出于这些原因,图2所示的传统断电方案可能不用于图3所示的双电源设计中。
用以克服在集成电路中的模拟电路中按比例縮小装置的尺寸的缺点的再一解决方案为使用具有如图4所示的双电源设计及电压移位器203的断电电路。为了在断电模式中解决与MP10及MP11有关的可靠性问题,电压电平移位器203将经反相断电信号PDN移位到较高电压电平,而非接地电位Vss。为了满足可靠性需求,将经反相断电信号PDN的低电平电压移位到为VddH-VddL (例如,2.2 V-1.25 V=0.95 V)的电压电平,因此,在断电模式中MP10及MP11的栅极源极电压为低电压VddL,其在半导体制造工艺的可靠性极限内。在正常操作模式期间,经反相断电信号PDN应为低电压VddL。因此,在图4中,需要电压电平移位器203以将经反相断电信号PDN的电压从Vss (低)/VddL(高)移位到VddL (低)/ VddH (高),其对于设计来说并非不重要的,且可能需要其自已的断电控制电路。断电装置MN11-MN15分别与nMOS偏压装置MN1、MN2、MN4、MN6及MN7串联地连接。断电装置MP10 MP14分别与pMOS偏压装置MPl-5串联地连接。在图4中,在断电模式中,节点A及B将不被强制到图3所示的VddH。
图4所示的集成电路具有若干缺点。第一,需要电压电平移位器203以产生经反相断电信号PDN,其消耗功率且对于设计来说并非不重要的,尤其在VddH低于2VddL时的条件下。第二,节点A、 B、 C、 D、 E、 F、 "on"、 "op"及其它内部节点在断电模式中为浮动的,其可导致可靠性问题。此隐含的原因在于在断电信号PD变低之后,立即停闭MNll-15装置。因为PDN及PDN_H必须通过反相器202及电平移位器203(而非仅反相器202),所以顶部pMOS断电信号通常相对于底部HMOS断电信号而延迟。因此,在关闭底部nMOS装置MNll-15之后,但在触发顶部断电信号之前,所有内部节点电压被强制到VddH,其可对底部nMOS装置MN2-5导致可靠性问题。即使顶部断电信号与底部断电信号在时间上完全匹配(例如,在准确时间被触发)(此因为内部节点为浮动而对于实施并非不重要的),内部节点可由于nMOS路径与pMOS路径之间的泄漏电流失配而仍然漂移到接地或VddH。
因此,需要一种用于对芯片上系统中的模拟电路进行断电的方法及设备,所述芯片上系统具有双电源电压(例如,VddH及VddL)且使用单薄栅极氧化物工艺而被制造。另外,方法及设备不应使用电压电平移位器,且不应在内部模拟电路节点处具有浮动电压。另外,方法及设备应在装置可靠性极限内操作且应以最小成本被设计及制造。

发明内容
本发明包括一种方法、设备及/或系统。设备可包括数据处理系统,其执行方法;及计算机可读媒体,其存储可执行应用程序,应用程序当在数据处理系统上执行时致使数据处理系统执行方法。
根据本发明的一个方面, 一种方法及设备对模拟集成电路进行断电。断电电路经电耦合到模拟电路,且适合于响应于接收到断电信号而对模拟电路进行断电。节点保护电路经电耦合到模拟电路,且适合于在不通过断电电路来确定模拟电路中的至少一个预定节点处的电压电位时响应于接收到断电信号而向至少一个预定节点提供预定电压电位。
根据本发明的其它方面,本发明采用方法、设备以及计算机可读媒体、集成电路及芯片上系统。
本发明的这些及其它方面将从附图且从以下详细描述中显而易见。


以实例而非限制方式在附图的图中说明本发明的方面,其中相同参考数字表示对应元件。
图1说明根据现有技术的nMOSFET及pMOSFET的示意图。图2说明根据现有技术的具有具备单电源电压(VddH)的断电电路的集成电路。图3说明根据现有技术的具有具备双电源电压(VddH及VddL)的断电电路的集成电路。
图4说明根据现有技术的具有具备双电源电压(VddH及VddL)的断电电路及电压 电平移位器的集成电路。
图5说明根据本发明的一方面的集成电路的框图。
图6说明根据本发明的一方面的如图5所示的集成电路,所述集成电路具有具备双 电源电压(VddH及VddL)的断电电路及用于模拟电路节点的保护电路的模拟电路。 图7说明根据本发明的一方面的如图6所示的用于对模拟电路进行断电的方法。
具体实施例方式
以下描述及图式说明本发明且不应被视作限制本发明。描述许多特定细节以提供对 本发明的彻底理解。然而,在某些例子中,不描述众所周知或常规的细节,以便避免模 糊本发明的描述。对本揭示案中一个实施例或一实施例的参考未必为同一实施例,且此 类参考包括一个或一个以上实施例。
图5说明根据本发明的一个方面的集成电路(IC) 500的框图。IC 500包括数字电 路302、模拟电路304、低电压电源306及高电压电源308。模拟电路304进一步包括断 电电路310及节点保护电路312。 IC 500采用单薄栅极氧化物厚度以用于数字电路及模 拟电路两者中的装置,如背景技术部分中所描述。
数字电路302及模拟电路304如背景技术部分中所描述。低电压电源306提供低电 压VddL,如背景技术部分中所描述。高电压电源308提供高电压VddH,如背景技术部 分中所描述。给定半导体制造工艺,在无可靠性问题的情况下,低电压电源306提供单 一装置可保持的低电压VddL。为了保证装置可靠性,pMOS或pMOS装置的三个主要 端子之间的电压差不应超出半导体制造工艺的极限。否则,对装置或装置内的沟道的栅 极氧化物可能发生永久损坏。高电压电源308提供针对模拟电路304所选择的高电压 VddH,高电压VddH可为(例如)半导体制造工艺的极限的两倍高。然而,半导体制造 工艺的极限的其它倍数或分数可用以确定高电压VddH。断电电路310提供用于对IC 500 上的系统中的模拟电路312进行断电的方法及设备,IC 500具有双电源电压(例如,VddH 及VddL)且使用单薄栅极氧化物工艺314而被制造。另外,方法及设备不使用电压电 平移位器,例如图4所示的电压电平移位器。另外,当模拟电路304使用高电源电压 VddH时,节点保护电路312不允许在内部模拟电路节点处的浮动电压尤其在装置处 于最高应力下时的断电模式中。另外,方法及设备允许在装置可靠性极限内的操作且以 最小成本被设计及制造。图6说明如图5所示的IC 500, IC 500具有具备双电源电压(VddH及VddL)的断 电电路及节点保护电路的模拟电路304。图6说明高效及有效的断电技术,其保证模拟 电路304中的装置的可靠性。
图6中消除如图4所示的电压电平移位器203及MP10-l4。因为断电电路310仅用 于如图6所示的使用MN11-15及MP10的nMOS侧中,所以对于断电信号不需要电平 移位器。
另外,图6中还消除如图2及图3所示的MP10及MP11。在图6中,在具有模拟 电路304的MP1-MP9的pMOS侧上未采用断电电路。
被表示为图6所示的OTA201以及被表示为图2、图3及图4所示的OTA201的模 拟电路304为常规的。任何类型的模拟电路304可采用本发明的方面。其它类型的模拟 电路包括(但不限于)不同OTA设计、参考偏压电路、功率放大器、滤波器、模拟到 数字转换器,及数字到模拟转换器。 ,
OTA201包括pMOSFET (MPI-9)及nMOSFET (MNl-lO)。偏压装置MP2、 MP4、 MP6及MP7的源极端子经电耦合到高电压电位VddH (例如,2.1V最小值、2.2 V标称 值、2.3V最大值)。偏压装置MN1、 MN2、 MN3、 MN4及MN5的源极端子分别经由断 电电路MNll、 MN12、 MN13、 MN14及MN15而经电耦合到接地电压电位Vss (例如, 0V)。 OTA201的输入端子为分别被说明为"in"及"ip"的MN6及MN7的栅极端子。 OTA201的输出端子为分别被说明为"on"及"叩"的MN8及MN9的漏极端子。OTA 201的偏压端子为也经电耦合到MN1的栅极端子的MN1的漏极端子。
被表示为图6以及图2、图3及图4所示的反相器202的数字电路302也为常规的。 反相器202适合于接收断电信号PD,且适合于使断电信号PD反相为经反相断电信号 PDN。反相器202经电耦合到低电压电位VddL及接地电位电压Vss,其中VddL大于 Vss。当PD信号为逻辑1或高电压(例如,低电压电位VddL)时,经反相断电信号PDN 为逻辑0或低电压(例如,接地电位Vss)。当PD信号为逻辑O或低电压(例如,接地 电位Vss)时,经反相断电信号PDN为逻辑1或高电压(例如,低电压电位VddL)。
当反相器202接收到如逻辑1或高电压的断电信号PD时,OTA201断电。当反相 器202接收到如逻辑0或低电压的断电信号PD时,OTA 201不断电且在正常模式中操 作。
为了对OTA201进行断电,将表示逻辑1或高电压的断电信号PD提供到反相器202 以产生表示逻辑0或低电压的经反相断电信号PDN。将表示逻辑0或低电压的经反相断 电信号PDN应用到MN11-15的栅极端子。在断电之后,在高电压电源VddH与接地电压Vss之间无电流流动,借此关闭OTA201。更明确地说,应用到MN11-15的栅极端子 的逻辑0或低电压从MN11-15的漏极端子移除逻辑0或接地电压Vss,以分别停止流过 MNl-5的电流。
在正常操作模式期间,断电电路MN11-MN15均开启且MP10-MP13关闭,从而允 许高电压电源VddH与接地电压Vss之间的电流流动,借此开启OTA201。
为了在断电模式期间保护其它nMOS装置,将由MP 10-MP13所表示的节点保护电 路312添加到IC 600。在断电模式期间,由MP10-MP13所表示的节点保护电路312将 内部节点C、 D、 OP、 ON强制到低电压电源电平VddL。此有助于保护所有NMOS装 置及连接到OP及ON的使用此OTA 201的任何其它电路。在断电模式期间,如节点A 及B的电压在断电模式中漂移到高电压电源电平VddH,高电压电源电平VddH有效地 关闭所有顶部PMOS偏压装置MP1-MP9。在断电模式期间,逻辑0或低电压Vss应用 到MP10的栅极端子,其导致将低电压电源VddL提供到MN1-5的栅极端子。MN2及 MN3中的每一者的漏极栅极电压Vdg为VddH-VddL且低于可靠性极限。节点E及F被 强制到低于VddL的一个阈值电压,因此,其自动地保护OTA201中冒风险的所有断电 装置。
节点保护电路312可经设计及定位以保护IC设计者所确定的可能具有可靠性风险 的任何节点。通常,有可靠性风险的节点为在特定电路"内部"的那些节点,因为所述 内部节点可能浮动到未确定电压,且未被拉到例如VddH或Vss的己知电压。因此,需 要节点保护电路312的节点的位置及数目随特定模拟电路304的特定设计而变化。与针 对断电技术的先前己知解决方案相比,用于对模拟电路304进行断电的方法及设备提供 以下优点。
断电电路310因为其仅使用低电源且仅在底部riMOS装置处控制而为高效且灵活 的。不需要电平移位器。所有断电装置(MN11-MN15、 MP10-MP13)可为具有最小沟 道长度的装置,用于七个断电装置的额外硅成本最小。只要VddH比VddL低(例如) 两倍,则VddH可在宽广范围内在VddL到两倍的VddL之间变化。
断电电路310因为其在断电模式中将内部节点电压锁定到VddL而为可靠的,其解 决如图4所描述的瞬间可靠性问题,及如图3及图4所描述的长期节点电压漂移问题。
己对IC 500进行了模拟及测试。在正常操作模式中,电路从VddH(例如,2.1 V) 消耗约5 mA,且不从VddL (例如,1.4 V)消耗电流。在触发断龟控制信号之后,从 VddH所消耗的电流降低到9.59 nA,且从VddL所消耗的电流降低到5.60 nA。
图7说明根据本发明的一个方面的如图6所示的用于对模拟电路312进行断电的方法。
在方法步骤701处,方法开始。
在方法步骤702处,向模拟电路304提供正常操作信号。当反相器202接收到如逻 辑0或低电压的断电信号PD时,经反相断电信号PDN为逻辑1或高电压(例如,VddL)。 在此状况下,OTA201不断电且在正常模式中操作。在正常操作模式期间,断电电路310 (MN11-MN15)均开启且节点保护电路312 (MP10-MP13)关闭,从而允许高电压电源 VddH与接地电压Vss之间的电流流动,借此开启OTA 201。装置MN11-MN15均开启 且装置MP10-MP13关闭,因为这些装置中的每一者的栅极端子接收逻辑1或高电压信 号(例如,VddL)。
在方法步骤703处,向模拟电路304提供断电信号。为了对OTA201进行断电,将 表示逻辑1或高电压的断电信号PD提供到反相器202以产生表示逻辑0或低电压的经 反相断电信号PDN。
在方法步骤704处,从模拟电路304移除接地电位Vss。将表示逻辑O或低电压的 经反相断电信号PDN应用到MN11-15的栅极端子以从OTA 201移除电压接地Vss,借 此关闭OTA201。
在方法步骤705处,向内部模拟电路节点提供电压电位。为了在断电模式期间保护 其它nMOS装置,将由MP10-MP13所表示的节点保护电路312添加到IC 600,如本文 在上文所描述。
在方法步骤706处,方法结束。
替代实施方案
本文所含有的系统、元件及/或过程可以硬件、软件或两者的组合来实施,且可包括 一个或一个以上处理器。处理器为装置及/或用于执行任务的机器可读指令集合。处理器 可为能够执行体现过程的一系列指令的任何装置,包括(但不限于)计算机、微处理器、 控制器、专用集成电路(ASIC)、有限状态机、数字信号处理器(DSP)或某一其它机 构。处理器包括硬件、固件及/或软件的任何组合。处理器通过计算、操纵、分析、修改、 转换或传输信息以供可执行应用程序或程序或信息装置使用及/或通过将信息路由到输 出装置而作用于所存储及/或所接收信息。
可执行应用程序包含用于(例如)响应于用户命令或输入而实施预定功能的机器代 码或机器可读指令,预定功能包括(例如)操作系统、软件应用程序或其它信息处理系 统的功能。
可执行程序为代码段(即,机器可读指令)、例行程序 或代码的其它独特区段或用于执行一个或一个以上特定过程的可执行应用程序的一部分,且可包括对所接收输入 参数(或响应于所接收输入参数)执行操作且提供所得输出参数。
在各种实施例中,可结合软件指令而使用硬连线电路来实施本发明。因此,所述技 术不限于硬件电路与软件的任何特定组合,也不限于用于由数据处理系统所执行的指令 的任何特定源。另外,贯穿此描述,各种功能及操作被描述为由软件代码执行或由软件 代码引起以简化描述。然而,所属领域的技术人员将认识到,由此类表达所意指的是功 能由处理器对代码的执行而产生。
从此描述将显而易见,本发明的方面可至少部分地以软件来实施。即,所述技术可 在计算机系统或其它数据处理系统中响应于其处理器执行机器可读媒体中所含有的指 令序列而被执行。
机器可读媒体包括以可由机器(例如,计算机、网络装置、个人数字助理、计算机、 数据处理器、制造工具、具有一个或一个以上处理器的集合的任何装置,等等)存取的 形式来提供(即,存储及/或传输)信息的任何机构。可使用机器可读媒体来存储软件及 数据,软件及数据在由数据处理系统执行时致使系统执行本发明的各种方法。此可执行 软件及/或数据的部分可存储于各种位置中。举例来说,机器可读媒体包括可记录/非可 记录媒体(例如,只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光 学存储媒体、快闪存储器装置、非易失性存储器、高速缓冲存储器、远程存储装置,等 等),以及电、光学、声学或其它形式的传播信号(例如,载波、红外信号、数字信号, 等等),等等。包括nMOS及pMOS装置的任何类型的MOS装置(例如,nMOSFET及 pMOSFET)可分别采用本发明的方面。各种集成电路设计可互换nMOS与pMOS装置 的使用以实现相同功能及效应。本发明的方面可用于通信系统的任何部分中,通信系统 可包括全球导航卫星系统(GNSS)、蜂窝式系统及/或陆线电话系统。蜂窝式系统可包括 多个蜂窝式基站、移动交换中心及/或位置服务器,其另外被称作定位实体(PDE)。
通信系统提供用于移动台的无线通信,且不限于蜂窝式系统、固定无线系统、PCS 系统或卫星通信系统。通信系统可根据例如CDMA、 TDMA、 FDMA或GSM或其组合 的任何标准或协议而提供多址通信。
移动台可包括GNSS接收器(例如,GPS接收器)、移动台(MS)发射器及/或移动 台接收器。移动台的其它元件包括(例如)GNSS天线、蜂窝式天线、处理器、用户接 口、便携式电源及存储器装置。
移动台还可含有表示任何类型的数据存储装置的存储器装置,例如,计算机存储器 装置或其它有形或计算机可读存储媒体。存储器装置表示一个或一个以上存储器装置,其位于一个或一个以上位置处,且被实施为一种或一种以上技术,此视移动台的特定实 施方案而定。另外,存储器装置可为可由处理器读取且能够存储体现过程的数据及/或一 系列指令的任何装置。存储器装置的实例包括(但不限于)RAM、 ROM、 EPROM、 EEPROM、 PROM、磁盘(硬或软)、CD-ROM、 DVD、快闪存储器,等等。
移动台可含有控制移动台的操作的处理器。处理器中的其它移动功能表示移动台的 本文尚未描述的任何或所有其它功能。此类其它移动功能包括(例如)操作移动台以允 许移动台进行电话呼叫且传送数据。
移动台可含有便携式电源,其存储及提供便携式电能以用于移动台的电元件。便携 式电源的实例包括(但不限于)电池及燃料电池。便携式电源可能为或可能不为可再充 电的。便携式电源通常具有有限量的所存储电能,且在某一使用量之后需要被替换或再 生,使得移动台可继续操作。
移动台可为固定的(即,静止的)及/或移动的(即,便携式)。移动台可以包括(但 不限于)以下各项中的一者或一者以上的各种形式来实施个人计算机(PC)、桌上型 计算机、膝上型计算机、工作站、小型计算机、大型计算机、超级计算机、基于网络的 装置、数据处理器、个人数字助理(PDA)、智能卡、蜂窝式电话、寻呼机及手表。在 前述说明书中,本发明已参考其特定示范性实施例而得以描述。将明了,在不脱离如所 附权利要求书中所阐述的本发明的较广泛精神及范围的情况下,可对其进行各种修改。 因此,本说明书及图式应在说明性意义而非限制性意义上被考虑。
权利要求
1.一种集成电路,其包含低电压电源,其适合于提供低电压电位;高电压电源,其适合于提供高于所述低电压电位的高电压电位;接地电压电源,其适合于提供低于所述低电压电位的接地电压电位;数字电路,其经电耦合以接收所述低电压电位及所述接地电压电位;模拟电路,其经电耦合以接收所述高电压电位及所述接地电压电位;断电电路,其电耦合到所述模拟电路且适合于响应于接收到断电信号而对所述模拟电路进行断电;以及节点保护电路,其电耦合到所述模拟电路且适合于在不通过所述断电电路来确定所述模拟电路中的至少一个预定节点处的电压电位时响应于接收到所述断电信号而向所述至少一个预定节点提供低电压电位。
2. 根据权利要求l所述的集成电路,其中所述数字电路进一步包含反相器。
3. 根据权利要求l所述的集成电路,其进一步包含反相器,其适合于接收所述断电信号且适合于使所述断电信号反相以提供经反相 断电信号。
4. 根据权利要求3所述的集成电路,其中所述断电电路或所述节点保护电路响应于所 述断电信号及所述经反相断电信号中的一者而操作。
5. 根据权利要求l所述的集成电路,其中所述断电电路进一步包含至少一个断电晶体管。
6. 根据权利要求5所述的集成电路,其中所述至少一个断电晶体管适合于控制所述模 拟电路中所述高电压电位与所述接地电压电位之间的至少一个电流路径中的电流 流动。
7. 根据权利要求5所述的集成电路,其中所述至少一个断电晶体管进一步包含p型金 属氧化物半导体场效应晶体管(pMOSFET)。
8. 根据权利要求l所述的集成电路,其中所述节点保护电路进一步包含至少一个电压保护晶体管。
9. 根据权利要求8所述的集成电路,其中所述至少一个电压保护晶体管进一步包含n型金属氧化物半导体场效应晶体管(nMOSFET)。
10. 根据权利要求1所述的集成电路,其中所述数字电路及所述模拟电路进一步包含单薄栅极氧化物厚度。
11. 根据权利要求1所述的集成电路,其中所述高电压电位具有约两倍于所述低电压电 位的所述电压电位。
12. —种用于对模拟电路进行断电的设备,所述模拟电路经耦合以接收高电压电位及接 地电压电位,所述设备包含断电电路,其电耦合到所述模拟电路且适合于响应于接收到断电信号而对所述模 拟电路进行断电;以及节点保护电路,其电耦合到所述模拟电路且适合于在不通过所述断电电路来确定 所述模拟电路中的至少一个预定节点处的电压电位时响应于接收到所述断电信号 而向所述至少一个预定节点提供预定电压电位。
13. 根据权利要求12所述的设备,其进一步包含低电压电源,其适合于提供低电压电位;高电压电源,其适合于提供高于所述低电压电位的所述高电压电位;以及 接地电压电源,其适合于提供低于所述低电压电位的所述接地电压电位。
14. 根据权利要求12所述的设备,其中所述断电电路适合于控制所述模拟电路中高电 压电位与接地电压电位之间的至少一个电流路径中的电流流动。
15. 根据权利要求12所述的设备,其中所述高电压电位具有约两倍于所述低电压电位 的所述电压电位。
16. —种用于对模拟电路进行断电的方法,其包含接收表示用以对所述模拟电路进行断电的命令的断电信号;响应于接收到所述断电信号而对所述模拟电路进行断电;以及在不通过对所述模拟电路进行断电来确定所述模拟电路中的至少一个预定节点处的电压电位时,响应于接收到所述断电信号而向所述至少一个预定节点提供预定电压电位。
17. 根据权利要求16所述的方法,其中所述对所述模拟电路进行断电进一步包含断开所述模拟电路中的电流路径。
18. 根据权利要求n所述的方法,其中断开所述电流路径进一步包含从所述模拟电路移除接地电压电位。
19. 根据权利要求16所述的方法,其中所述预定电压电位包含低电压电位,其具有介于高电压电位与接地电压电位之间的电位电压。
20. 根据权利要求19所述的方法,其中所述高电压电位具有约两倍于所述低电压电位 的所述电压电位。
全文摘要
本发明提供一种对模拟集成电路进行断电的方法及设备。断电电路电耦合到所述模拟电路且适合于响应于接收到断电信号而对所述模拟电路进行断电。节点保护电路电耦合到所述模拟电路且适合于在不通过所述断电电路来确定所述模拟电路中的至少一个预定节点处的电压电位时响应于接收到所述断电信号而向所述至少一个预定节点提供预定电压电位。
文档编号H03K19/00GK101675589SQ200880015084
公开日2010年3月17日 申请日期2008年5月8日 优先权日2007年5月8日
发明者苗国庆 申请人:高通股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1