自动共模抑制校准的制作方法

专利名称：：自动共模抑制校准的制作方法
技术领域：
：本发明涉及一种用于自动共模抑制校准和不平衡补偿的电路和方法，例如，以便使信号路径中电路的操作点平衡并增强共模抑制。
背景技术：
：生物电势读取系统用于以电子方式从人体获取电信号，例如，获取心脏信号作为心电图(ECG)以及获取大脑活动作为脑电图(EEG)。这些系统可以用在任何生物电势获取系统中，不仅作为ECG或EEG，而且用在肌电描记术(EMG)中。在包括体域网(BAN)在内的不同应用中也需要这些系统。然而，为了嵌入到关于BAN的这种功率约束应用的传感器节点中，应当采用特殊技术来满足例如与功率相关的特殊需求。ECG示出了心脏的电活动随时间的变化。对去极化的各个波和法向量以及对去极化进行的分析产生了重要的诊断信息。EEG表示了来自大量神经元的电信号，从而示出了大脑的电活动。EMG是用于估计和记录静止和收缩时肌肉的生理特性的技术。使用被称作肌电描记器的仪器来执行EMG，该肌电描记器在肌细胞收缩时以及在这些细胞静止时检测由这些细胞产生的电势。在这些系统的前端的设计中有两个主要问题首先，处理在小得多的有用信号上叠加的差分DC偏移；其次，获得高的共模抑制。第一个效果是由皮肤与用于对信号进行感测的电极之间的接口处的电化学势而引发的；后一特性是为了抑制强干扰(例如，耦合至人体的主信号)而需要的。差分信号中的DC偏移或DC分量分别引入了两个主要问题。首先，如果仅低电源可用，则不可能在消除DC之前对差分信号进行放大。由于该DC偏移乂&^可以高达士300mV，因此因数为4的放大将导致需要高于1.2V的电压源。其次，高DC分量的存在导致信号路径中任何电路的操作点处的不平衡。因此，如果使用对称电路来减小共模的效果，则由于输入信号的DC差使得电路的两半的偏置点将会不同。如以下将阐明，这种不平衡降低了共模抑制。这种不平衡不能通过用于改进共模抑制比(CMRR)的普通技术(如，限幅)来消除。原因是这种不平衡被嵌入差分信号中并且将与其一起被限幅。在例如R.F.Yazicioglu，P.Merken，R.Puers，andC.V.Hoof,“A60uff60nV/VHzreadoutfront-endforportablebiopotentialacquisitionsystems,"inISSCC,Feb.2006,pp.56-57中描述了该问题。差分放大器的CMRR测量设备的倾向，以抑制两输入引线所共有的输入信号。在感兴趣的信号由两个(可能大的)电压之间的小电压差来表示的应用中，高CMRR是重要的。相应地，CMRR是非常重要的规范，这是由于其指示了共模信号中有多少将出现在测量中。CMRR的值常常也依赖于信号频率，并可以被指定为信号频率的函数。在差分电路的两个引线上以相同的方式耦合噪声的系统中，CMRR是重要的。这在来自主电子设备或附近电子设备的电磁干扰的情况下是非常常见的。在例如K.A.NgandP.K.Chan,“ACMOSanalogfront-endICforportableEEG/ECGmonitoringapplications,"inIEEETransactiononCircuitsandSystems-I，vol.52，no.11，pp.2335-2347，Nov.2005，andR.Martins，S.Selberherr，andF.A.Vaz,“ACMOSICforportableEEGacquisitionsystem,“inIEEETransactiononInstrumentationandMeasurement，vol.47，no.5，pp.1191-1196，Oct.1998中公幵了常见的解决方案。这些解决方案利用信号的高通滤波。由于输入处的差分DC分量V&iF包含信息而是仅由于寄生效应而引起，因此可以在不损失信息内容的情况下消除该差分DC分量。所需的滤波器应当具有高通响应，其中，下截止频率小于ECG信号的频率下限(即，0.05Hz)。如果没有使用特定技术，则滤波器的非常低的频率奇点带来可积性问题。滤波器解决方案的另一缺点是启动非常慢以及对由例如运动伪像引起的Vdm,De突然变化的响应较慢。后一问题可以通过在扰动之前存储DC电流状况并在扰动之后自动重置DC电流状况来克服。对于启动，该方式是无效的，这是由于信号DC偏移的值是未知的并且引入了多于20秒的等待时间。如果系统用于在仅几分钟内对心跳进行感测，则这可能是过度开销。第二种可能性是实现高分辨率模数转换器(ADC)，该模数转换器(ADC)对输入信号的DC和AC分量都进行转换并直接将滤波问题转移至级联数字逻辑。然而，没有在功率方面对这种电路进行优化，这是由于DC偏移被视为有用信号，从而提高所需的分辨率和功率消耗。
发明内容本发明的目的是改进信号路径中的电路的操作点的平衡。本发明的另一目的是增强CMRR。根据权利要求1所述的、用于在差分转换系统中进行自动共模抑制校准的电路解决了至少一个目的。相应地，该电路包括针对模拟输入信号的模拟输入级；模数转换器，用于将模拟信号转换为其数字表示；数字块，被布置为根据所述模拟输入信号是否处于所述模数转换器的预定输入范围内，来适配所述模拟输入信号的DC偏移的一部分的所述数字表示；以及数模转换器，被布置在从所述数字块至所述模拟输入级的减法装置的反馈路径中，用于将数字信号转换为模拟输出信号，其中，从所述模拟输入信号减去所述模拟输出信号得到所述模拟信号。此外，根据权利要求15所述的、用于在差分转换系统中进行自动共模抑制校准的方法解决了至少一个目的。相应地，该方法包括以下步骤将模拟信号转换为数字表示；根据所述模拟信号是否处于模数转换器的预定输入范围内，来适配所述模拟输入信号的DC偏移的一部分的所述数字表示，以补偿所述DC偏移；以及将所述DC偏移的所述部分的所述数字表示转换为所述DC偏移的所述部分的模拟表示，从模拟输入信号减去所述DC偏移的所述部分的所述模拟表示得到所述模拟信号。根据权利要求14所述，对于生物电势获取前端中的共模抑制和不平衡补偿来说，本发明的电路是尤其有用的。该电路和该方法共同享有相同的优点。以下列出了一些优点，并且还将结合本发明的实施例来更详细地描述这些优点。通过将校准信号存储为有限长度的校准序列并周期性地读出该校准序列，可以节约用于存储的存储空间以及处理时间。通过仅存储所述校准信号的平均值并根据具有所述平均值的所述平均值产生校准信号，可以得到快速处理时间，并可以进一步减少对昂贵存储空间的需要。通过将模数转换器实现为sigma-delta转换器，可以通过在校准模式中将所述sigma-delta转换器作为递增转换器操作，来简单地提取所述校准信号的平均值。利用第二sigma-delta转换器，使用sigma-delta转换器和所述第二sigma-delta转换器、根据所述平均值产生所述校准信号，其中，所述sigma-delta转换器和所述第二sigma-delta转换器都使用所述平均值作为输入信号，所述校准信号由所述sigma-delta转换器的输出和所述第二sigma-delta转换器的输出构成，并且，通过使用所述差分转换系统的实际输出以在所述sigma-delta转换器的所述输出与所述第二sigma-delta转换器的所述输出之间进行切换，可以产生准伪随机校准信号。该过程也被称为个体水平求平均(ILA)。ILA的实现的另一优点在于，噪声的大部分将被平均掉，从而获得更少量化噪声。ILA是可被实现为改进数字sigma-delta调制器性能的可能算法。还可以实现其他算法，例如，群体水平求平均(GLA)和部分数据加权求平均(部分DWA)。可以应用简单的求平均过程，以通过在至少两个不平衡状态之间切换所述差分转换系统来补偿所述差分转换系统的输出中的共模信号，其中，所述两个不平衡状态是通过所述校准信号故意引入所述差分转换系统中的，所述校准信号适于通过求平均来补偿所述共模信号。在特定实施例中，针对这一点的方式是通过对电路的特定点处的阻抗进行调制，来改变电路的平衡。需要注意，差分电路的不平衡还可以以其他方式产生。换言之，以下提出的不平衡方式仅是特定的不平衡。本领域技术人员将一定能找到等效的其他方式。即，只要是使得能够对差分电路的不平衡进行适当调制的其他方式，就还可以应用这种技术。相应地，在一个实施例中，通过利用所述校准信号对所述差分转换系统的差分放大级中的两个放大分支的阻抗进行调制，来执行对所述差分转换系统的操作点的平衡，以改进共模抑制。一般地，例如，可以如以下结合实施例的详细描述而进一步提出的那样产生差分电路的不平衡。本发明的优选实施例是在从属权利要求中限定的。应当理解，本发明的电路和方法具有与从属权利要求中限定的相似和/或相同的优选实施例。通过以下描述的实施例，本发明的这些及其他方面将变得显而易见，并且参照以下描述的实施例来阐明本发明的这些及其他方面。在以下附图中图1示出了根据本发明实施例的用于DC偏移补偿的回路的框图；图2示出了在输入信号的DC偏移的正步的情况下图1的系统中的时间波形；图3示出了根据本发明实施例的sigma-delta转换器的第一积分器中使用的跨导体的输入部分；图4示出了根据图3实施例的、转换模式下具有CMRR补偿的sigma-delta转换器的框图；图5示出了根据图4实施例的、校准模式下电路的框7图6示出了根据本发明实施例的流程图，该流程图示出了如何针对CMRR补偿来获得校准信号；图7示出了根据本发明实施例的用于产生校准信号的架构；以及图8示出了根据本发明实施例的用于产生校准信号的不同方法的仿真结果。具体实施例方式图1示出了根据本发明第一方面的用于DC偏移补偿的回路100的框图。简言之，通过布置，在数字域产生模拟输入信号101的DC偏移Vdm,De的近似值，并在模拟域中从输入信号101中减去该近似值。该运算已被证明是非常功率高效的，这是由于该设计可以充分利用Vdm,De的实质上静态的特性并使用慢电路。当输入信号101中的DC偏移发生显著改变时，可以再次对其进行采样。注意，与具有低截止频率的高通滤波器的时间约束相比，等待时间小得多。基本思想在于以下观点在不考虑频率行为的情况下，可以将DC分量或DC偏移分别与输入信号101的有用部分部分地加以区分。其被简单地近似为输入信号101中占用满量程模数(A/D)转换器最高有效位的部分。在该假设下，可以消除DC偏移的最多部分，使得其仅一小部分保留(即，残留DC部分)在作为输入而被提供给A/D转换器的信号中。残留DC部分将是AC分量(S卩，输入信号的有用部分)幅度的数量级。相应地，剩余的残留DC小部分将对后续连接电路的功率和共模抑制有更小影响。此外，DC偏移的近似值的采样允许系统执行自动校准，以进一步增大共模抑制，这将在以下解释。在所示的实施例中，通过将模数转换器(ADC)106与数字块105进行级联来实现DC偏移补偿，数字块105被配置为确定ADC106的开销并对DC偏移的数字表示进行近似或适配。数模转换器(DAC)103位于数字块105的输出与ADC106的输入之间的反馈路径中。在特定实施例中，所描述的架构的ADC106被实现为sigma-delta转换器(简称AE转换器)。sigma-delta调制(简称AE调制)，有时也被称作sigma-delta调制(简称AE调制)，是可用于模数转换或数模转换的公知布置。在图1中，系统输入处的模拟减法节点111被布置为将模拟输入信号101减去DAC103的输出109，其中为DAC103馈送所近似的DC偏移104的数字表示。该数字表示是由反映ADC106的实际开销的数字块105产生的。数字块105对DC偏移的数字表示进行动态适配，直到ADC106看到的有效输入信号处于正确输入范围内(S卩，ADC106不再过载)为止。该近似过程的方向可以从ADC106的过载情况推导出或辨认出。这样，ADC106的输入处得到的DC补偿输入信号107被接连适配为处于正确输入范围内，处于稳定状态。例如，如果由于DC偏移电平提高使得输入信号107增大，则将超过ADC106的最大输入范围(图2中，ADCn)，导致ADC106过载。数字块105被布置为确定过载情况并产生针对DAC103的更高数字字，该更高数字字表示DC偏移的主要部分。因此，适配(在这种情况下，增大)数字块105的输出，直到ADC106的输入回到ADC106的分别为正确或适当的输入范围内。借助于图2，通过示例，更详细地解释系统的工作，在图2中，示出了在正步Vin201的情况下系统的不同点处的波形。在每个时钟(CLK)周期202，数字块105在考虑数字ADC输出108时确定ADC106是否过载。当检测到过载时，即，ADC106的输入信号107处于ADC输入范围(ADCn)之外时，驱动DAC103以使ADCin107、203回到ADC输入范围(ADCn)内。该解决方案的一个优点在于，ADC106的分辨率可以被保持为最小值。换言之，转换器的动态范围仅受有用信号约束，而不受DC偏移约束。DAC103可以工作在非常低的频率，这是由于DAC103仅必须处理DC偏移及其漂移。相应地，值得注意的是，图2所示的时钟202不必是ADC106的采样时钟。ADC106的时钟频率由输入信号101的有用部分的带宽来确定。可以从系统时钟推导出DAC103的时钟，以使得例如根据突然DC偏移变化的情况下的期望响应时间，DAC103的时钟周期等于采样时钟周期的任何整数倍。还在图2中示出了所产生的DAC。ut204，其具有对DAC103最低有效位(LSBdac)的指示。在一个特定实施例中，在抽取多个比特之后，图1的ADC106被实现为具有有效分辨率的EA转换器。其输出是被馈送至数字电路的一比特序列，该数字电路与图1中的数字块105相对应，确定Sigma-delta调制器的开销。不言自明，在数字块105中可以实现不同算法来对DC偏移进行近似，但还是非常简单的算法是高效的。在一个实施例中，对指定时间窗中0和/或1的数目进行计数。为了检测sigma-delta转换器的开销，确定0和/或1的数目是否超过预定义(阈值)参数。可以将sigma-delta转换器的一比特输出序列作为有用信号的表示发送至数字抽取滤波器，同时，数字块的输出字可以用作DC基线的数字表不。根据本发明的第二方面，已经发现，差分系统的对称性的不平衡可以通过以下方式来补偿将至少两个不平衡状态故意引入系统中，并使系统工作在一个不平衡状态下或另一个不平衡状态下，使得由例如残留DC偏移引入的不平衡被平均掉。利用控制信号(此处称作校准信号)来切换至不平衡状态之一或在不平衡状态之间进行切换。在第一实施例中，将校准信号被存储为校准序列q，该校准序列q的实际值定义了系统在任何特定时刻处于至少两个不平衡状态中的哪一个。在基本实施方式中，校准序列q是由两种符号构成的二进制序列，该两种符号中的每一种与两个不同的不平衡状态中的一个相关联。注意，确定系统的不平衡状态的校准信号可以被设计为具有分别比系统的特征频率高得多的速率或频率。如果所引入的不平衡以及校准序列q是以适当方式选择的，则通过求平均，差分输出的时间平均实现对所引入的不平衡的补偿。以下描述用于选择和产生恰当不平衡以及校准序列q的方法。优选地，为了最大化CMRR，在接收机链中的第一块中执行补偿。此外，如果使第一块的输入阻抗非常高，则该输入阻抗将更好地与生物医学仪器标准兼容。例如，A/D转换器之前需要的缓冲器可以是用于补偿DC偏移和CMRR的点。在特定实施例中，ADC106(图1)被实现为sigma-delta转换器，其中，使用了sigma-delta转换器的连续时间实施方式。sigma-delta转换器的第一跨导体也被称作运算跨导放大器(0TA)，该0TA是电压电流转换器，其将缓冲器的功能和调解器中第一积分器的功能合并在一起，产生更低的功率消耗。图3示出了要在sigma-delta转换器的第一积分器中使用的前述跨导体的输入部分的示意图。跨导体的输入处于被指示为差分块301的差分对礼-112的栅极，以获得高输入阻抗。差分块301的分别的输入对还示出负反馈电阻器(degenerationresistor)!，以适应由于DC偏移而造成的大输入摆动。忽略被指示为开关块302的开关和晶体管礼-My指示偏置电流供应块303的晶体管礼和礼提供针对差分块301的偏置电流，而两个电流源Idc是图1所示的DAC103的输出。该电流Idc导致差分块301内部R两端的DC电压降等于由数字块105确定的DC偏移这样，差分输出电流Ici=I1-I2不包含DC偏移，并执行DC补偿。将简而言之地解释表示差模下DC电压的Vdm,的不平衡效应。仅考虑差模和共模的DC分量，得到<formula>formulaseeoriginaldocumentpage10</formula>其中，Vcm,DC表示共模下的DC电压，Ves和Vs分别表示栅源电压和源极电压。如果电路是通常大小的，则M1和M2的源极处的DC电压差仅由DC偏移确定，使得相应的栅源电压相等=VGSI=VGS2。M1和M2的源极处的DC电压差导致M1和M2、M3和M4之间漏源电压不同，从而其输出电导不平衡。可以证明，该电路的CMRR可以被近似为<formula>formulaseeoriginaldocumentpage10</formula>其中，Δgl和Δg3是电路的两半中晶体管的输出电导的不平衡，g=IT1和gm是虬和M2的跨导。引入输出电导对栅源电压的依赖，得到<formula>formulaseeoriginaldocumentpage10</formula>其中，Vai和Va3是依赖于晶体管M1至M4尺寸的恒定电压。在进一步开发中，通过增大晶体管的输出电阻或通过用适当的电路技术避免源漏电压的变化，来获得更好的CMRR。这些技术需要特定的电压余量，并且由于所需的输入范围，使得不可能以低电压供应来实现。已经发现，CMRR依赖于在差分块301内部的礼和礼的源极处看到的阻抗。因此，这些阻抗的不平衡产生了特定的共模至差分放大。因此，通过调制该阻抗，可以调制第一级的共模至差分增益的不平衡。换言之，如果该不平衡在正向和负向之间连续变化，则该不平衡将被平均至0。在图3所示的实施例中，晶体管M5-M8充当开关块302利用校准序列q，可以控制用Sq和SNOT,表示的开关，从而可以控制系统在一侧或另一侧的不平衡。相应地，由于输入处的共模，使得获得了相应的正或负输出差分电流。如果适当选择校准序列q，则由于输入处的共模而造成的差分电流平均值是0，或者等价地，电路的输入和输出之间的共模至差分转移是0，这意味着CMMR无穷大。图3中向差分块301的输入参数是电压V1和V2,从差分块301出来的输出参数是根据本发明实施例已被称作I1和I2的电流。图4示出了得到的sigma-delta架构。所示的配置是根据本发明一个实施例的转换模式。图4所示的框图表示图1中的ADC106的特定配置，其中，系统处于转换模式。相应地，图3中的电路可以在块401中(即，在输入跨导体中)实现。具有差分至差分增益gmd的输入跨导体401例如以等于转换器过采样率的比特率来接收对共模至差分增益进行调制的校准序列q402。完整sigma-delta转换器的回路响应是H(s)=H，(s)gmd。在图4中，为了突出显示对第一跨导体401的使用，使用了H，(s)403。现在，描述用于针对CMRR补偿获得校准序列q的过程。该过程不需要除已用于转换输入信号的sigma-delta架构以外的附加硬件。可以用以下输入-输出关系来对输入跨导体进行建模Iud=gmdVd+(gmc+qAgmc)Vc,其中，Iud是差分输出电流，gffld是差分至差分跨导，gfflC是共模至差分跨导，Agfflc是由于前述由校准序列q402控制的切换动作而造成的gm。变化。这里，假定q可以取{_1，1}中的值。但在其他实施方式中也可以使用其他值，例如{0，1}。总的共模至差分跨导可以被定义为Gc=gmc+qAgmc。电路被设计为使得G。根据q的值而是正的或负的。因此，可以获得等于0的平均G。这等价于CMRR无穷大。在DC处获得无穷大CMRR的q的平均值？由下式给出<formula>formulaseeoriginaldocumentpage11</formula>其中，i的负倒数由此被定义为参数a。注意，该值依赖于特定值Vdm,De，这是由于gm。依赖于它。为了获得？的正确值，使用了根据实施例的图5的电路。采用了根据实施例的图4的相同电路，但以不同方式闭合反馈。相应地，图5的配置可以被称作校准模式，在该校准模式下不发生信号转换。相反，如上所述，图4的配置被称作转换模式，在该转换模式下执行信号转换。应当注意，在图4和5中，示出了图1的ADC106的实现，S卩，图4和5中的系统106*、106**是以下两种不同模式下ADC106的框图转换模式(106*,图3)和校准模式(106**，图5)。以下将解释如何获得校准序列q。在校准模式(见图5)中，输入信号(即，电极)不直接连接至跨导体的输入。系统必须在内部产生两个电压义和％，使得<formula>formulaseeoriginaldocumentpage11</formula>其中V。是预定义共模电平。已经发现，如果共模电平V。等于共模下的DC电压Vcm’De，则可以获得最精确的校准。如果无论如何V。m,De的值是已知的，则该值应当用于固定共模电平V。的值。然而，如果该值是未知的，则可以使用电路的输入共模范围内的任何电压。值得注意的是，CMRR大致与输入共模电平无关。系统可以容易地产生等于差分信号，这是由于该差分信号值的数字化已存在于图1的数字块105的输出处。对于使系统处于与在转换模式(图4)下相同的不平衡状况而言，这种偏移的存在是必要的。然而，不可以直接连接实际输入，这是由于在这种情况下，跨导体(图3；401,图4；501,图5)将产生与比由于G。而引起的偏移大得多的差分信号成比例的输出电流那么，校准将是不可能的。注意，输入处的DC偏移将不产生差分电流，这是由于采用图3所示的系统来减掉DC偏移。在一个实施例中，为了在前述系统中针对CMRR补偿获得校准序列q，在校准模式下运行系统，其中校准信号等于sigma-delta比较器输出。S卩，如图5所示，比较器404的输出连接至跨导体401的校准节点。完整系统以根据实施例的图6的流程图所示的以下方式工作。从步骤600开始，图6示出了如何针对CMRR补偿来获得校准序列q。在步骤601，系统连接至输入电极，并使ADC106处于图4的配置(即，转换模式)下。将模拟输入信号101提供给转换系统。然后，在步骤602，图1的DC偏移补偿回路100得到DC偏移Vdm,DC的近似。在该实施例中，图1的DC补偿回路100如结合图2所述进行操作。在步骤602过程中，没有将校准序列q馈送至电路。注意，在这种情况下，可以使电路处于两个不平衡状态中的任一个或者处于没有添加不平衡的第三状态(例如，图3中的所有开关Sq和Stotq断开)。这是可能的，这是因为，由于不产生有用信号而是仅获得Vdm,D。的数字表示使得在该步骤期间不需要高CMRR。在步骤602对DC偏移进行近似包括对模拟输入信号101进行采样和数字化；确定模拟输入信号101是否处于预定输入范围内；连续地对DC偏移的数字表示进行适配；将DC偏移的数字表示转换为DC补偿信号；将DC补偿信号反馈至模拟输入信号101；以及重复对DC偏移的数字表示进行适配，直到模拟输入信号101处于差分转换系统的预定输入范围内为止。在步骤602的结尾处，当DC补偿回路100处于稳定状态时，信号104实质上对应于DC偏移(Vdm,DC)的近似的数字表示，并可以用在以下步骤中。在步骤603，使转换系统处于校准模式，S卩，使图1的ADC106处于图5的配置(ADC106**)，以获得所需的校准序列q。使用在步骤602获得的、Vdm,D。值的近似值来产生图5中的输入跨导体501的输入V1和V2。如前所述，选择共模电平V。的值。因此，以如下方式获得校准序列q当使系统处于校准模式时，如前所述产生信号V1和V2,并在比较器404的输出处，产生校准序列q；对于本领域技术人员来说清楚可见，根据sigma-delta调制器的特性，在该步骤期间产生的序列q具有使跨导体的CMRR最大化所需的平均值。可以理解，sigma-delta调制器产生序列q以使得跨导体的输出通过求平均而成为0。换言之，跨导体具有等于0的平均共模至差分跨导G。。以下步骤604包括存储在步骤603获得的校准序列或比特流q。然后，在步骤605，使系统回到转换模式，S卩，使ADC106处于图4的配置(ADC106*)。在该步骤，在校准输入102处应用在步骤604存储的校准序列q，以根据本发明的第二方面来在两个预定的不平衡状态之间故意切换跨导体。在步骤605期间，执行输入信号的有用信号的有效转换，并且，电极的差分信号的数字表示出现在110(图1)处。在步骤606，数字块105再次监视DC偏移Vdm,DC是否发生显著改变，S卩，ADC106(图1)是否过载。如果是(Y)，则执行DC偏移的新补偿，并通过重复所描述的过程来产生新的校准序列。即，将针对Vdm,D。的新值产生新校准序列q。换言之，一旦数字块105检测到ADC106的新过载情况(最有可能是由DC偏移的改变而引起的)，就如上所述执行根据本发明第一方面的、DC偏移的新补偿，然后可以产生相应的新校准序列q。只要DC偏移的改变不需要补偿以及重新校准，就重复监视步骤606(步骤606的N分支)。值得注意的是，对于足够高的回路增益，在步骤603获得的^值接近于针对前述DC处的无穷大CMRR而给出的$值。转换期间(即，步骤605期间)采用与量化噪声相同的方式对共模抑制进行噪声成形。谱形状由回路滤波器转移函数H(S)确定。在信号带宽中，其中|H(S)I>>1，共模抑制达到最大值<formula>formulaseeoriginaldocumentpage12</formula>其中α是先前被定义为Agm。/gm。的参数。那么，最大可得性能受到回路滤波器DC增益的限制。校准模式(见图5)下的系统的稳定性与转换模式(见图4)下相同，这是由于两种配置仅在反馈比例系数上有所不同，即，两种配置下的回路增益仅在可被近似为不依赖于频率的乘法系数上有所不同。如果系统是稳定的，则在比较器404的输出处获得的序列表示要在转换模式中使用校准序列q。可以如下解释对共模的影响。校准序列q是sigma-delta转换器的输出序列其频谱将由期望的信号加上成形的量化噪声组成。在这种情况下，期望的信号是以上已针对DC处的无穷大CMRR而给出了值的DC信号。校准序列的平均值将是使CMRR最大的值，并将尽可能接近-l/α。因此，q可以被描述为-I/α+。其中qe是成形的量化噪声。当在转换模式电路中使用校准序列q时，由于共模输入音A。Sinco。t而引起的跨导体输出电流部分可以被写为GcAcSincoct=(gmc+qΔgmc)Acsincoct=gmcαqeAcsincoct。这意味着ω。处的音消失并且存在由于共模而引起的一些残留成形谱。实际上，根据校准模式下的DC回路增益，跨导体的输出处的音具有比其在没有校准的情况下将具有的值gm。A。小得多的幅度该音的抑制与H(O)成比例。在理想情况下为转换模式电路(见图4)馈送从校准模式电路(见图5)取得的相同序列q。这种序列的长度应当足以在所有转换时间内被提供。由于技术人员清楚地想要针对校准模式和转换模式都使用相同电路块，因此必须在校准期间存储校准序列q并针对转换来取回该校准序列q。在系统的进一步开发中，两种不同的方式可以在转换期间再现校准序列q在一个实施例中，可以在转换期间以周期性的方式存储和使用通过述过程而产生的校准序列q的最终长度的一部分，即，周期性地使用校准序列q的最终长度的一部分。在另一实施例中，校准序列q的分别的校准信号的平均值是在前述过程期间被提取的，并随后被用来产生(即，再现)要在转换期间使用的具有相同平均值的新校准序列q。这仅需要对上述步骤603至605稍作修改。可以通过在校准期间将图5中的sigma-delta转换器作为递增转换器而运行来提取校准序列q的平均值。通过添加将校准序列q作为输入进行接收的数字累积器，可以获得校准序列q的平均值。系统仍然运行，直到达到对H的所需精度更长的时间允许获得更少量化噪声并平均掉来自电路的噪声。在转换的结尾处，数字累积器将包含H的近似值。然后，在转换(步骤605，图6)期间，使用附加数字sigma-delta调制器的输出，根据所提取的平均值，来产生校准序列q。值得注意的是，附加数字sigma-delta调制器是用于再现步骤603(见图6)的校准序列q的附加组件(仅由？表示)。S卩，附加sigma-delta调制器具有在步骤604存储的校准序列q的平均值^作为输入。在进一步开发中，通过使用第二附加数字sigma-delta调制器，进一步将噪声平均掉并获得更少量化噪声。相应地，个体水平求平均(ILA)可以用于改进数字sigma-delta调制器的性能。一旦平均值^可用于数字形式，就将产生伪随机校准序列q以馈送至转换模式下的跨导体(图3，图4中的401)。该伪随机序列应当具有成形的量化噪声谱和平均值i。这可以使用第二附加数字sigma-delta调制器来实现。校准序列q修改了跨导体的结构以使其不平衡。这种不平衡的量非常小，这是由于该不平衡仅需要足以改变比差分增益小得多的共模增益。无论如何，可以从电路仿真中看出不平衡与gmd之间的某种交互作用。在转换模式中，该效应使序列q与信号进行交互。这种交互可以实现序列q的成形噪声谱与输出信号的成形噪声谱的混合。这导致信号频带中量化噪声的混叠，从而降低转换器的信噪比(SNR)。注意，该效应可以非常小，这是由于在良好设计的跨导体中，gmd对序列q的依赖非常小。无论如何，可以找到该问题的成本低的架构解决方案。其基于用于多比特DAC或用于限幅的相同ILA方式。要使用的序列q必须表现为使得其与输出序列的1和O无关地求平均。这确保了在所产生的校准序列与输出序列之间不会发生混合。现在参照图7来描述该构思，在图7中，示出了根据进一步开发的、用于根据所存储的平均值5产生校准序列q的再现单元700。存在附加数字sigma-delta调制器701、702，其输入是在校准模式期间获得的值H。两个数字sigma-delta调制器701、702产生具有相同平均值H的两个独立伪随机序列％和Q1。控制序列b对应于全局转换器(106*)的输出(即，图4所示的系统的输出405)。数字sigma-delta调制器701、702由该控制序列b705及其(通过反相器703提供的)反序列来“计时”。因此，数字sigma-delta调制器701,702各自在其时钟输入的输入是1时产生伪随机序列的新值。控制序列b还用作复用器704的控制信号。相应地，当b=0时，使用序列Qtl的实际值，而当b=1时，使用序列Q1的实际值。如仿真所证明的，这种简单的布置确保了新输出序列q在与控制序列b混合时将不产生互调分量。为了示出不同校准序列的效果，已执行以下仿真。产生一对伪随机序列Qtl和q1;以用5的理论值馈送二阶数字调制器。作为理论值，指的是精确补偿CMRR的^精确值。其不是从校准模式电路(见图5)获得的，以在这种情况下仅强调q与gmd之间的交互的效果。已使用信号带宽等于IkHz且过采样率为100的三阶调制器来实现转换模式系统。以IOOHz的音作为输入差分信号并且以50Hz的音作为输入共模信号实现了仿真。为了强调校准序列q与序列b之间的寄生混合的效果，通过将减法节点移至跨导体401之前，对图4的架构稍作了修改；这样，通过跨导体的输入输出特性来将序列b(调制器输出)与序列q直接相乘，这种混合的效果清楚可见。图8示出了根据本发明第三实施例的用于产生校准序列q的不同方法的仿真结果。已在以下三种情况下重复仿真采用理想跨导体(见图8中的实线)，即，gmd与q无关(gffld=gffld0)；当使用图7所示的ILA的系统时，采用的跨导体，该跨导体的gmd根据q值有士变化(gmd=gmdQ(l+kq))(见图8中的点线)；采用跨导体，该跨导体的gmd根据序列q有士变化，并且该跨导体使用从单个数字调制器获得的校准序列qs，即，没有ILA(见图8中的虚线)。共模音隐藏在噪声电平之下在这种情况下，所使用的平均值^是理想的，并且伪随机序列的使用产生非常高的CMRR。对于没有采用ILA时的情况，可以清楚看见量化噪声的折叠(见图8中的虚线)。在有ILA的情况下(见图8中的点线)，不存在折叠，但可以看见q与输入信号的混合的效果二阶成形谱清楚可见，其与由图7的数字调制器来操作的二阶成形相对应。在仿真中，夸大了gmd对序列q的依赖，以清楚示出其因果关系。在实际系统实现中，必须对非线性的实体进行估计，以决定ILA校准的机会。图8所示的示例不是良好设计的系统，这是由于必须增大校准序列的成形，其不应是设计中的限制因素。这种成形是在数字调制器中操作的，并在功率方面与模拟电路的消耗相比要经济得多。在所执行的仿真中，为了辨认谱中的不同效果，选择了数字调制器中的二阶成形和转换器中的三阶成形。在考虑两个不同数字调制器的情况下，尤其在实现ILA的情况下，由于需要两个序列具有相同的平均值和频谱但具有不同的时间波形，因此仅可以使用一个数字调制器的输出及其延迟的(即，时移的)拷贝。这已被证明可行，并且在前述仿真中使用了该方法来从单个调制器计算出qQ和1。最后，本发明公开了一种在差分转换系统中进行自动共模抑制校准以及进行不平衡补偿的电路和方法，以便使信号路径中电路的操作点平衡并增强共模抑制。用于在差分转换系统中进行自动共模抑制校准的电路包括针对模拟输入信号的模拟输入级；用于将模拟信号转换为其数字表示的模数转换器；数字块，被布置为根据所述模拟输入信号是否处于所述模数转换器的预定输入范围内，来适配所述模拟输入信号的DC偏移的一部分的所述数字表示；以及数模转换器，被布置在从所述数字块至所述模拟输入级的减法装置的反馈路径中，用于将数字信号转换为模拟输出信号，其中，从所述模拟输入信号减去所述模拟输出信号得到所述模拟信号。尽管已在附图和前述说明书中详细示意和描述了本发明，但这种示意和描述应被视为示意性或示例性的，而不应被视为限制性的；本发明不限于所公开的实施例。本领域技术人员在实施要求保护的本发明的过程中，可以通过研究附图、公开和所附权利要求，来理解并实现对所公开的实施例的其他变型。在权利要求中，词语“包括”不排除其他元件或步骤，不定冠词“一”或“一个”不排除多个。单个电路单元或另一单元可以实现权利要求中记载的若干项的功能。在互不相同的从属权利要求中记载特定手段的起码事实并不表示这些手段的组合不能用于获得有益效果。权利要求中的任何附图标记不应被解释为限制保护范围。权利要求一种用于在差分转换系统中进行自动共模抑制校准的电路，包括-针对模拟输入信号(101)的模拟输入级；-模数转换器(106)，用于将模拟信号(107)转换为其数字表示(108)；-数字块(105)，被布置为根据所述模拟输入信号(101)是否处于所述模数转换器(106)的预定输入范围内，来适配所述模拟输入信号(101)的DC偏移的一部分的所述数字表示(108)；以及-数模转换器(103)，被布置在从所述数字块(105)至所述模拟输入级的减法装置(111)的反馈路径(102)中，用于将数字信号(104)转换为模拟输出信号(109)，其中，从所述模拟输入信号(101)减去所述模拟输出信号(109)得到所述模拟信号(107)。2.根据权利要求1所述的电路，还包括_控制装置，被配置为根据校准信号(q)在至少两个不平衡状态之间切换所述差分转换系统。3.根据权利要求2所述的电路，其中，所述校准信号具有比所述差分转换系统的特征频率高的频率。4.根据前述权利要求中任一项所述的电路，其中，所述模数转换器(106)包括sigma-delta转换器。5.根据权利要求4所述的电路，其中，所述控制装置被布置为将所述差分转换系统设置为转换模式或校准模式中的至少一个，并在将所述差分转换系统设置为所述校准模式之后，通过使用所述sigma-delta转换器的输出信号作为校准信号，来产生所述校准信号。6.根据权利要求5所述的电路，还包括-用于在所述校准模式中在所述差分转换系统的差分输入引线处产生如下两个电压Vi和\的装置-V=Vc+Vdffl,DG/2以及\=Vc-Vdffl,DG/2-其中，Ve是预定义共模电压电平，等于共模下的DC电压或等于所述电路的输入共模范围内的任何其他电压电平，V^^是所述差分转换系统的差模下的DC分量，并且，所述两个电压与所述差分转换系统中的所述两个不平衡状态相对应，在所述两个不平衡状态之间切换所述差分转换系统。7.根据权利要求2至6中任一项所述的电路，其中，所述校准信号在所述差分转换系统的存储装置中被存储为校准序列，并且，所述校准序列是从所述存储装置中被读出的，以在所述差分转换系统的转换模式中提供所述校准信号。8.根据权利要求2至6中任一项所述的电路，其中，所述校准信号在所述差分转换系统的存储装置中被存储为有限长度的校准序列，并且，所述校准序列是从所述存储装置中被周期性地读出的，以在所述差分转换系统的转换模式中提供所述校准信号。9.根据权利要求2至8中任一项所述的电路，其中，所述校准信号的平均值在所述差分转换系统的存储装置中被存储为所述校准序列，并且，所述校准信号是利用附加sigma-delta调制器根据具有所述平均值的所述平均值而产生的。10.根据权利要求9所述的电路，其中，所述控制装置被布置为通过在所述校准模式中将所述sigma-delta转换器作为递增转换器操作，并将所述sigma-delta转换器的输出提供给数字累积器，来提取所述校准信号的所述平均值。11.根据权利要求9所述的电路，还包括-第二附加sigma-delta调制器，其中，所述控制装置还被布置为利用所述附加sigma-delta调制器和所述第二附加sigma-delta调制器、根据所述平均值来产生所述校准信号，所述附加sigma-delta调制器和所述第二附加sigma-delta调制器都使用所述平均值作为输入信号，其中，在所述差分转换系统的所述转换模式中，通过使用所述差分转换系统的实际输出以在所述附加sigma-delta调制器的输出与所述第二附加sigma-delta调制器的输出之间进行切换，由所述附加sigma-delta调制器的所述输出和所述第二附加sigma-delta调制器的所述输出构成所述校准信号。12.根据权利要求9所述的电路，其中，所述控制装置还被布置为利用所述附加sigma-delta调制器、根据所述平均值产生所述校准信号，其中，在所述差分转换系统的所述转换模式中，通过使用所述差分转换系统的实际输出以在所述附加sigma-delta调制器的输出与所述附加sigma-delta调制器的输出的时移版本之间进行切换，由所述附加sigma-delta调制器的所述输出和所述附加sigma-delta调制器的所述输出的所述时移版本构成所述校准信号。13.根据权利要求2至12中任一项所述的电路，其中，所述校准信号是校准比特流。14.根据前述权利要求之一所述的电路的应用，用于在生物电势获取前端中进行共模抑制和不平衡补偿。15.一种用于在差分转换系统中进行自动共模抑制校准的方法，所述方法包括以下步骤-将模拟信号(101、107)转换为其数字表示(108)；-根据所述模拟信号(101、107)是否处于模数转换器(106)的预定输入范围内，来适配所述模拟信号(101、107)的DC偏移的一部分的所述数字表示(108)，以补偿所述DC偏移(603)；_将所述DC偏移的所述部分的所述数字表示(108)转换为所述DC偏移的所述部分的模拟表示(109)；以及-从模拟输入信号(101)减去所述DC偏移的所述部分的所述模拟表示(109)得到所述模拟信号(107)。16.根据权利要求15所述的方法，还包括-利用校准信号在至少两个不平衡状态之间切换所述差分转换系统(602)，所述校准信号被适配为使得通过求平均来补偿所述差分转换系统的输出中的共模信号。17.根据权利要求16所述的方法，还包括-根据比所述差分转换系统的特征频率高的时钟频率利用所述校准信号来执行所述切换(602)。18.根据权利要求16或17之一所述的方法，还包括-通过利用所述校准信号对所述差分转换系统的不同点处的阻抗进行调制，来使所述差分转换系统的操作点平衡。19.根据权利要求17和18中任一项所述的方法，还包括-将所述差分转换系统设置为校准模式；-通过使用校准模式中的所述差分转换系统的输出信号作为校准信号，来产生所述校准信号(604)；以及-将所产生的校准信号存储为校准序列(605)。20.根据权利要求19所述的方法，还包括-如果检测到所述DC偏移的预定改变，则重复对所述DC偏移进行所述补偿(603)并产生所述校准信号(604)。21.根据权利要求19至20中任一项所述的方法，其中，存储所述校准序列包括将所述校准信号的有限长度的一部分存储为校准序列；产生所述校准信号包括周期性地重复从存储装置读出所述校准序列的有限长度的所述部分。22.根据权利要求19至21之一所述的方法，其中，存储所述校准序列包括-产生并存储所述校准信号的平均值作为所述校准序列的参考值；以及-从所述平均值再现所述校准信号。全文摘要本发明涉及一种用于在差分转换系统中进行自动共模抑制校准以及用于不平衡补偿的电路和方法，以便使信号路径中电路的操作点平衡并增强共模抑制。用于在差分转换系统中进行自动共模抑制校准的电路包括针对模拟输入信号(101)的模拟输入级；用于将模拟信号(107)转换为其数字表示(108)的模数转换器(106)；数字块(105)，被布置为根据所述模拟输入信号(101)是否处于所述模数转换器(106)的预定输入范围内，来适配所述模拟输入信号(101)的DC偏移的一部分的所述数字表示(108)；以及数模转换器(103)，被布置在从所述数字块(105)至所述模拟输入级的减法装置(111)的反馈路径(102)中，用于将数字信号(104)转换为模拟输出信号(109)，其中，从所述模拟输入信号(101)减去所述模拟输出信号(109)得到所述模拟信号(107)。文档编号H03F3/45GK101809863SQ200880108593公开日2010年8月18日申请日期2008年9月15日优先权日2007年9月28日发明者吕西安·约翰内斯·布里门斯,拉夫·劳德威杰克·简·罗弗斯,法比奥·塞巴斯蒂亚诺申请人:Nxp股份有限公司