低噪声和低输入电容的差动修正型导数叠加低噪声放大器的制作方法

文档序号:7515874阅读:245来源:国知局
专利名称:低噪声和低输入电容的差动修正型导数叠加低噪声放大器的制作方法
技术领域
所揭示的实施例涉及低噪声放大器。
背景技术
无线电接收器(例如,蜂窝式电话的接收器)中的第一放大级一般为称为低噪声 放大器(LNA)的放大器电路。LNA减少后面的级的噪声贡献并设定整个接收器的最低可实 现噪声水平。LNA因此通常被设计成具有高增益以最小化在不引入不可接受地大的量的失 真的情况下所引入的噪声的量。如果将具有纯单一频率的正弦输入信号供应到线性放大器 的输入,则所述放大器将输出所述输入信号的放大版本。输出信号将仅具有单一频率,且此 频率将为输入信号的频率。然而,如果将相同正弦输入信号供应到展现一定量的非线性的 放大器的输入,则所述放大器将在输入信号的频率下输出输入信号的放大版本,但所述放 大器还将输出具有其它频率的一个或一个以上其它信号。将这些其它信号称作“失真”。输 入信号(或多个输入信号)与放大器的特定非线性之间的相互作用可为复杂的,且失真的 类型也可为复杂的,并取决于放大器和输入信号的许多不同特性。更特定来说,有时使用以下形式的等式来描述非线性放大器的跨导y = g。+glx+g2x2+g3x3(等式 1)在等式1中,χ表示输入信号且y表示所得输出信号。将项glx和与g3x3分 别称作一阶项(或“线性项”)、二阶项和三阶项。如果X(输入信号)是电压且y(输出信 号)是电流,则将gl称作“线性跨导系数”,而将系数&和g3分别称作二阶跨导系数和三阶 跨导系数。当LNA的输出功率增加时,所产生的失真的量值增加的速度比所要信号的量值增 加的速度快。在某一输出功率下,失真的量值等于所要信号的量值。将此输出功率(其中三 阶失真的量值等于所要信号的输出功率)称作三阶拦截点IIP3。大致上,如果忽略对IIP3 的二阶作用,则由以下等式2来给出IIP3 IIP3 = VKKg1Zg3) (等式 2)蜂窝式电话中的接收器可用以在除存在待接收的所要信号之外存在不合意的信 号的条件下接收信号。将这些不合意的信号称为干扰信号且其可具有非常不同的性质。邻 近信道信号和发射器信号仅为干扰信号的一些实例。干扰信号可为离散音调或可具有给定 带宽。出于分析的目的,可将非离散信号模型化为两个正弦波信号,每一正弦波信号具有不 同频率,其中所述两个正弦波信号的频率差是所述非离散信号的带宽。考虑待接收的所要信号具有IGHz的频率的情形。如果第一邻近信道接收干扰信 号具有1. OOlGHz的频率ω ρ且第二邻近信道接收干扰信号具有1.002GHz的频率ω2,且 如果将这两个干扰信号的和作为变量χ而供应到上述等式1中,则所得y信号将归因于项 的平方和立方而具有许多具有许多频率的分量。归因于三阶项和输入信号的和的相关联立 方,将存在输出y的一个分量,其具有(2ωι-ω2)的频率。此分量因此处于与所要信号相同 的IGHz频率下。由于此失真分量与所要信号具有相同的IGHz频率,所以不能通过滤波来
5将所要信号与失真分量分离。因此需要更具线性的接收器以便减少此失真分量的量值。有 时将此失真分量称作三阶“互调失真”。此外,在根据码分多址(CDMA)标准(例如,CDMA2000)操作的蜂窝式电话中,所述 蜂窝式电话具有发射器,所述发射器可在与蜂窝式电话的接收器进行接收的相同时间进行 发射。尽管发射信号是在不同于所接收的所要信号的频带中发射的,但所述发射信号可为 强大的且从紧密接近于蜂窝式电话的高度敏感性接收器的蜂窝式电话发射器输出。因此, 实质量的发射信号可回漏到接收器中并导致失真问题。发射信号在一频带中经发射,因此 可如上文所描述将其模型化为具有不同频率的两个信号,其中所述两个信号的频率差是信 道宽度。接着,此外,存在待接收的信号。将此信号称作所要信号。考虑待接收的所要信号 具有IGHz的接收频率(03的情形。如果第一发射干扰信号处于900. OMHz的频率Q1下, 且第二发射干扰信号处于900. 4MHz的频率ω 2下,且如果将所述两个干扰信号与所要信号 的和作为变量χ而供应到上述等式1中,则所得y信号将归因于项的平方和立方而具有许 多具有许多频率的分量。归因于三阶项和所得立方,碰巧将存在输出y的一个分量,其具有 ω3-(ω2-ωι)的频率。在此实例中此频率为1.0006GHz,且因此处于IGHz中心处的一兆赫 宽的接收频带中。有时将此分量称作“三次差拍”失真分量,或三阶“交叉调制”分量。由 于所述交叉调制分量处于接收频带中,所以通常不能通过滤波来将其与所要信号分离。因 此还需要更具线性的接收器以便减少此交叉调制失真分量的量值。除了引入不多于可接受量的失真之外,放大器应引入最小量的噪声。热噪声是归 因于在具有任何阻抗的电阻分量(例如,制成晶体管的半导体材料的电阻分量)内电子与 原子的随机运动。因此利用晶体管的所有放大器均引入噪声。此噪声在放大器中自然地出 现并且是固有的。不能消除在LNA的输出中引入噪声,但拙劣的设计可导致LNA添加比必 要的噪声多的噪声并放大比必要的预先存在的噪声多的预先存在的噪声。由LNA输出的噪 声接着流经接收器的剩余部分。因此将LNA设计成减少并最小化LNA输出的噪声量。常规上应用若干不同技术和电路拓扑以实现展现低噪声与失真性能的LNA。这些 技术包括被称作反馈消除、预失真消除、前馈消除和后失真消除的技术。后失真消除技术的 三个特定实例在此处受到关注且被称作有源后失真(APD)技术、导数叠加(DS)技术和修正 型导数叠加(MDS)技术。图1 (现有技术)是利用有源后失真技术的差动LNA 1的电路图。此技术涉及使 用被偏置于饱和区域中的四个场效应晶体管(FET)。将FET 2和FET 3称作主FET。将FET 4和FET 5称作消除FET。一对主FET与消除FET如下操作。主FET 2 (其界定电路的增益 与噪声指数)放大输入引线5上的输入信号。将所述输入信号的放大版本产生到节点6上。 因为主FET 2被配置为共源放大器,所以被放大的信号相对于输入引线5上的输入信号具 有近似180度的相移。三阶失真分量也与输入信号的所要放大版本一起存在于节点6上的 信号中。将节点6上的相移信号应用到消除FET 4的输入。消除FET4被偏置于饱和区域 中,但仍然具有显著非线性放大特征。消除FET 4被设计成差劲的放大器,因为其产生实质 量的三阶失真但仅将少量所要信号(呈放大的形式)供应到其漏极上。将由FET 4输出的 失真信号的量值设定为等于由FET 2输出到节点6上的失真信号的量值。因为消除FET 4 被偏置于饱和区域中,所以其所输出的失真以及其所输出的放大的所要信号相对于节点6
6上的三阶失真分量为180度异相。在节点7处对从主FET2和消除FET 4输出的电流信号 进行求和。此求和导致消除两个信号中的三阶失真。遗憾的是,除了消除非所要的三阶失 真之外,此技术还导致所要信号的一些消除,因为所要输入信号的由FET 2和FET 4输出的 放大版本彼此同相。LNA的增益因此被降低。针对关于图1的差动LNA的进一步细节,参看 2007年10月4日公开的公开的第2007/0229154号美国专利申请案。图2(现有技术)是利用导数叠加(DS)技术的单端LNA 10的电路图。此实例是 单端电路,与图1的实例的差动电路相反。在图2的DS电路中,使用两个FET 11和12。将 FET 12称作主FET且其被偏置于饱和区域中。将FET 11称作消除FET且其被偏置于亚阈 值区域中。当将被偏置于饱和区域中的FET放大器的跨导等式与被偏置于亚阈值区域中的 FET放大器的跨导等式相比时,应认识到,所述两个晶体管的跨导等式的三阶系数的正负号 彼此相反。然而,一阶系数的正负号并非彼此相反。这意味着如与被偏置于饱和区域中的晶 体管相比将晶体管偏置于亚阈值区域中导致其所输出的三阶失真信号相移,而如与被偏置 于饱和区域中的晶体管相比,如由亚阈值偏置型晶体管输出的所要信号的相位未相移。由 FET 11和FET 12输出的电流因此在节点13上被求和,从而导致由消除FET 11输出的失真 信号消除了由主FET 12输出的三阶失真输出。然而,消除FET 11所输出的具有所要输入 信号的频率的信号相对于如由主FET 12输出的所要信号的放大版本并非为180度异相,且 因此节点13上的所要信号的一部分并未如在图1的APS实例中被消除。然而,采用图2的DS技术具有一问题。源极退化电感14产生反馈路径,其允许二 阶跨导系数带来三阶失真。结果,DS技术并未显著增加三阶拦截点IIP3。在DS技术中,三 阶失真的二阶作用导致不合意地低的IIP3。图3 (现有技术)是采用修正型导数叠加(MDS)技术的LNA 15的图。MDS技术相 对于三阶跨导系数g3MAIN对三阶互调失真的作用而改变三阶跨导系数对三阶互调失 真的作用的量值和相位,使得其和作用与g3MAIN作用)与二阶系数& AIN对三阶互调 失真的作用异相,而非如在DS技术的状况中缩放和旋转二阶跨导系数g2MAIN对三阶互调失 真的作用。将消除FET 16的源极连接到两个电感器17与18的共同节点的目的是相对于主 FET 19的& ^与8·,作用而改变作用的量值和相位。因此,如与图2的DS LNA 10 的IIP3相比,图3的MDS LNA 15具有改进的IIP3。将理解,上文所陈述的相位关系与晶体 管操作的描述是简化形式。此处呈现其以用于指导目的。关于采用修正型导数叠加(MDS) 技术的LNA的操作的更详细说明,参看2005年8月11日公开的公开的第2005/0176399号 美国专利申请案。遗憾的是,如与采用被偏置于饱和区域中的FET的放大器相比,采用亚阈值偏置 型FET的放大器通常为有噪声放大器。在图3的MDS LNA电路15中,消除FET 16将不合 意的量的噪声引入到LNA输出中。此外,消除FET 16的栅极耦合到LNA 15的输入引线20, 从而导致LNA 15具有不合意地大的输入电容。

发明内容
差动MDS LNA包括被偏置于饱和区域中的第一晶体管和第二晶体管。所述第一晶 体管从第一差动输入信号节点接收第一输入信号并产生所述第一输入信号的放大版本以 及第一失真信号。所述第二晶体管从第二差动输入信号节点接收第二输入信号并产生所述
7第二输入信号的放大版本以及第二失真信号。第一和第二输入信号一起为差动输入信号, 其作为差动输入信号而被供应到差动LNA的两个差动输入信号节点上。第二输入信号因此 相对于第一输入信号为近似180度异相。由于第一晶体管和第二晶体管具有类似的电路 拓扑,所以从第二晶体管输出的信号相对于从第一晶体管输出的对应信号为近似180度异 相。差动MDS LNA还包括被偏置于亚阈值区域中的第三晶体管和第四晶体管。所述第 三晶体管经耦合以接收第二输入信号的放大版本。在一个实例中,从第二晶体管的漏极传 送第二输入信号的此放大版本、通过电容器并被传送到第三晶体管的栅极上。第三晶体管 接着输出第二输入信号的版本以及第三失真信号。此处将所述第三失真信号称作第一消除 信号。由第三晶体管输出的第二输入信号的版本大体上与从第一晶体管输出的第一输 入信号的放大版本同相。使从第三晶体管输出的第二输入信号的版本加到从第一晶体管输 出的第一输入信号的放大版本,且将所得和输出到LNA的第一差动输出信号节点上。归因于第三晶体管被偏置于亚阈值区域中从第三晶体管输出的第一消除信号相 对于从第一晶体管输出的第一失真信号为近似180度异相。使从第三晶体管输出的第一消 除信号消除从第一晶体管输出的第一失真信号的至少一部分,借此减少放大器的第一差动 输出信号节点上的失真的量值。以与耦合第三晶体管的方式类似的方式来耦合被偏置于亚 阈值区域中的第四晶体管,除了第四晶体管经耦合成使得其所产生的第二消除信号将消除 由第二晶体管产生的第二失真信号的至少一部分之外。第一晶体管和第二晶体管的源极是由退化电感器退化的源极。可设定退化电感器 的电感、第一、第二、第三和第四晶体管借以被偏置的DC偏电压和偏电流以及第一、第二、 第三和第四晶体管的尺寸,使得第一消除信号的相位和量值最佳地消除第一失真信号且使 得第二消除信号的相位和量值最佳地消除第二失真信号。由于用以产生消除信号的晶体管(第三和第四晶体管)的栅极并非如在常规 MDSLNA中而耦合到LNA的差动输入信号节点,所以新颖差动MDS LNA的输入电容得以减少。 由于在新颖LNA拓朴中存在两个级,所以归因于被偏置于亚阈值区域中的晶体管而被引入 到新颖差动MDS LNA的输出中的噪声得以减少。通过将具有有噪声亚阈值区域偏置型晶体 管的第一放大级置放于第二级的前面,亚阈值区域偏置型晶体管对整个电路输出的噪声贡 献得以减少。上述内容是概要且因此必然含有细节的简化、概括和省略;因此,所属领域的技术 人员将了解,所述概要仅为说明性的且无论如何并非意指具有限制性。仅由权利要求书界 定的本文中所描述的设备和/或过程的其它方面、发明性特征和优势将在本文中所陈述的 非限制性详细描述中变得显而易见。


图1 (现有技术)是常规的差动有源后失真LNA的图。图2(现有技术)是常规的单端DS LNA的图。图3 (现有技术)是常规的单端MDS LNA的图。图4是根据一个新颖方面的一种特定类型的移动通信设备100的高级框图。
8
图5是图1的RF收发器集成电路103的更详细框图。
图6是图5的新颖LNA 110的电路图。图7说明图6的新颖LNA电路110的操作。图7A-图7F是图表,其陈述存在于图6的新颖LNA电路110中的各种节点上的信 号的量值和相位。图8是一种方法的流程图,通过所述方法,可设定偏电压与偏电流以及晶体管尺 寸与电感器电感,使得图6的电路中的失真消除得以优化。图9是图6的新颖LNA电路110的DC偏置电路202的更详细图。图10是图6的新颖LNA电路110的DC偏置电路203的更详细图。图11是根据一个新颖方面的方法300的简化流程图。图12是图6中所陈述的新颖LNA拓朴的第一变体400的电路图。图13是图6中所陈述的新颖LNA拓朴的第二变体500的电路图。
具体实施例方式图4是根据一个新颖方面的一种特定类型的移动通信设备100的非常简化的高级 框图。在此实例中,移动通信设备100是使用CDMA2000蜂窝式电话通信协议的3D蜂窝式 电话。所述蜂窝式电话包括(除了未说明的若干其它部件之外)天线102和两个集成电路 103与104。将集成电路104称为“数字基带集成电路”或“基带处理器集成电路”。集成电 路103是RF收发器集成电路。将RF收发器集成电路103称为“收发器”,因为其包括发射 器以及接收器。图5是图1的RF收发器集成电路103的更详细框图。接收器包括被称为“接收 链” 105的部分以及本地振荡器(LO) 106。当蜂窝式电话正在接收时,在天线102上接收高频 RF信号107。来自信号107的信息传递通过双工器108、匹配网络109并通过接收链105。 信号107被低噪声放大器(LNA) 110放大并被混频器111下变频转换。所得经下变频转换 的信号被基带滤波器112滤波并被传递到数字基带集成电路104。数字基带集成电路104 中的模/数转换器113将信号转换为数字形式且由数字基带集成电路104中的数字电路处 理所得数字信息。数字基带集成电路104通过控制由本地振荡器106供应到混频器111的 本地振荡器信号(LO) 114的频率来调谐接收器。如果蜂窝式电话正在发射,则待发射的信息被数字基带集成电路104中的数字模 拟转换器115转换为模拟形式并被供应到“发射链” 116。基带滤波器117滤出由于数/模 转换过程引起的噪声。在本地振荡器119的控制下,混频器块118接着将信号上变频转换 为高频信号。驱动器放大器120和外部功率放大器121放大高频信号以驱动天线102,使得 从天线102发射高频RF信号122。图6是进一步详细展示LNA 110的电路图。LNA 110包括两个差动输入信号端子 200和201、DC偏置电路M 202、DC偏置电路C 203、Mljnain场效应晶体管(FET) 204、M2_ main FET 205、Ml_cancel FET 206、M2_cancel FET 207、第一级联电路 208 (包括两个 FET 209与210)、第二级联电路211 (包括两个FET 212与213)、两个电容器214与215、第一退 化电感器L1216、第二退化电感器L2217、LNA负载218 (包括两个电感器219与220以及电 容器221)和两个差动输出信号节点222与223。所有晶体管204_207、209、210、212和213
9为N沟道FET。电感器216、217、219和220以及电容器214、215和221为使用半导体制造 工艺而形成于RF收发器集成电路103上的集成组件。偏置电路M 202将DC偏电压VBIASl供应到级联FET 209和213的栅极上。偏置 电路M 202还将DC偏电压VBIAS3供应到主FET 204的栅极上并将DC偏电压VBIAS4供应 到主FET 205的栅极上,如所说明。设定这些偏电压以使得主FET 204与205被偏置于其 饱和操作区域中。偏置电路C 203将DC偏电压VBIAS2供应到级联FET 210与212的栅极 上。偏置电路C 203还将DC偏电压VBIAS5供应到消除FET 206的栅极上且将DC偏电压 VBIAS6供应到消除FET 207的栅极上。设定这些偏电压以使得消除FET206和207被偏置 于其亚阈值操作区域中。有时将亚阈值操作区域称作弱反转操作区域。尽管在图6的实例 中存在用以偏置级联晶体管209、213、210和212的两个偏电压,但在其它实施例中,所有所 述级联晶体管的栅极被连接在一起且使用单一 DC偏电压来偏置所有所述级联晶体管。图7说明图6的新颖LNA电路110的操作。据称所述电路为差动电路,因为其在 差动输入信号节点224和225上接收差动输入电压信号。电压输入信号VIN+由匹配网络 109输出并被供应到端子200和输入节点224上,而电压输入信号VIN-由匹配网络109输 出并被供应到端子201和输入节点225上。此处出于解释的目的而假定VIN+输入信号是 具有单一频率的纯正弦信号。还将此信号称作所要输入信号。晶体管Mljnain 204被偏置于其饱和区域中且被配置为共源放大器。所要VIN+输 入信号的放大版本因此在节点N3处出现在Mljnain FET 204的漏极上。归因于MljnainFET 204中的非线性,包括三阶失真信号的失真信号与所要信号的放大版本一起出现在节点N3 上。节点N3上的信号经由级联FET 209被传送到求和节点附和输出节点222上。将此信 号路径称作第一信号路径226。图7中的箭头228表示所要输入信号VIN+的放大版本以及 归因于Mljnain晶体管204中的非线性而产生的失真信号。退化电感器216减少Mljnain FET 204的栅极到源极电压(Vgs)。由于Vgs较小, 所以Mljnain在其非线性Vgs到Id跨导曲线的较小部分上操作。因为Mljnain晶体管在其 跨导曲线的较小部分上操作,所以Mljnain FET 204的放大输出更具线性。举例来说,Vgs 可减少在不存在电感器Ll的情况下将产生的Vgs的大约一半。相同的线性上的改进适用 于包括电感器217的结果。节点N3上的所要信号VIN+的版本相对于输入节点224上的所要VIN+输入信号 的相位的近似相移由以下等式3来表示 ΔΘ = 180-相位 \ 8m τ^ (等式 3)项Ldegen是操作频率下第一退化电感器216的电感。项gm随通过Ml_main FET 204的电流的量值和设备尺寸而变。项gm可通过改变偏电压VBIAS3而改变。如果gj ω Ldegen 比一小得多,则根据等式3,相移接近180度。如果gj ω Ldegen比一大得多,则根据等式3,存 在近似九十度的相移。可通过调整偏电压VBIAS3和VBIASl来调整节点Ν3上的所要信号 VIN+的版本与三阶失真信号的相移。除从输入节点224到节点附的第一信号路径226之外,还存在从输入节点225到 节点附的第二信号路径227。VIN-输入信号存在于输入节点225上。VIN-输入信号具有与存在于输入节点224上的VIN+信号相反的极性。换句话说,信号VIN-的相位相对于信 号VIN+为180度异相。输入节点225上的输入信号VIN-被供应到M2_main FET 205的栅 极上。M2_main FET 205与Ml_main FET 204在尺寸和偏电流以及操作区域方面相同。所 要VIN-输入信号因此由M2_main晶体管205放大,使得在节点N4处,VIN-输入信号的放 大版本与包括三阶失真信号的失真信号一起出现在M2_main FET 205的漏极上。节点N4 上的VIN-的放大版本与失真信号的相位相对于节点N3上的VIN+的对应放大版本与失真 信号为180度异相。在无任何相移的情况下,节点N4上的信号经由电容器215而被传送到 Ml_cancel FET 206 的栅极上。将Mlcancel FET 206配置为共源放大器。VIN-所要信号的放大版本因此由Ml_ cancel FET 206相移180度。此180度相移相加到VIN-信号与VIN+信号之间的180度相 移,使得节点N5上的所要信号的版本与节点N3上的所要信号的放大版本同相。节点N5上 的所要信号的版本经由级联FET 210而被传送到求和节点m上。由于节点N3和N5上的 所要信号的两种版本彼此同相,所以所述两个信号相加且所得信号被输出到第一差动输出 信号节点222上。然而,Mlcancel FET 206被偏置于亚阈值操作区域中。当将被偏置于亚阈值区域 中的FET的跨导等式的幂级数展开与被偏置于饱和区域中的FET的跨导的幂级数展开进行 比较时,应认识到,三阶系数具有相反极性。因此,大致上,由亚阈值偏置型Mlcancel FET 206供应到节点N5上的三阶失真信号相对于节点N3上的失真信号为近似180度异相。图 7中的箭头229表示由Mlcancel晶体管206产生的此失真信号。还将此失真信号称作第 一消除信号。第一级联电路208将节点N5上的消除信号229耦合到求和节点m上,借此 消除由Mljnain FET 204产生的三阶失真信号的至少一部分。第二 M2_CanCel晶体管207以与第Mlcancel晶体管206操作的方式类似的方式 操作,除M2_cancel晶体管207产生消除由M2_main晶体管205产生的第二失真信号的至 少一部分的第二消除信号之外。然而,由M2_cancel晶体管207输出的所要信号的版本与 由M2_main晶体管205输出的所要信号的放大版本同相。第二级联电路211将所要信号的 两个版本组合在一起并将所得和供应到第二差动输出信号节点223上。当进一步详细地检查图6的LNA电路110的操作时,应认识到,在操作饱和区域中 的晶体管与操作亚阈值区域中的晶体管之间存在操作连续性。此连续性的结果是可通过改 变VBIAS2和VBIAS5偏电压来稍微调整节点N5上的三阶失真信号被Ml_cancel移位的相 移量。三阶失真信号被Mlcancel移位的相移相对于由Mlcancel输出的所要信号的相位 可因此并非恰好为180度异相。因此,对于给定VBIAS2和VBIAS5,将电感器216的电感设 定成使得节点N5上的三阶失真信号的相位相对于节点N3上的三阶失真信号为180度异 相。类似地,将电感器217的电感设定成使得节点N6上的三阶失真信号的相位相对于节点 N4上的三阶失真信号为180度异相。除使用电感器216和217的电感来相位对准主信号路径失真与消除信号路径失真 之外,还可通过在Mlcancel晶体管206的源极与接地节点N7之间添加第三电感器并通过 在M2_cancel晶体管207的源极与接地节点N7之间添加第四电感器来对准主信号路径失 真与消除信号路径失真。然而,未在图6的特定实例中使用此额外对准技术,因为提供第三 和第四电感器消耗裸片面积,且在特定应用中最小化LNA 110的面积比提供通过添加第三
11和第四电感器所获得的调谐灵活性重要。应认识到,LNA 110的操作的此描述是简化形式且因此在某些方面是不准确的。在 LNA 110的实际实现中,将存在许多失真分量,其可以不同复杂方式与不同传入信号和各种 干扰信号互调与交叉调制。通常用以描述各种操作区域中的晶体管操作的跨导等式是简化 形式且取决于如何偏置和尺寸设计LNA的各种晶体管而在某种程度上将是不准确的。而 且,通常给予各种类型的失真信号的文本标记和各种信号之间的相对相位的特征化通常仅 用于第一层次的分析中。在实现实际电路的过程中,电路操作的精确描述是不可能的且以 文本形式或数学形式来尝试所述描述具有有限的效用。而是,制造和/或仿真电路,且接着 在各种排列中对各种电路参数值(VBIAS1-VBIAS6、电感器216和217的电感、晶体管Ml_ main和M2_main的尺寸、晶体管Ml_cancel和M2_cancel的尺寸以及级联晶体管的尺寸) 作出调整,直到靠经验找到在给定应用中产生令人满意的(优选为最佳的)电路操作的一 组值。图7A-图7F针对图6的新颖LNA电路110中的若干节点中的每一者而陈述了存 在于所述节点上的频谱分量和每一频谱分量的相位。图7A-图7F的数据针对于下表1中 所陈述的电路参数 在图6的特定实施例与图3中所说明的常规单端MDS LNA之间存在若干差异。第 一,在图3的常规MDS电路中,存在耦合到LNA的输入引线20的两个晶体管栅极(晶体管 16和19的栅极)。图3的电路因此具有不合意地大的输入电容。另一方面,在图6的新颖 LNA电路中,LNA的输入电容得以减少,因为消除晶体管206和207的栅极未耦合到输入节 点224和225。在图6的新颖LNA中,仅一个晶体管的栅极耦合到输入节点224和225中的 每一者。第二,减少了由被偏置于亚阈值区域中的消除晶体管将噪声引入到LNA输出中。 在图3的常规MDS电路中,亚阈值偏置型晶体管16与主放大晶体管19并联耦合。被偏置 于亚阈值区域中的晶体管比被偏置于饱和区域中的类似晶体管通常产生更多的噪声。亚阈 值偏置型晶体管16因此通常将不合意地大的量的噪声引入到LNA输出中。另一方面,图6 的新颖LNA电路涉及两个级,信号传递通过所述两个级以产生所利用的消除信号。第一级 涉及主晶体管。第二级涉及消除晶体管。在二级系统中,可增加第一级的增益且可减小第 二级的增益,同时维持相同的总增益。因为涉及亚阈值偏置型晶体管的级在增益级前面,所 以亚阈值偏置型晶体管对总LNA噪声指数的噪声贡献得以减少。第三,因为消除晶体管206和207并非为源极退化型晶体管,所以所述消除晶体管 可用以在不需要高线性的操作模式中以电流有效的方式提升LNA增益。第四,如果主级联 晶体管209和213被恰当地设计尺寸,则Virucancel/Vinjiiain的比率大于产生消除晶体 管的较大量的所要失真的比率。第五,图6的新颖LNA的拓朴并未涉及分接头电感器。电 感器设计和电感器模型化因此得以简化。图8是一种合适的方法200的流程图,可通过所述方法来设定各种晶体管尺寸、电 感器值和DC偏电流与DC偏电压。首先(步骤201),设定主晶体管204和205的尺寸以满 足对LNA增益和噪声指数的系统要求。将消除晶体管206和207的尺寸设定为约与主晶体 管204和205的尺寸一半一样大以减少与所述消除晶体管相关联的寄生效应。接下来(步 骤202),对于通过消除晶体管206和207的给定DC偏电流(如最初通过设定DC偏电压 VBIAS2.VBIAS5和VBIAS6而设定)来说,从小到大地掠过级联晶体管CTljnain 209和CT2_ main 213的尺寸。针对级联晶体管209和213的尺寸的每一递增变化而取得电路性能数据 (包括失真测量)。在掠过后,调整通过消除晶体管206和207的DC偏电流(步骤203),且 再次从小到大地掠过级联晶体管209和213的尺寸。再次收集电路性能数据。针对消除晶 体管DC偏电流的每一不同值而重复此从小到大地掠过级联晶体管的尺寸的过程。当已针 对消除晶体管DC偏电流的所有各种增量完成所述掠过时(步骤204),接着设定级联晶体管
13的尺寸和消除晶体管偏电流(步骤205)以具有曾导致LNA对于LNA将于其中操作的特定 应用来说具有最佳电路性能的值。如早先所提及,退化电感器的电感可为优化的部分。图9是一种用以实现图6的DC偏置电路M 202的可能方法的简化电路图。图10 是一种用以实现图6的DC偏置电路C 203的可能方法的简化电路图。图11是一种新颖方法300的简化流程图。使用第一晶体管(步骤301)放大被接 收到第一差动输入节点上的第一输入信号。在一个实例中,所述第一晶体管是图6的源极 退化型Mljnain晶体管204且所述第一差动输入节点是图6的节点224。第一晶体管产生 第一输入信号的放大版本以及第一失真信号。第一晶体管被偏置于饱和区域中。使用第二晶体管(步骤302)以放大被接收到第二差动输入节点上的第二输入信 号。在一个实例中,第二晶体管是图6的源极退化型M2_main晶体管205且第二差动输入 节点是图6的节点225。第二晶体管产生第二输入信号的放大版本以及第二失真信号。第 二晶体管被偏置于饱和区域中。第二输入信号相对于第一输入信号为近似180度异相,且第一与第二输入信号一 起为被供应到LNA的差动输入节点上的差动输入信号,第一晶体管和第二晶体管是所述 LNA的一部分。将第二输入信号的放大版本供应(步骤303)到第三晶体管,使得所述第三晶体管 产生第一消除信号。在一个实例中,第三晶体管是图6的Mlcancel晶体管206。第三晶体 管被偏置于亚阈值区域中。接着使用第一消除信号(步骤304)来消除第一失真信号的至少一部分。在一个 实例中,第一消除信号经由第一级联电路而被供应到第一求和节点上且第一失真信号经由 第一级联电路而被供应到所述第一求和节点上。第一消除信号消除第一求和节点上的第一 失真信号。在一个实例中,第一求和节点是图6的第一差动输出节点222。将第一输入信号的放大版本供应(步骤305)到第四晶体管,使得所述第四晶体管 产生第二消除信号。在一个实例中,第四晶体管是图6的M2_CanCel晶体管207。第四晶体 管被偏置于亚阈值区域中。接着使用第二消除信号(步骤306)来消除第二失真信号的至少一部分。在一个 实例中,第二消除信号经由第二级联电路而被供应到第二求和节点上且第二失真信号经由 所述第二级联电路而被供应到所述第二求和节点上。第二消除信号消除第二求和节点上的 第二失真信号。在一个实例中,第二求和节点是图6中的第二差动输出节点223。尽管上文出于指导目的而描述了某些特定实施例,但此专利文献的教示具有一般 的应用性且并不限于上文所描述的特定实施例。举例来说,可通过省略晶体管210并将Ml_ cancel晶体管206的漏极直接连接到Mljnain晶体管的漏极而使来自晶体管206和204的 失真信号被消除。类似地,可省略晶体管212并可使M2_cancel晶体管207的漏极直接连 接到Mljnain晶体管205的漏极。图12是新颖LNA拓朴的此第一变体400的电路图。理想上,主晶体管204和205 的信号路径中的级联晶体管并未引入显著噪声。遗憾的是,在实际电路中,这些级联晶体 管确实显著地引起噪声。原因在于在操作频率下在每一级联晶体管(图12的209和213) 的源极处存在所经历的有限阻抗。对于这些级联晶体管中的每一者来说,在其源极处所经 历的阻抗由相关联的主晶体管的输出阻抗(和电容)以及相关联的消除晶体管的输入阻抗(主要地为栅极到源极电容)来确定。在图12的电路中,消除晶体管206的漏极连接到级 联晶体管209的源极。此减少了由级联晶体管209的源极经历的阻抗。此阻抗越低,级联晶 体管对噪声指数的贡献越大(且LNA的增益越小)。另一方面,图6的LNA 110包括第二级 联晶体管210,其防止由级联晶体管209的源极经历的阻抗减少。在图6的电路中,消除晶 体管210的噪声贡献被Mljnain晶体管204和Ml_cancel晶体管210两者的增益切削。在 图12的电路的情况下,消除晶体管206的噪声贡献仅被Mljnain晶体管204的增益切削。图12的电路还不同于图6的电路,因为在图6的电路中,在级联晶体管209的源 极处存在显著电压摆动以便使Mlcancel晶体管206产生足够失真。如上文结合图8的方 法所陈述,可将Mljnain晶体管204的尺寸用作调谐元件中的一者以实现线性化。因此,降 低节点N3处的阻抗使得更难以设定节点N3上的恰当电压摆动。而且,对于图12的电路来 说,电压摆动出现在Mlcancel晶体管206的漏极与源极之间,且那个电压摆动可激励与 Ml.cancel晶体管206的漏极到源极电压(Vds)有关的额外非线性失真分量。图13是新颖LNA拓朴的第二变体500的电路图。在图13的电路中,除省略图6的 电路的级联晶体管210和212之外,电容器214的连接经改变,使得在图13的电路中,电容 器214AC将级联晶体管209的漏极耦合到M2_cancel晶体管207的栅极,且电容器215的 连接经改变,使得电容器215AC将级联晶体管213的漏极耦合到Mlcancel晶体管206的 栅极。因此,可在不脱离上文所陈述的权利要求书的范围的情况下实践所描述的特定实施 例的各种特征的各种修改、调适和组合。
1权利要求
一种放大器,其具有第一差动输入节点和第二差动输入节点,所述放大器包含第一晶体管,其被偏置于饱和区域中,其中所述第一晶体管的栅极耦合到所述第一差动输入节点;第二晶体管,其被偏置于所述饱和区域中,其中所述第二晶体管的栅极耦合到所述第二差动输入节点;第三晶体管,其被偏置于亚阈值区域中,所述第三晶体管具有电容性耦合到所述第二晶体管的漏极的栅极,其中所述第三晶体管的漏极上的第一消除信号消除由所述第一晶体管产生的第一失真信号的至少一部分;以及第四晶体管,其被偏置于所述亚阈值区域中,所述第四晶体管具有电容性耦合到所述第一晶体管的漏极的栅极,其中所述第四晶体管的漏极上的第二消除信号消除由所述第二晶体管产生的第二失真信号的至少一部分。
2.根据权利要求1所述的放大器,其进一步包含第一级联电路,其将所述第一晶体管的所述漏极耦合到第一差动输出节点且其将所述 第三晶体管的漏极耦合到所述第一差动输出节点;以及第二级联电路,其将所述第二晶体管的所述漏极耦合到第二差动输出节点且其将所述 第四晶体管的漏极耦合到所述第二差动输出节点。
3.根据权利要求1所述的放大器,其中所述第一晶体管的所述漏极直接连接到所述第 三晶体管的所述漏极,且其中所述第二晶体管的所述漏极直接连接到所述第四晶体管的所 述漏极。
4.根据权利要求2所述的放大器,其进一步包含第一电感器,其具有第一引线和第二引线,所述第一引线耦合到所述第一晶体管的源 极,所述第二引线耦合到共同节点;以及第二电感器,其具有第一引线和第二引线,所述第一引线耦合到所述第二晶体管的源 极,所述第二引线耦合到所述共同节点。
5.根据权利要求4所述的放大器,其中所述第三晶体管的源极耦合到所述共同节点, 且其中所述第四晶体管的源极耦合到所述共同节点。
6.根据权利要求4所述的放大器,其中所述第一级联电路包含第五晶体管,其具有源极和漏极,所述第五晶体管的所述源极耦合到所述第一晶体管 的所述漏极,所述第五晶体管的所述漏极耦合到所述第一差动输出节点;以及第六晶体管,其具有源极和漏极,所述第六晶体管的所述源极耦合到所述第三晶体管 的所述漏极,所述第六晶体管的所述漏极耦合到所述第一差动输出节点。
7.根据权利要求6所述的放大器,其中所述第一晶体管的栅极被偏置于第一偏电压 处,且其中所述第三晶体管的栅极被偏置于第二偏电压处。
8.根据权利要求7所述的放大器,其中所述第一晶体管大体上大于所述第三晶体管, 且其中所述第二晶体管大体上大于所述第四晶体管。
9.一种放大器,其具有第一差动输入节点、第二差动输入节点、第一差动输出节点和第 二差动输出节点,所述放大器包含第一晶体管,其被偏置于饱和区域中,其中所述第一晶体管的栅极耦合到所述第一差 动输入节点;第二晶体管,其被偏置于所述饱和区域中,其中所述第二晶体管的栅极耦合到所述第 二差动输入节点;第三晶体管,其被偏置于亚阈值区域中,其中所述第三晶体管的漏极上的第一消除信 号消除由所述第一晶体管产生的第一失真信号的至少一部分;第四晶体管,其被偏置于所述亚阈值区域中,其中所述第四晶体管的漏极上的第二消 除信号消除由所述第二晶体管产生的第二失真信号的至少一部分;第五晶体管,其具有源极和漏极,其中所述第五晶体管的所述源极耦合到所述第一晶 体管的漏极,且其中所述第五晶体管的所述漏极耦合到所述第一差动输出节点且还电容性 耦合到所述第四晶体管的栅极;以及第六晶体管,其具有源极和漏极,其中所述第六晶体管的所述源极耦合到所述第二晶 体管的漏极,且其中所述第六晶体管的所述漏极耦合到所述第二差动输出节点且还电容性 耦合到所述第三晶体管的栅极。
10.根据权利要求9所述的放大器,其进一步包含第一电感器,其具有第一引线和第二引线,所述第一引线耦合到所述第一晶体管的源 极,所述第二引线耦合到接地节点;以及第二电感器,其具有第一引线和第二引线,所述第一引线耦合到所述第二晶体管的源 极,所述第二引线耦合到所述接地节点。
11.根据权利要求10所述的放大器,其中所述第三晶体管的源极耦合到所述接地节 点,且其中所述第四晶体管的源极耦合到接地节点。
12.一种方法,其包含(a)使用被偏置于饱和区域中的第一晶体管放大在第一差动输入节点上接收的第一输 入信号并产生所述第一输入信号的放大版本,其中所述第一晶体管还产生第一失真信号;(b)使用被偏置于所述饱和区域中的第二晶体管放大在第二差动输入节点上接收的第 二输入信号并产生所述第二输入信号的放大版本,其中所述第二晶体管还产生第二失真信 号;(c)将所述第二输入信号的所述放大版本供应到第三晶体管,使得所述第三晶体管产 生第一消除信号,其中所述第三晶体管被偏置于亚阈值区域中;(d)使用所述第一消除信号来消除所述第一失真信号的至少一部分;(e)将所述第一输入信号的所述放大版本供应到第四晶体管,使得所述第四晶体管产 生第二消除信号,其中所述第四晶体管被偏置于所述亚阈值区域中;以及(f)使用所述第二消除信号来消除所述第二失真信号的至少一部分。
13.根据权利要求12所述的方法,其中(c)涉及将所述第二输入信号的所述放大版本 从所述第二晶体管的漏极传送通过第一电容器并传送到所述第三晶体管的栅极上,且其中 (e)涉及将所述第一输入信号的所述放大版本从所述第一晶体管的漏极传送通过第二电容 器并传送到所述第四晶体管的栅极上。
14.根据权利要求12所述的方法,其中所述第一输入信号和所述第二输入信号一起为 差动输入信号,且其中所述第二输入信号相对于所述第一输入信号为近似180度异相。
15.根据权利要求12所述的方法,其中(d)涉及使用第一级联电路将所述第一失真信 号从所述第一晶体管的漏极传送到第一求和节点,且使用所述第一级联电路将所述第一消除信号从所述第三晶体管的漏极传送到所述第一求和节点,且其中(f)涉及使用第二级联 电路将所述第二失真信号从所述第二晶体管的漏极传送到第二求和节点,且使用所述第二 级联电路将所述第二消除信号从所述第四晶体管的漏极传送到所述第二求和节点。
16.根据权利要求12所述的方法,其中所述第一晶体管的漏极直接连接到所述第三晶 体管的漏极,且其中所述第二晶体管的漏极直接连接到所述第四晶体管的漏极。
17.—种放大器,其包含第一放大器电路,其从第一差动输入信号节点接收第一输入信号并产生所述第一输入 信号的放大版本且还产生第一失真信号;第二放大器电路,其从第二差动输入信号节点接收第二输入信号并产生所述第二输入 信号的放大版本且还产生第二失真信号;第一装置,其用于接收所述第二输入信号的所述放大版本并产生第一消除信号,且用 于使用所述第一消除信号来消除所述第一失真信号的至少一部分;以及第二装置,其用于接收所述第一输入信号的所述放大版本并产生第二消除信号,且用 于使用所述第二消除信号来消除所述第二失真信号的至少一部分。
18.根据权利要求17所述的放大器,其中所述第一装置涉及被偏置于亚阈值区域中的 第一晶体管,且其中所述第二装置涉及被偏置于所述亚阈值区域中的第二晶体管。
19.根据权利要求18所述的放大器,其中所述第一装置进一步包含第一级联电路,且 其中所述第二装置进一步包含第二级联电路。
20.根据权利要求17所述的放大器,其中所述第一放大器电路包含第一源极退化型电 感器和被偏置于饱和区域中的第一晶体管,且其中所述第二放大器电路包含第二源极退化 型电感器和被偏置于所述饱和区域中的第二晶体管。
全文摘要
一种差动低噪声放大器(LNA)涉及被偏置于饱和中的两个主放大晶体管和被偏置于亚阈值中的两个消除晶体管。在一个实例中,所述消除晶体管的栅极以对称且交叉耦合的方式耦合到主晶体管的漏极。所述主晶体管是源极退化型晶体管。因为消除晶体管的所述栅极未耦合到所述LNA的差动输入引线,所以所述LNA的输入电容得以减少。因为存在两个级,所以归因于所述消除晶体管被偏置于所述亚阈值区域中而引入到LNA输出中的噪声得以减少。第一级涉及所述主晶体管,且第二级涉及所述消除晶体管。通过增加所述第一级的增益且减小所述第二级的增益,在减少亚阈值偏置型晶体管带给所述LNA输出的噪声的同时维持总的LNA增益。
文档编号H03F1/32GK101904091SQ200880121042
公开日2010年12月1日 申请日期2008年12月16日 优先权日2007年12月18日
发明者乔斯·卡瓦尼利亚斯, 克里斯蒂安·马尔库, 普拉萨德·S·古德曼, 金那苏, 阿努普·萨芙拉 申请人:高通股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1