专利名称：可重新配置的逻辑电路的制作方法
技术领域：
本发明涉及可重新配置的逻辑电路。
背景技术：
近年来，已经做出了积极的研究以便开发利用电子自旋自由度的 自旋电子设备。正在进行数目日益增多的基于隧道磁阻(TMR)的开 发，并且这些开发现在正被应用于磁随机访问存储器，硬盘驱动器 (HDD)的再现头等。另外，组合半导体和磁材料的自旋晶体管得到 了关注。
所提出的自旋晶体管的典型例子包括扩散自旋晶体管(也称为 Mark Johnson型)，自旋轨道控制自旋晶体管(也称为Supriyo Datta 型)，自旋阀晶体管，单电子自旋晶体管和共振自旋晶体管。
还提出了一种MOS结构的自旋晶体管，该MOS结构具有由磁 材料制成的源极和漏极，并且具有形成在沟道和漏极之间的点接触。 这种点接触具有引起自旋极化电子的量子效应的大小，并且具有比沟 道阻抗高得多的阻抗。沟道和漏极之间的层间阻抗是确定漏电流的磁 化相关性的主要因素。因此，采用这种自旋晶体管，可以获得较高的 磁阻率(MR率)。
另外，存提出了一种可重新配置的逻辑电路，其包括形成基本逻 辑门诸如AND门和OR门的MRAM和MOSFET的组合。通过使用 这些基本的逻辑门改变每个MRAM的存储状态，可重新配置逻辑电路可以控制这些逻辑门的有效和无效。在可重新配置逻辑电路中，可 以在硬件形成之后对电路的逻辑进行改变。因此，可以消除缺陷，并 且可以通过重新配置逻辑电路来提供学习功能。
基于当今的半导体技术开发的可重新配置逻辑电路之一是被称
为FPGA (场可编程门阵列)的集成电路。FPGA在内部SRAM存储 器中存储信息。根据存储在存储器内的信息的内容，FPGA控制可重 新配置逻辑电路的逻辑和布线连接。随着以软件改变逻辑，可以在硬 件形成之后对电路进行改变。因此，现在日益增多地釆用这种技术， 以便以较低的成本快速生产日益精密的集成电路。
查找表电路是这样的电路，它具有存储在存储器内的逻辑，并且 根据存储在存储器内的内容产生输出。包括这种查找表电路的逻辑电 路是可以应对任何逻辑的可重新配置逻辑电路。然而，由于这种逻辑 电路包括大量元件，因此难以使用这些逻辑电路实现高度集成(见 JP-A 2007-184959(KOKAI)和美国专利No. 7，019，557 )。
在以半导体CMOS技术生产查找表电路的情况下，SRAM被用 作存储信息的存储器。结果，查找表电路中的元件数目变大了。另外， 在这种查找表电路中使用的多路复用器需要大量的元件。因此，查找 表电路的电路尺寸变得非常大，并且成为阻碍高度集成的因素之一。 另外，SRAM是易失性存储器，当关闭电源时它丟失信息，并且每次 打开电源时，必须写入存储在外部存储器内的信息。这导致处理电源 激活时所需的麻烦且费时的处理。还必须确保外部存储器在关闭电源 时存储信息，并且外部存储器需要更大的功耗和容量。这是阻碍高度 集成和整个系统的功耗减少的因素之一。
在通常用在FPGA中的4到1查找表电路的情况下，元件数目 大约为166。在这些元件中，SRAM占大约96个元件。查找表电路是 每个FPGA中的基本电路。因此，如果减小芯片中大量包含的每个查 找表电路中的元件数目，可以实现更高的集成度
发明内容
鉴于这些情况做出本发明，其一个目的是提供一种可以实现高集 成度的可重新配置逻辑电路。
根据本发明的一个方面的可重新配置逻辑电路包括能够单独传 输控制数据的多个控制线；包括多个自旋MOSFET和一个选择部分 的多路复用器，每个自旋MOSFET具有包含磁材料的源极和漏极， 所述选择部分包括多个MOSFET，并且基于从控制线传输的控制数 据，从多个自旋MOSFET中选择一个自旋MOSFET;确定电路，确 定由所述选择部分选择的所选择的自旋MOSFET的源极和漏极的磁 材料的磁化处于第一状态还是与第一状态不同的第二状态，确定电路 输出确定结果；第一写电路，其通过提供在所选择的自旋MOSFET 的源极和漏极之间流动的写电流，将所选择的自旋MOSFET的源极 和漏极的磁材料的磁化置于第二状态；和第二写电路，其通过提供在 所选择的自旋MOSFET的源极和漏极之间流动的写电流，将所选择 的自旋MOSFET的源极和漏极的磁材料的磁化置于第 一状态。
图1是根据第一实施例的可重新配置逻辑电路的查找表电路的 电路图2示出了图l所示的逻辑电路中的多路复用器的导电状态； 图3是传统的自旋MOSFET的透视图4是示出了根据第一实施例的比较器和电流源的具体实例的 电路图5是示出了根据第一实施例的参考部分的第一个具体实例的 电路图6是示出了根据第一实施例的参考部分的第二个具体实例的 电路图7是示出了根据第一实施例的参考部分的第三个具体实例的 电路图8是示出了根据第一实施例的参考部分的第四个具体实例的电路图9是示出了在根据第一实施例的逻辑电路上执行的模拟的结 果的图10是示出了根据第二实施例的比较器和电流源的具体实例的 电路图11示出了根据第三实施例的可重新配置逻辑电路； 图12是根据第四实施例的可重新配置逻辑电路的电路图； 图13是示出了根据第四实施例的比较器和电流源的具体实例的 电路图14是示出了根据第四实施例的参考部分的第一个具体实例的 电路图15是示出了根据第四实施例的参考部分的第二个具体实例的 电路图16是示出了根据第四实施例的参考部分的第三个具体实例的 电路图17是示出了根据第四实施例的参考部分的第四个具体实例的 电路图18是根据第五实施例的可重新配置逻辑电路的电路图； 图19是示出了根据第五实施例的参考部分的第一个具体实例的 电路图20是示出了根据第五实施例的参考部分的第二个具体实例的 电路图21是示出了根据第五实施例的参考部分的第三个具体实例的 电路图22是根据第六实施例的可重新配置逻辑电路的电路图； 图23是示出了根据第六实施例的参考部分的第一个具体实例的 电路图24是示出了根据第六实施例的参考部分的第二个具体实例的 电路图；和图25是示出了根据第六实施例的参考部分的第三个具体实例的 电路图。
具体实施例方式
下面是参考附图对本发明的实施例的详细描述。应当注意，这些 附图仅是示意性的，并且部件大小，电压，时间周期长度，组件之间 的大小比例，电压比例，时间间隔都与实际不相同。另外，某些组件 在附图中具有不同的大小和比例。 (第一实施例)
参考图l到9，描述了根据本发明的第一实施例的可重新配置逻 辑电路。本实施例的可重新配置逻辑电路具有查找表电路，并且图1 示出了该查找表电路。根据本实施例的查找表电路l包括多路复用器 10，电流源30和32，参考部分40，比较器50和写电路60。
本实施例的多路复用器10是8到1多路复用器，其包括3个控 制线D。， Di和D2, 8个n型自3走MOSFET llo到和117， 4个n型 MOSFET 12。到123, 2个n型MOSFET 13。到和1315 n型MOSFET 14， 3个反相器15Q, 15i和152，以及3个反相控制线BDG， BDi和 BD2。
每个反相器15i (i-0， l或2)具有连接到控制线Dj的输入端， 以及连接到反相控制线BDi的输出端。因此，流过反相控制线BDj的 控制信号是流过控制线Dj的控制信号的反相控制信号。
8个自旋MOSFET 11。到117具有通过MOSFET 14连接到地电 源GND的各自的源极。时钟信号CLK输入到MOSFET 14的栅极。 4个自旋MOSFET 11。， 112， 114和116具有连接到反相控制线BD。 的各自的栅极，并且4个自旋MOSFET lh， 113， 115和117具有连 接到控制线Do的各自的栅极。
2个自旋MOSFET 11。和lb具有连接到MOSFET 12。的源极的 各自的漏极，2个自旋MOSFET 112和113具有连接到MOSFET 12i 的源极的各自的漏极，2个自旋MOSFET 114和115具有连接到MOSFET 122的源极的各自的漏极，并且2个自旋MOSFET 116和117 具有连接到MOSFET 123的源极的各自的漏极。
2个MOSFET 12o和122具有连接到反相控制线BDi的各自的栅 极，并且2个MOSFET 12!和123具有连接到控制线Di的各自的栅极。 2个MOSFET 12。和12i具有连接到MOSFET 13。的源极的各自的漏 极，并且2个MOSFET 122和123具有连接到MOSFET 13i的源极的 各自的漏极。
MOSFET 13。具有连接到反相控制线BD2的栅极和连接到比较 器50的第一输入端INi的漏极。MOSFET 13i具有连接到控制线D2 的栅极和连接到比较器50的第一输入端INi的漏极。
在具有这种结构的多路复用器10中，当时钟信号CLK为"H" 电平时，3个控制线Dn， Dt和D2的电势电平被控制为从8个自旋 MOSFET 110到117中选择自旋MOSFET。通过选择的自4t MOSFET，比较器50的第一输入端IN!和地电源GND可被电连接。 例如，如果时钟信号CLK为"H"电平，MOSFET 14导通，并且8个 自旋MOSFET lln到117的源极为地电势电平。如果在该情况下3个 控制线D。， Di和Dz全部为高电势电平，则比较器50的第一输入端 INi仅通过图2中的虚线所示的路径，或经由通过MOSFET 13" MOSFET 123和自旋MOSFET 117的路径被电连接到地电源GND。 因此，仅选择自旋MOSFET 117，并且在该情况下MOSFET 117电连 接到比较器50的第一输入端IN^
图3示出了典型的自旋MOSFET的结构。在该自旋MOSFET 中，例如，在n型硅衬底102上彼此相距一定距离地形成由MgO制 成的一对隧道绝缘膜104。在2个隧道绝缘膜104中的一个上形成第 一磁性膜106，利用具有固定磁化方向120a的CoFeB磁性层来形成 该第一磁性膜106。在2个隧道绝缘膜104的另一个上形成第二磁性 膜108，利用具有可变磁化方向120b的CoFeB磁性层(磁化自由层) 形成该第二磁性膜108。在硅衬底102的2个隧道绝缘膜104之间的 部分上形成由Si02，高k材料(高电介质材料)等制成的栅绝缘膜
13110。在栅绝缘膜110上形成由CoFeB等制成的栅电极112。在该自 旋MOSFET中，第一磁性膜106和第二磁性膜108中的一个作为源 极，并且第一磁性膜106和第二磁性膜108中的另一个作为漏极。当 在栅电极112上施加栅电压时，自旋极化电流122从源极流到漏极。 因此，内部磁性部件106和108的磁化方向为两个自旋状态中的一个 平行状态和反平行状态。这两个状态下的阻抗值不同。在自旋 MOSFET中，在平行状态中以Rp表示当在栅112上施加"H"电平电 压时观察到的源极和漏极之间的阻抗，并且在反平行状态中以Rap表 示该阻抗。在自旋MOSFET中的磁阻改变率MR是(RAP - Rp ) /Rp 的情况下，本实施例实现MR- 1000。/。。由于除非在源极和漏极之间 提供写电流以便反转磁化自由层108的自旋状态，否则自旋状态保持 在平行状态或反平行状态，因此提供了存储器功能。在上面的描述中， 两个自旋状态是平行状态和反平行状态，但是它们不限于平行状态和 反平行状态，只要在两个状态间自旋MOSFET的阻抗值不同即可。
由于自旋MOSFET通常具有如上所述的存储器功能，因此本实 施例的多路复用器10包括存储器功能。
为了实现本实施例的多路复用器10中的每个自旋MOSFET 11。 到117的阻抗的大幅改变，每个自旋MOSFET 11。到117的栅极长度 Ls和栅极宽度Ws之间的比(-LsAVs)优选地高于每个n型MOSFET 120到123，13()和13i的栅极长度L和栅极宽度W之间的比(-LAV)， 以便增加操作裕度。
具有3个控制线D。， Di和D2，本实施例的多路复用器10被形 成为包括8( =23)个自旋MOSFET， 6个MOSFET和3个反相器的 8到1多路复用器。同样，在控制线的数目是n的情况下，可以用2n 个自旋MOSFET, (2n-2)个MOSFET和n个反相器形成2"到1 多路复用器。
在本实施例的多路复用器10中，自旋MOSFET 11。到117和 MOSFET 12n到123， 13。和13i之间的上述连接中的源极和漏极可被 交换。再次参考图1，描述电流源30和32，参考部分40，比较器50 和写电路60。
电流源30从比较器50的第一输入端IK给所选择的自旋 MOSFET提供电流。电流源32从比较器50的第二输入端1]\2给参考 部分40提供电流。
比较器50对当电流源30从第一输入端IN,给所选择的自旋 MOSFET提供电流时在第一输入端INi观察到的电势和当电流源32 从第二输入端IN2给参考部分40提供电流时在第二输入端1]\2观察到 的电势进行比较。通过这样做，比较器50读取以3个控制线D。， Di 和D2的输入信号所选择的自旋MOSFET的阻抗值，并且确定选择的 自旋MOSFET的自旋状态。如果选择的自旋MOSFET的自旋状态是 平行状态(或阻抗值为低)，则比较器50向比较器50的输出端OUT 输出高电压电平"H"。如果选择的自旋MOSFET的自旋状态是反平 行状态(或阻抗值为高)，则比较器50输出低电压电平"L"。
图4示出了比较器50和电流源30和32的具体实例。在这个例 子中比较器50具有差分放大器电路52。差分放大器电路52包括p型 MOSFET 52a和52b以及n型MOSFET 52c， 52d和52e。 p型MOSFET 52a具有连接到电源电压Vdd的源极，以及彼此连接并且连接到n型 MOSFET 52c的漏极的栅极和漏极。p型MOSFET 52b具有连接到电 源电压Vdd的源极，连接到p型MOSFET 52a的栅极的栅极，以及 连接到n型MOSFET 52d的漏极的漏极。n型MOSFET 52c具有连 接到第二输入端IN2的栅极，以及连接到n型MOSFET 52e的漏极的 源极。n型MOSFET 52d具有连接到第一输入端的栅极，以及连 接到n型MOSFET 52e的漏极的源极。n型MOSFET 52e具有接收 时钟信号CLK的栅极，并且具有接地的源极。n型MOSFET 52d的 漏极连接到输出端OUT。
在本实施例中，如图4所示，以p型MOSFET 30a形成电流源 30，并且以p型MOSFET 32a形成电流源32。 p型MOSFET 30a具 有连接到电源电压Vdd的源极，连接到比较器50的第一输入端I 的漏极，以及通过反相器33接收时钟信号CLK的栅极。p型MOSFET 32a具有连接到电源电压Vdd的源极，连接到比较器50的第二输入 端IN2的漏极，以及通过反相器33接收时钟信号CLK的栅极。
参考部分40被设计为当从电流源32提供电流时，在比较器50
的第二输入端IN2处产生恒定电势。
写电路60包括第一写单元61和第二写单元62，该第一写单元 61将数据"l"写入以3个控制线D。， D!和D2的输入信号选择的自旋 MOSFET，或将该自旋MOSFET的源极和漏极的磁体的磁化方向从 反平行状态转换为平行状态(或保持在平行状态原样不动)，该第二 写单元62将数据"0"写入以3个控制线D。， Di和D2的输入信号选择 的自旋MOSFET,或将该自旋MOSFET的源极和漏极的磁体的磁化
在写之前将要读出存储在自旋MOSFET内的数据的情况下，将会保 持相同的状态，写电路60不需要执行写。
第一写单元61包括写电流源极61a， p型MOSFET 61b， n型 MOSFET 61c和写电流漏极61d。在第一写单元61中，电流通过p 型MOSFET 61b，多路复用器10和n型MOSFET 61c从写电流源极 61a流到写电流源极61d。 p型MOSFET 61b具有连接到写电流源极 61a的源极，接收用于写数据"l"的写信号SW1的反相信号BSW1的 栅极，和连接到自旋MOSFET llo到117的源极的漏极。11型MOSFET 61c具有连接到比较器50的第一输入端的漏极，接收写信号SW1 的栅极和连接到写电流漏极61d的源极。
第二写单元62包括写电流源极62a， p型MOSFET 62b， n型 MOSFET 62c和写电流漏极62d。在第二写单元62中，电流通过p 型MOSFET 62b，多路复用器10和n型MOSFET 62c从写电流源极 62a流到写电流漏极62d。 p型MOSFET 62b具有连接到写电流源极 62a的源极，接收写信号SW0的反相信号BSW0的栅极，和连接到 比较器50的第一输入端INt的漏极。n型MOSFET 62c具有连接到 写电流漏极62d的源极，接收用于写数据"0"的写信号SW0的栅极，
16和连接到自旋MOSFET llo到117的源极的漏极。在本实施例中，当 操作第一和第二写单元61和62中的一个时，时钟信号CLK为"L" 电平，并且图l所示的n型MOSFET14为OFF状态。
在具有上述结构的本实施例中，第一写单元61具有从自旋 MOSFET的漏极流到自旋MOSFET的源极的电子，并且第二写单元 62具有从自旋MOSFET的源极流到自旋MOSFET的漏极的电子。 因此，每个自旋MOSFET的漏极的磁体的磁化方向不可改变，而本 实施例中源极的磁体的》兹化方向可以改变。在另一方面，在写数据
态切换为反平行状态的情况下，与本实施例的情形相反，自旋 MOSFET的漏极的》兹体的磁化方向可以改变，而源极的》兹体的》兹化 方向不可改变。
在具有上述结构的本实施例中，控制数据被传输到控制线Do到 D2,以便选择自旋MOSFET llo到117中的一个。随着在该情况下时 钟信号CLK从"L，，电平转换到"H"电平，电流源30和32的p型 MOSFET 30a和30b导通。电流随即从电流源30流到所选择的自旋 MOSFET。同时，电流从电流源32流到参考部分40。比较器50随 即对第一输入端I&处的电势和第二输入端IN2处的电势进行比较， 并且确定所选择的自旋MOSFET的自旋状态。从比较器50的输出端 OUT输出相应于确定的自旋状态的数据。更具体地，如果选择的自旋 MOSFET的源极和漏极的磁体的磁化方向处于平行状态(存储在自 旋MOSFET内的数据为"1")，则从输出端OUT输出高电压电平"H"。 如果选择的自旋MOSFET的源极和漏极的磁体的磁化方向处于反平 行状态(存储在自旋MOSFET内的数据为"0")，则从输出端OUT 输出低电压电平"L"。
在本实施例中，比较器50通过读取由自旋MOSFET内的电流 流动引起的电压来确定自旋状态。取代比较器50，可以采用通过读取 当电压被施加到自旋MOSFET时流动的电流来确定自旋状态的比较在本实施例中，当时钟信号CLK为"H"电平时，比较器50确定 选择的自旋MOSFET的自旋状态，并且输出反映自旋状态的电压。 然而，可以采用仅当时钟信号CLK从"L"电平转换为"H"电平时确定 自旋状态的比较器。
接着，描述本实施例中使用的参考部分40的具体实例。图5示 出了参考部分40的第一个具体实例。第一个具体实例的参考部分40 包括串联连接的n型MOSFET 41a, n型MOSFET 41b和n型自方走 MOSFET 41c。 MOSFET 41a具有连接到比较器50的第二输入端IN2 的漏极，以及连接到MOSFET 41b的漏极的源极，而电源电压Vdd 施加到栅极。MOSFET 41b具有连接到自旋MOSFET 41c的漏极的 源极，电源电压Vdd施加到栅极。自旋MOSFET 41c具有接地的源 极，电源电压Vdd施加到栅极。
在第一个具体实例的参考部分40中，如果自旋MOSFET 41c的 自旋状态处于反平行状态，则使自旋MOSFET 41c的栅极宽度为图1 所示的自旋MOSFET 11。到117中的每一个的栅极宽度的{ (2 + MR) /2}倍，由此使得自旋MOSFET 41c的阻抗变为等于如下两个阻抗值 的中间值，所述两个阻抗值是当自旋MOSFET 11。到117中的每一 个的自旋状态为平行状态时观察到的阻抗值，以及当自旋MOSFET 110到117中的每一个的自旋状态为反平行状态时观察到的阻抗值。
此处，自旋MOSFET 41c的栅极长度与自旋MOSFET llo到117 的栅极长度相同，并且MR表示自旋MOSFET 41c和自旋MOSFET 110到117中的磁阻变化率。每个n型MOSFET 41a和41b具有与图 1所示的多路复用器10的n型MOSFET 12。到123， 13。和13!中的每 一个相同的ON阻抗。
在第一个具体实例的参考部分40中，如果自旋MOSFET41c的 自旋状态是平行状态，那么，优选地，自旋MOSFET 41c具有与自旋 MOSFET 11。到117中的每一个相同的栅极宽度，但是具有是每个自 旋MOSFET 11。到117的栅极长度的{ (2 + MR) /2}倍的栅极长度。 以这种配置，自旋MOSFET41c的阻抗变为等于如下两个阻抗值的中间值，所述两个阻抗值是当自旋MOSFET 11。到117中的每一个的 自旋状态为平行状态时观察到的阻抗值，以及当自旋MOSFET 11。 到117中的每一个的自旋状态为反平行状态时观察到的阻抗值。
图6示出了参考部分40的第二个具体实例。第二个具体实例的 参考部分40包括串联连接的n型MOSFET 41a和42b,并联连接的 n型自旋MOSFET 42c和42d。 MOSFET 42a具有连接到比较器50 的第二输入端IN2的漏极，以及连接到MOSFET 42b的漏极的源极， 且电源电压Vdd施加到栅极。MOSFET 42b具有连接到自旋 MOSFET 42c和42d的漏极的源极，且电源电压Vdd施加到4册极。 每个自旋MOSFET 42c和42d具有接地的源极，且电源电压Vdd施 加到栅极。
在第二个具体实例的参考部分40中，自旋MOSFET 42c的自旋 状态为平行状态，并且自旋MOSFET 42d的自旋状态为反平行状态。 使每个自旋MOSFET 42c和42d的栅极宽度近似为图1所示的每个 自旋MOSFET 11。到117的栅极宽度的一半，而每个自旋MOSFET 42c和42d的栅极长度与每个自旋MOSFET 11。到117的栅极长度相 同。在这个具体实例中，每个n型MOSFET 42a和42b具有与图1 所示的多路复用器10的n型MOSFET 12。到123， 13。和13i中的每 一个相同的ON阻抗。
图7示出了参考部分40的第三个具体实例。第三个具体实例的 参考部分40包括串联连接的n型MOSFET 43a和43b，串联连接的 n型自旋MOSFET 43c和43d，串联连接的n型自旋MOSFET 43e 和43f。 MOSFET 43a具有连接到比较器50的第二输入端IN2的漏极， 连接到MOSFET 43b的漏极的源极，且电源电压Vdd施加到栅极。 MOSFET 43b具有连接到自旋MOSFET 43c和43e的漏极的源极， 电源电压Vdd施加到栅极。自旋MOSFET 43c具有连接到自旋 MOSFET 43d的漏极的源极，电源电压Vdd施加到栅极。自旋 MOSFET 43d具有接地的源极，电源电压Vdd施加到栅极。自旋 MOSFET 43e具有连接到自旋MOSFET 43f的漏极的源极，电源电压
19Vdd施加到栅极。自旋MOSFET43f具有接地的源极，电源电压Vdd 施加到栅极。以这种布置，串联的n型自旋MOSFET 43c和43d与 串联的n型自旋MOSFET 43e和43f并联连接。
在第三个具体实例的参考部分40中，每个自旋MOSFET43c， 43d， 43e和43f的栅极宽度和栅极长度与图1所示的每个自旋 MOSFETll。到117的栅极宽度和栅极长度相同。自旋MOSFET43c， 43d， 43e和43f中的两个的自3走状态为平行状态，并且另外两个的自 旋状态为反平行状态。在这个具体实例中，每个n型MOSFET 43a 和43b具有与图1所示的多路复用器10的n型MOSFET 12。到123， 130和13i中的每一个相同的ON阻抗。
图8示出了参考部分40的第四个具体实例。以电阻44形成第四 个具体实例的参考部分40，电阻44具有连接到比较器50的第二输入 端IN2的一端，且另一端接地。优选地，电阻44的阻抗值与如下阻抗 值相同，所述阻抗值是连接到比较器50的第一输入端INi的两个n 型MOSFET 13。和13i中的 一个，4个n型MOSFET 12。和123中的 一个和图1所示的自旋MOSFET 110到117中的一个串联连接时观察 到的阻抗值。换言之，优选地，电阻44的阻抗值近似为RDS。 + RDS1 + (Rp + RAP)/2，其中RDSo表示其栅极上施加了"H，，电平电压的n 型MOSFET 13c的源极和漏极之间的阻抗，其中Rj^表示其栅极上 施加了"H"电平电压的n型MOSFET 12o的源极和漏极之间的阻抗， Rp表示当该自旋MOSFET的自旋状态为平行状态时观察到的源极和 漏极之间的阻抗，并且Rap表示当拔自旋MOSFET的自旋状态为反 平行状态时观察到的源极和漏极之间的阻抗。
如上所述，根据本实施例，基于输入到控制线中的控制数据选择 自旋MOSFET。电流源30给选择的自旋MOSFET提供电流，而电 流源32给参考部分40提供电流。比较器50基于在比较器50的输入 端处产生的电势，确定选择的MOSFET的自旋状态。然后查找表电 路l输出相应于该自旋状态的值。根据本实施例，可以形成具有查找 表电路1的可重新配置逻辑电路。图9示出了在根据本实施例的查找表电路1上执行的模拟的结 果。在该才莫拟过程中在查找表电路1内，自旋MOSFET 110， lh和 113为平行状态，并且自旋MOSFET 112为反平行状态。
在图9所示的模拟结果中，在时刻tO和时刻tl之间的时间段期 间，输入到控制线DD， Di和D2的所有控制数据为"L"。因此，选择 了自旋MOSFET llo，并且从比较器50的输出端OUT输出数据"H"。
在时刻tl和时刻t2之间的时间段期间，仅有输入到控制线Do 的控制数据为"H"，并且输入到其他控制线Di和D2的控制数据为 "L"。因此，选择了自旋MOSFET lln并且从比较器50的输出端 OUT输出数据"H"。在时刻t2和时刻t3之间的时间段期间，仅有输 入到控制线Di的控制数据为"H"，并且输入到其他控制线Do和D2的 控制数据为"L"。因此，选择自旋MOSFET112，并且从比较器50的 输出端OUT输出数据"L"。在时刻t3和时刻t4之间的时间段期间， 仅有输入到控制线D2的控制数据为"L",并且输入到其他控制线Do 和Di的控制数据为"H"。因此，选择自旋MOSFET113，并且从比较 器50的输出端OUT输出数据"H"。在时刻t4和时刻t5之间的时间 段期间，输入到控制线Do， Di和D2的所有控制数据返回"L"。因此， 选择自旋MOSFET 110，并且从比较器50的输出端OUT输出数据 "H，，o
如从图9所示的模拟结果可见，根据本实施例的查找表电路1 恰当地工作。在图9所示的模拟中，图4所示的时钟信号CLK固定 为"H"电平。然而，更优选地是在任何适当的时候将时钟信号CLK置 于"L"电平以便降低功耗。
如果n型MOSFET和n型自旋MOSFET的总数被设置为元件 数目，则本实施例的查找表电路可以具有比包括n型MOSFET但不 包括任何n型自旋MOSFET的查找表电路内的元件数目少得多的元 件数目。因此，可以制造能够实现更高集成度或功耗量更低的可重新 配置逻辑电路。
(第二实施例)
21现在参考图10，描述根据本发明的第二实施例的可重新配置逻 辑电路。除了以图10所示的电流源30A和32A代替电流源30和32 之外，本实施例的可重新配置逻辑电路与图l所示的第一实施例的可 重新配置逻辑电路相同。本实施例的多路复用器，参考部分，比较器 和写电路与图l所示的第一实施例的可重新配置逻辑电路的多路复用
器IO，参考部分40，比较器50和写电路60相同。
以串联连接的2个p型MOSFET 30a和30b形成电流源30A。 p 型MOSFET 30a具有连接到电源电压Vdd的源极，以及连接到p型 MOSFET 30b的源极的漏极，时钟信号CLK的反相信号被输入到栅 极。p型MOSFET 30b具有连接到比较器50的第一输入端的漏 极，时钟信号CLK的反相信号被输入到栅极。以这种布置，当"L" 电平时钟被输入到p型MOSFET 30a和30b的栅极时，电流源30A 通过比较器50的第一输入端I&从电源电压Vdd给选择的自旋 MOSFET提供电流。
以串联连接的2个p型MOSFET 32a和32b形成电流源32A。 p 型MOSFET 32a具有连接到电源电压Vdd的源极，以及连接到p型 MOSFET 32b的源极的漏极，时钟信号CLK的反相信号被输入到栅 极。p型MOSFET 32b具有连接到比较器50的第二输入端1]\2的漏 极，时钟信号CLK的反相信号被输入到栅极。以这种布置，当"L" 电平时钟被输入到p型MOSFET 32a和32b的栅极时，电流源32A 通过比较器50的第二输入端IN2从电源电压Vdd给参考部分40提供 电流。
在本实施例中，RPMOS表示当"L"电平电压被施加到p型 MOSFET 30a和30b的栅极上时观察到的从电源电压Vdd到比较器 50的第一输入端II^的阻抗值。另外，R^表示当电连接到第一输入 端INi的所选择的自旋MOSFET的自旋状态为平行状态时观察到的 从第一输入端I&到地电源GND的阻抗值，并且Rmax表示当电连接 到第一输入端I 的所选择的自旋MOSFET的自旋状态为反平行状 态时观察到的从第一输入端INi到地电源GND观察到的阻抗值。当RpMos近似为(Rmin + Rmax) /2时，比较器50的操作裕度最大。换言 之，阻抗值RpMos是当自旋状态为平行状态时观察到的阻抗值和当自 旋状态为反平行状态时观察到的阻抗值的中间值。
为了以如图4所示的第一实施例的单个p型MOSFET 30a形成 电流源30的情况下最大化操作裕度，通过调整图4所示的p型 MOSFET 30a的栅极长度和栅极宽度来调整p型MOSFET 30a的源 极和漏极之间的阻抗值RPMOS。然而，如果栅极长度小，那么由于短 沟道效应，则很难形成具有所希望的阻抗值的p型MOSFET。
在这个实施例中，在电源电压Vdd和第一输入端INi之间串联 地提供2个p型MOSFET 30a和30b。通过连接2个p型MOSFET 的源极和漏极来串联连接2个p型MOSFET的情况和将单个p型 MOSFET的栅极长度加倍的情况的特性不同。
当自旋MOSFET的自旋状态为平行状态时在第一输入端IW处 观察到的电势和当自旋MOSFET的自旋状态为反平行状态时在第一 输入端IK处观察到的电势之间的差为AV。对由具有加倍的栅极长 度的一个p型MOSFET和使用具有300 %的MR的自旋MOSFET形 成电流源30的情况进行比较，本实施例中的差AV变为2.6倍大。因 此，可以大量地增加比较器50的操作裕度。
在本实施例中，串联连接具有短栅极长度的2个p型MOSFET， 以便减小由于制造工艺的影响而产生的p型MOSFET的阻抗值的改 变，并且恒定地实现比较器的大操作裕度。因此，可以产生高收益的 可重新配置逻辑电路。
下面是对在电流源30A包括2个p型MOSFET的情况下实现的 优点的描述。为了获得大的操作裕度，优选地，电流源30A的p型 MOSFET的阻抗大体上与从第一输入端IN!通过自旋MOSFET延伸 到地电源GND的路径的阻抗相同。虽然2个或多个n型MOSFET 和自旋MOSFET存在于从第 一输入端INi通过自旋MOSFET延伸到 地电源GND的路径上，但是，通过调整电流源30A的p型MOSFET 的栅极长度和栅极宽度，可以使得p型MOSFET的阻抗值等于从第一输入端I&通过自旋MOSFET延伸到地电源GND的路径的阻抗。 当栅极长度为300nm或更小时，短沟道效应变得非常大，并且 变得难以通过调整栅极长度和栅极宽度来控制MOSFET的阻抗值。 因此，如果栅极长度为300nm或更小并且允许出现短沟道效应，则优 选地，电流源30A包括2个或多个p型MOSFET，从而^f吏得电流源 30A的阻抗变得大体上等于从第一输入端IN!通过自旋MOSFET延 伸到地电源GND的路径的阻抗。
在MOSFET的栅极长度为300nm或更小情况下进行模拟。结果， 获得了下表所示的电流源30A或电流源32A中的p型MOSFET的数 目与第一输入端INi和第二输入端IN2之间的电势差之间的关系。如 从该表中可见，如果栅极长度为300nm或更小，电流源30A具有2 个p型MOSFET是优选的。_
p型MOSFET的数目第一输入端INi和第二输入端 IN2之间的电势差
132mV
2346mV
3221mV
如上所述，类似于第一实施例的可重新配置逻辑电路，第二实施 例的可重新配置逻辑电路可以实现更高的集成度或更低的功耗。 (第三实施例)
现在参考图11，描述根据本发明的第三实施例的可重新配置逻 辑电路。
除了在多路复用器10中每个n型MOSFET 12。到123， 13。和d 的栅极宽度是每个自旋MOSFET 11。到117的栅极宽度的1.5或更大 之外，这个实施例中的可重新配置逻辑电路与图l所示的第一实施例 的可重新配置逻辑电路相同。
图11仅示出了电连接到根据本实施例的可重新配置逻辑电路内 的比较器50的第一输入端1 的n型MOSFET 13和12以及自旋 MOSFET 11。在第一输入端INi和地GND之间，串联连接n型
24MOSFET 13， n型MOSFET 12和自旋MOSFET 11的源极和漏极。 自旋MOSFET 11的阻抗值取决于其自旋状态。当自旋状态为平行状 态时，自旋MOSFET 11的阻抗值为RP，并且当自旋状态为反平行状 态时，阻抗值为RAP。在Rt。t。a,表示第一输入端INi和地GND之间的 阻抗，以及RnMos表示n型MOSFET 12和13的阻抗的情况下，下面 的等式成立Rtotoai = 2xRnMoS + RPi^ Rtotoal = 2xRnMOS + RAP。由于比 较器50基于阻抗值Rt。自,的改变确定自旋状态，当n型MOSFET 12 和13的阻抗低于自旋MOSFET 11的阻抗时，比较器50的操作裕度 较大。因此，通过将每个n型MOSFET 12和13的栅极宽度调整为 自旋MOSFET 11的栅极宽度的1.5倍的值，从而使得本实施例中的 n型MOSFET 12和n型MOSFET 13的阻抗值较小。
以AV表示当自旋MOSFET 11的自旋状态为平行状态时在第一 输入端1 处观察到的电势和当自旋状态为反平行状态时在第一输入 端I&处观察到的电势之间的差。与利用其栅极宽度与具有300%的 MR的自旋MOSFET 11的栅极宽度相同的n型MOSFET 12和13形 成逻辑电路的示例情况相比，本实施例的逻辑电路的差AV是比较例 的逻辑电路的差AV的3.0倍。因此，可以使得本实施例的比较器50 的操作裕度比对比例的操作裕度大得多。
由于在本实施例中将具有大栅极长度的n型MOSFET用作多路 复用器的一部分，可以获得大的操作裕度。因此，可以产生高收益的 可重新配置逻辑电路。
类似于第一实施例，本实施例可以实现更高的集成度或减小功耗。
(第四实施例)
现在参考图12到17，描述根据本发明的第四实施例的可重新配 置逻辑电路。
在第一到第三实施例中，以具有执行电子传导的n型载体的n 型自旋MOSFET 11。到117以及n型MOSFET 12。到123， 13。和13i 形成每个可重新配置逻辑电路中的多路复用器10。
25在本实施例的可重新配置逻辑电路中，另一方面，以具有执行电
子传导的p型载体的p型MOSFET和p型自旋MOSFET形成多路 复用器。如图12所示，根据本实施例的可重新配置逻辑电路具有查 找表电路1A，查找表电路1A包括多路复用器IOA，电流源30A和 32A,参考部分40A，比较器50A和写电路60A。
除了以p型自旋MOSFET 11Ao到11A7代替n型自旋MOSFET 110到117，并且以p型MOSFET 12A。到12A3， 13A。和13^和14A 代替n型MOSFET 120到123， 13A0， 1^和14之外，多路复用器10A 与图1所示的第一实施例的多路复用器10相同。p型MOSFET 14A 具有接收电源电压Vdd的源极，接收时钟信号CLK的反相信号BCLK 的栅极，以及连接到自旋MOSFET 11 Ao到11A7的源极的漏极。
类似于图1所示的第一实施例的多路复用器10，当时钟信号 CLK为"H，，电平时，本实施例的多路复用器10A控制3个控制线Do， Di和D2的电势电平。通过这样做，选择8个自旋MOSFET 11A。到 11A7中的一个，并且比较器50A的第一输入端INi通过选择的自旋 MOSFET电连接到地电源GND。
如在第一到第三实施例中，自旋MOSFET 11Ao到11A7， p型 MOSFET 12A。到12A3， 13A。和13Aj之间的各个连接中的源极和漏 极可被交换。
由于每个自旋MOSFET具有存储器功能，如第 一到第三实施例， 本实施例的多路复用器10A还包括存储器功能。
本实施例的多路复用器和第一到第三实施例中的每一个的多路 复用器之间的差别在于下面两个方面
(1)由于在第一到第三实施例中采用n型MOSFET和n型自 旋MOSFET,当在n型MOSFET和n型自旋MOSFET的栅极上施 加"H"电平电压时，n型MOSFET和n型自旋MOSFET被置于导通 状态。在另一方面，在本实施例中采用p型MOSFET和p型自旋 MOSFET。因此，在本实施例中，当在p型MOSFET和p型自旋 MOSFET的栅极上施加"L"电平电压时，p型MOSFET和p型自旋MOSFET被置于导通状态。
(2)由于在第一到第三实施例中地GND连接到自旋MOSFET 的源极，电流从比较器50的第一输入端I1S^流到地GND。另一方面， 在本实施例中，电源电压Vdd连接到自旋MOSFET的源极。因此， 电流从电源电压Vdd流到第一输入端IN1(>
除了上述不同方面之外，本实施例的多路复用器具有与第一到第 三实施例的多路复用器的其中之一相同的功能。
电流源30A从比较器50A的第一输入端INi给选择的自旋 MOSFET提供负电流(电子电流)。电流源32A从比较器50A的第 二输入端IN2给参考部分40A提供负电流。
比较器50对如下两个电势进行比较，所述两个电势是当电流 源30A从第一输入端INi给选择的自旋MOSFET提供负电流时在第 一输入端INi观察到的电势、和当电流源32A从第二输入端IN2给参 考部分40提供负电流时在第二输入端IN2观察到的电势。通过这样做， 比较器50读取以3个控制线D。， Di和D2的输入信号来选择的自旋 MOSFET的阻抗值，并且确定选择的自旋MOSFET的自旋状态。如 果选择的自旋MOSFET的自旋状态是平行状态(或阻抗值为低)， 则比较器50向比较器50的输出端OUT输出高电压电平"H"。如果选 择的自旋MOSFET的自旋状态是反平行状态(或阻抗值为高)，则 比较器50输出低电压电平"L"。
图13示出了比较器50A和电流源30A和32A的具体实例。在 这个例子中，比较器50具有与第 一实施例的比较器50相同的结构， 并且包括与图4所示的差分放大器电路52相同的差分放大器电路52。 差分放大器电路52包括p型MOSFET 52a和52b，以及n型MOSFET 52c， 52d和52e。 p型MOSFET 52a具有连接到电源电压Vdd的源 极，以及彼此连接并且连接到n型MOSFET 52c的漏极的栅极和漏 极。p型MOSFET 52b具有连接到电源电压Vdd的源极，连接到p 型MOSFET 52a的栅极的栅极，以及连接到n型MOSFET 52d的漏 极的漏极。n型MOSFET 52c具有连接到第二输入端IN2的栅极，以及连接到n型MOSFET 52e的漏极的源极。n型MOSFET 52d具有 连接到第一输入端的栅极，以及连接到n型MOSFET 52e的漏极 的源极。n型MOSFET 52e具有接收时钟信号CLK的栅极，并且具 有接地的源极。n型MOSFET 52d的漏极连接到输出端OUT。
在本实施例中，如图13所示，以具有小的栅极长度并且串联连 接的两个n型MOSFET 30Aa和30Ab形成电流源30A。如图13所示， 以具有小的栅极长度并且串联连接的两个n型MOSFET 32Aa和 32Ab形成电流源32A。 n型MOSFET 30Aa具有连接到地GND的源 极，连接到n型MOSFET 32Ab的源极的漏极，以及接收时钟信号 CLK的栅极。n型MOSFET 30Ab具有连接到比较器50A的第一输 入端IN!的漏极，以及接收时钟信号CLK的栅极。n型MOSFET 32Aa 具有连接到地GND的源极，连接到n型MOSFET 32Ab的源极的漏 极，以及接收时钟信号CLK的栅极。n型MOSFET 32Ab具有连接 到比较器50A的第二输入端IN2的漏极，以及接收时钟信号CLK的 栅极。
如同第二实施例，串联连接两个具有小栅极长度的n型 MOSFET，以便限制由于制造工艺的影响而产生的每个n型MOSFET 的阻抗值的改变，并且恒定地实现比较器的大操作裕度。因此，可以 产生高收益的可重新配置逻辑电路。在本实施例中，以串联连接的两 个n型MOSFET形成每个电流源30A和32A,但是可以用一个n型 MOSFET形成每个电流源30A和32A。
接着，描述根据本实施例的写电路60A。
写电路60A包括第一写单元61A和第二写单元62A,第一写单 元61A将数据"l"写入由3个控制线D。， Di和D2的输入信号选择的 自旋MOSFET，或将自旋MOSFET的源极和漏极的磁体的磁化方向 转换为平行状态，以及第二写单元62A将数据"0，，写入由3个控制线 D0， Di和D2的输入信号选择的自旋MOSFET,或将自旋MOSFET 的源极和漏极的磁体的磁化方向转换为反平行状态。
第一写单元61A包括写电流源极61Aa， p型MOSFET 61Ab， n型MOSFET 61Ac和写电流漏极61Ad。在第一写单元61A中，电流 通过p型MOSFET 61Ab,多路复用器10A和n型MOSFET 61Ac 从写电流源极61Aa流到写电流漏极61Ad。 p型MOSFET 61Ab具有 连接到写电流源极61Aa的源极，接收用于写数据"l"的写信号SW1 的反相信号BSW1的栅极，和连接到比较器50A的第一输入端I 的漏极。n型MOSFET 61Ac具有连接到自旋MOSFET 11An到11A7 的源极的漏极，接收写信号SW1的栅极和连接到写电流漏极61Ad的 源极。
第二写单元62A包括写电流源极62Aa, p型MOSFET 62Ab， n 型MOSFET 62Ac和写电流漏极62Ad。在第二写单元62A中，电流 通过p型MOSFET 62Ab,多路复用器10A和n型MOSFET 62Ac 从写电流源极62Aa流到写电流漏极62Ad。 p型MOSFET 62Ab具有 连接到写电流源极62Aa的源极，接收通过反相写信号SW0形成的写 信号BSW0的栅极，和连接到自旋MOSFET 11A。到11A7的源极的 漏极。n型MOSFET 62Ac具有连接到写电流漏极62Ad的源极，接 收用于写数据"0"的写信号SW0的栅极，和连接到比较器50A的第一 输入端I&的漏极。在本实施例中，当操作第一和第二写单元61A和 62A中的一个时，时钟信号CLK为"H"电平，并且图12所示的p型 MOSFET 14A为OFF状态。
在具有上述结构的本实施例中，控制数据被传输到控制线Do到 D2,以便选择自旋MOSFET 11A。到IIA，中的一个。随着在该情况下 时钟信号CLK从"L"电平转换到"H"电平，电流源30A和32A的p 型MOSFET 30Aa和30Ab导通。负电流随即从电流源30A流到所选 择的自旋MOSFET。同时，负电流从电流源32A流到参考部分40A。 然后比较器50A对第一输入端INi处的电势和第二输入端1]\2处的电 势进行比较，并且确定选择的自旋MOSFET的自旋状态。从比较器 50A的输出端OUT输出相应于确定的自旋状态的数据。更具体地， 如果选择的自旋MOSFET的源极和漏极的磁体的磁化方向是平行状 态(存储在自旋MOSFET内的数据为"l"),从输出端OUT输出高电压电平"H"。如果选择的自旋MOSFET的源极和漏极的磁体的磁 化方向是反平行状态(存储在自旋MOSFET内的数据为"0")，从输 出端OUT输出^氐电压电平"L"。
在本实施例中，比较器50A通过读取由自旋MOSFET内的电流 流动引起的电压来确定自旋状态。取代比较器50A,可以采用通过读 取当电压净皮施加到自旋MOSFET上时流动的电流来确定自4t状态的 比较器。
在本实施例中，当时钟信号CLK为"H"电平时，比较器50A确 定选择的自旋MOSFET的自旋状态，并且输出反映自旋状态的电压。 然而，可以采用仅当时钟信号CLK从"L"电平转换为"H，，电平时确定 自旋状态的比较器。
接着，描述本实施例中使用的参考部分40A的具体实例。图14 示出了参考部分40A的第一个具体实例。第一个具体实例的参考部分 40A包括串联连接的p型MOSFET 41Aa， p型MOSFET 41Ab和p 型自旋MOSFET 41Ac。 MOSFET 41Aa具有连接到比较器50A的第 二输入端IN2的漏极，连接到MOSFET 41Ab的漏极的源极，以及连 接到地GND的栅极。MOSFET 41b具有连接到自旋MOSFET 41Ac 的漏极的源极，以及连接到地GND的栅极。自旋MOSFET 41Ac具 有连接到地GND的栅极，电源电压Vdd施加到源极。
在第一个具体实例的参考部分40A中，如果自旋MOSFET 41Ac 的自旋状态是反平行状态，则使自旋MOSFET 41 Ac的栅极宽度为图 l2所示的自旋MOSFET 11A。到11A7中的每一个的栅极宽度的((2 + MR) /2}倍，从而自旋MOSFET 41Ac的阻抗变为等于当自旋 MOSFET 11A。到11A7中的每一个自旋状态为平行状态时观察到的阻 抗值和当自旋MOSFET 11A。到11A7中的每一个自旋状态为反平行状 态时观察到的阻抗值之间的中间值。此处，自旋MOSFET 41 Ac的栅 极长度与自旋MOSFET 11A。到11A7的栅极长度相同，并且MR表 示自旋MOSFET 41Ac和自旋MOSFET 11A。到IIA 中的磁阻改变 率。每个p型MOSFET 41Aa和41Ab具有与图12所示的多路复用
30器10A的p型MOSFET 12A。到12A3， 13A。和13^中的每一个相同 的ON阻抗。
在第一个具体实例的参考部分40A中，如果MOSFET 41Ac的 自旋状态是平行状态，则优选地，自旋MOSFET 41Ac具有与自旋 MOSFET 11A。到11A7中的每一个相同的栅极宽度，但是具有是每个 自旋MOSFET 11Aq到11A7的栅极长度的(2/(2 + MR) }倍的栅极长 度。以这种布置，自旋MOSFET 41Ac的阻抗变为等于当自旋 MOSFET 11A。到11A7中的每一个自旋状态为平行状态时观察到的阻 抗值和当自旋MOSFET llAo到11A7中的每一个自旋状态为反平行状 态时观察到的阻抗值之间的中间值。
图15示出了参考部分40A的第二个具体实例。第二个具体实例 的参考部分40A包括串联连接的p型MOSFET 41Aa和42Ab，和并 联连接的p型自旋MOSFET 42Ac和42Ad。 MOSFET 42Aa具有连 接到比较器50A的第二输入端IN2的漏极，连接到MOSFET 42Ab的 漏极的源极，以及连接到地GND的栅极。MOSFET 42Ab具有连接 到自旋MOSFET 42Ac和42Ad的漏极的源极，栅极连接到地GND。 每个自旋MOSFET 42Ac和42Ad具有连接到地GND的栅极，电源 电压Vdd -皮施加到源极上。
在第二个具体实例的参考部分40A中，自旋MOSFET 42Ac的 自旋状态为平行状态，并且自旋MOSFET 42Ad的自旋状态为反平行 状态。使每个自旋MOSFET 42Ac和42Ad的栅极宽度近似为图12 所示的每个自旋MOSFET llAo到11A7的栅极宽度的两倍，而每个自 旋MOSFET 42Ac和42Ad的栅极长度与每个自旋MOSFET 11A。到 11A7的栅极长度相同。在这个具体实例中，每个p型MOSFET 42Aa 和42Ab具有与图12所示的多路复用器10A的p型MOSFET 12A0 到12A3， 13A0和13Ai中的每一个相同的ON阻抗。
图16示出了参考部分40A的第三个具体实例。第三个具体实例 的参考部分40A包括串联连接的p型MOSFET 43Aa和43Ab，串联 连接的p型自旋MOSFET 43Ac和43Ad，以及串联连接的p型自旋
31MOSFET 43Ae和43Af。 MOSFET 43Aa具有连接到比较器50A的第 二输入端IN2的漏极，连接到MOSFET 43Ab的漏极的源极，以及连 接到地GND的栅极。MOSFET 43Ab具有连接到自旋MOSFET 43Ac 和43Ae的漏极的源极，以及连接到地GND的栅极。自旋MOSFET 43Ac具有连接到地GND的栅极，连接到自旋MOSFET 43Ad的漏极 的源极。自旋MOSFET 43Ad具有连接到地GND的栅极，电源电压 Vdd被施加到源极上。自旋MOSFET 43Ae具有连接到地GND的栅 极，以及连接到自旋MOSFET 43Af发漏极的源极。自旋MOSFET 43Af具有连接到地GND的栅极，电源电压Vdd被施加到源极上。以 这种布置，串联连接的p型自旋MOSFET 43Ac和43Ad与串联连接 的p型自》走MOSFET 43Ae和43Af并联连接。
在第三个具体实例的参考部分40A中，每个自旋MOSFET 43Ac， 43Ad， 43Ae和43Af的栅极宽度和栅极长度与图12所示的每 个自旋MOSFET 11A。到11A7的栅极宽度和栅极长度相同。自旋 MOSFET 43Ac， 43Ad， 43Ae和43Af中的两个的自旋状态为平行状 态，并且另外两个的自旋状态为反平行状态。在这个具体实例中，每 个n型MOSFET 43Aa和43Ab具有与图12所示的多路复用器10A 的p型MOSFET 12A。到12A3， 13A。和13^中的每一个相同的ON 阻抗。
图17示出了参考部分40A的第四个具体实例。以电阻44A形成 第四个具体实例的参考部分40A，该电阻44A具有连接到比较器50A 的第二输入端IN2的一端，电源电压被施加到另一端上。优选地，电 阻44A的阻抗值与连接到比较器50A的第一输入端INi的2个p型 MOSFET 13Ao和13At中的一个和图12所示的自旋MOSFET 11A0
到11A7中的一个串联连接时观察到的阻抗值相同。换言之，优选地，
电阻44A的阻抗值近似为2xRDS+ (Rp + RAP) /2，其中R。s表示其 栅极上施加了"L"电平电压的p型MOSFET的源极和漏极之间的阻 抗，Rp表示当自旋MOSFET的自旋状态为平行状态时观察到的源极 和漏极之间的阻抗，并且Rap表示当自旋MOSFET的自旋状态为反平行状态时观察到的源极和漏极之间的阻抗。
如上所述，根据本实施例，基于输入到控制线的控制数据来选择
自旋MOSFET。电流源30A给选择的自旋MOSFET提供负电流，而 电流源32A给参考部分40A提供负电流。比较器50A基于在比较器 50A的输入端处产生的电势确定选择的MOSFET的自旋状态。然后 查找表电路1A输出相应于该自旋状态的值。根据本实施例，可以形 成具有逻辑电路1A的可重新配置逻辑电路。
如上所述，类似于第一实施例，与仅以MOS形成的查找表电路 中的元件数目相比，本实施例可以极大地减少本实施例的查找表电路 的元件数目。因此，可以制造能够实现更高集成度或功耗量更低的可 重新配置逻辑电路。 (第五实施例)
图18示出了根据本发明的第五实施例的可重新配置逻辑电路。 图1所示的第一实施例的可重新配置逻辑电路是具有3个控制线的3 到l可重新配置逻辑电路。在另一方面，本实施例的可重新配置逻辑 电路是4到l可重新配置逻辑电路，并且除了以多路复用器IOB取代 多路复用器10之外，具有与图1所示的第一实施例的可重新配置逻 辑电路相同的结构。
多路复用器10B是16到1多路复用器，其包括4个控制线D。， D" D2和D3， 16个n型自旋MOSFET 11。到和1115， 8个n型MOSFET 710到和717， 4个n型MOSFET 72。到和723， 2个n型MOSFET 73。 和73" n型MOSFET 14， 4个反相器15。， 15" 152和153，以及4 个反相控制线BD。， BDn BD2~BD3。
每个反相器15i (i = 0， 1, 2或3)具有连接到控制线Di的输入 端，以及连接到反相控制线BDj的输出端。因此，流过反相控制线BDi 的控制信号是流过控制线Di的控制信号的反相控制信号。
16个自旋MOSFET 11。到和1115具有通过MOSFET 14连接到 地电源GND的各自的源极。时钟信号CLK输入到MOSFET 14的栅 极。8个自旋MOSFET 11。， 112， 114和116， 118， 111()和1112和1114
33具有连接到反相控制线BD。的各自的栅极，并且8个自旋MOSFET 11" 113， 115， 117， 119， llu， 1113和1115具有连接到控制线D。的 各自的栅极。
2个自旋MOSFET 11。和lh具有连接到MOSFET 71。的源极的 各自的漏极，2个自旋MOSFET 112和113具有连接到MOSFET 7" 的源极的各自的漏极，2个自旋MOSFET 114和115具有连接到 MOSFET 712的源极的各自的漏极，2个自旋MOSFET 116和117具 有连接到MOSFET 713的源极的各自的漏极，2个自旋MOSFET 118 和119具有连接到MOSFET 714的源极的各自的漏极，2个自旋 MOSFET 111()和llu具有连接到MOSFET 715的源极的各自的漏极， 2个自旋MOSFET 1112和1113具有连接到MOSFET 716的源极的各 自的漏极，并且2个自旋MOSFET 1114和1115具有连接到MOSFET 717的源极的各自的漏极。
4个MOSFET 71。， 712， 714和716具有连接到反相控制线BDi 的各自的栅极，并且4个MOSFET 7115 713， 715和717具有连接到 控制线Di的各自的栅极。2个MOSFET 71o和具有连接到 MOSFET 72。的源极的各自的漏极，2个MOSFET 712和713具有连 接到MOSFET 72i的源极的各自的漏极，2个MOSFET 714和715具有 连接到MOSFET 722的源极的各自的漏极，并且2个MOSFET 716和 717具有连接到MOSFET 723的源极的各自的漏极。
2个MOSFET 72。和722具有连接到反相控制线BD2的各自的栅 极，并且2个MOSFET 72i和723具有连接到反相控制线BD2的各自 的栅极。2个MOSFET 72。和72i具有连接到MOSFET 73。的源极的 各自的漏极，并且2个MOSFET 722和723具有连接到MOSFET 73j 的源极的各自的漏极。
MOSFET 73d具有连接到反相控制线BD3的栅极，以及连接到比 较器50的第一输入端I&的漏极。MOSFET 73i具有连接到控制线 D3的栅极，以及连接到比较器50的第一输入端1 的漏极。
在本实施例的多路复用器10B中，当时钟信号CLK为"H"电平时，4个控制线Do， Dn D2和D3的电势电平被控制，以便从16个自 旋MOSFET 11。到llw中选择一个自旋MOSFET。通过选择的自旋 MOSFET，如图1所示的第一实施例的多路复用器10，比较器50的 第一输入端IW和地电源GND可被电连接。
如第一到笫四实施例，可交换自旋MOSFET 11A。到11A15， n 型MOSFET 71。到717, 720到723， 730和73!之间的各个连接中的源 才及和漏极。
由于每个自旋MOSFET具有存储器功能，如第一到第四实施例， 本实施例的多路复用器10B也包括存储器功能。
与图5到7任意之一所示的第一实施例的参考部分40不同，本 实施例的参考部分40具有3个串联连接的n型MOSFET。这是由于 多路复用器10B的n型MOSFET 71。到717， 720到723， 730和73i 被连接在3个级中。图19到21示出了本实施例的参考部分40的第 一到第三个具体实例。除了在输入端1]\2和n型MOSFET 41a之间提 供n型MOSFET 41a，之外，图19所示的第一个具体实例的参考部分 40与图5所示的参考部分40相同。除了在输入端IN2和n型MOSFET 42a之间提供n型MOSFET 42a，之外，图20所示的笫二个具体实例 的参考部分40与图6所示的参考部分40相同。除了在输入端IN2和 n型MOSFET 43a之间提供n型MOSFET 43a，之外，图21所示的第 三个具体实例的参考部分40与图7所示的参考部分40相同。在本实 施例中还可以采用图8所示的电阻形成的参考部分。
如上所述，类似于第一实施例，与仅以MOS形成的查找表电路 中的元件数目相比，本实施例可以极大地减少本实施例的查找表电路 中的元件数目。因此，可以产生能够实现更高集成度或功耗量更低的 可重新配置逻辑电路。 (第六实施例)
图22示出了根据本发明的第六实施例的可重新配置逻辑电路。 本实施例的可重新配置逻辑电路是4到l可重新配置逻辑电路，并且 除了以多路复用器10C取代多路复用器10A之外，具有与图12所示的第四实施例的可重新配置逻辑电路相同的结构。
除了以p型自旋MOSFETllAo到IIAm取代p型自旋MOSFET 110到1115，并且以p型MOSFET71A。到71A7， 72A。到72A3， 73A0 和73Ai和14A取代n型MOSFET 71。到71" 72。到723， 730和73i 和14之外，多路复用器10C具有与图18所示的第五实施例的多路复 用器IOA相同的结构。p型MOSFET14A具有接收电源电压Vdd的 源极，接收时钟信号CLK的反相信号BCLK的栅极，以及连接到自 旋MOSFETllA。到llAis的源极的漏极。
在本实施例的多路复用器10C中，当时钟信号为"H"电平时，控 制4个控制线D。， Di, D2和D3的电势电平，以便从16个自旋MOSFET 11A。到11A^中选择一个自旋MOSFET。如图18所示的第五实施例 的多路复用器10B，通过所选择的自旋MOSFET,比较器50A的第 一输入端INi和地电源GND可^皮电连接。
如第一到第五实施例，可交换自旋MOSFET 11A。到11A15， p 型MOSFET 71A。到71A7， 72A。到72A3， 73A。和73^之间的各个连 接中的源极和漏极。
由于每个自旋MOSFET具有存储器功能，如第 一到第五实施例， 本实施例的多路复用器10C也包括存储器功能。
与图14到16中任意一个所示的第四实施例的参考部分40A不 同，本实施例的参考部分40A具有3个串联连接的p型MOSFET。 这是由于多路复用器10C的p型MOSFET 71Ao到71A7， 72A。到72A3， 73A()和73Ai被连接在3个级中。图23到25示出了本实施例的参考 部分40A的第一到第三个具体实例。除了在输入端IN2和p型 MOSFET 41Aa之间提供p型MOSFET 41Aa，之外，图23所示的第 一个具体实例的参考部分40A与图14所示的参考部分40A相同。除 了在输入端IN2和p型MOSFET 42Aa之间提供p型MOSFET 42Aa， 之外，图24所示的第二个具体实例的参考部分40A与图15所示的参 考部分40A相同。除了在输入端1]\2和p型MOSFET 43Aa之间提供 p型MOSFET 43Aa，之外，图25所示的第三个具体实例的参考部分40A与图16所示的参考部分40A相同。在本实施例中还可以采用以 图17所示的电阻形成的参考部分。
如上所述，类似于第一实施例，与仅以MOS形成的查找表电路 中的元件数目相比，本实施例可以极大地减少本实施例的查找表电路 中的元件数目。因此，可以产生能够实现更高集成度或功耗量更低的 可重新配置逻辑电路。
根据本发明的每个实施例，采用了其每一个具有非易失性磁存储 器的自旋MOSFET。因此，可以保持直至关闭电源之前观察到的自 旋状态，并且可以在打开电源之后可以立刻开始电路操作。因此，可 以消除紧接着打开电源之后通常需要的等待时间，并且可以通过在电 路操作停止的待命时期内关闭电源，减少功耗。
另外，利用在每个可重新配置逻辑电路中采用的本发明任意实施 例的查找表电路，可以产生高度集成的电路，并且可以容易地执行复 杂的逻辑操作。
图1， 2， 12， 18和22中的每一个示出了晶体管连接的布局。然 而，用于制造可重新配置电路的实际布局不限于图1， 2， 12, 18和 22所示的布局之一。
因此，本领域的技术人员将易于想到附加的优点和修改。因此，
施例。因此，可以做出各种修改而不脱离如所附的权利要求和其等同 物定义的一般性发明概念的精神或范围。
权利要求
1. 一种可重新配置逻辑电路，包括能够单独传输控制数据的多个控制线；包括多个自旋MOSFET和选择部分的多路复用器，每个所述自旋MOSFET具有包含磁材料的源极和漏极，并且所述选择部分包括多个MOSFET并且基于从控制线传输的控制数据从所述多个自旋MOSFET中选择自旋MOSFET；确定电路，其确定所选择的自旋MOSFET的源极和漏极的磁材料的磁化处于第一状态还是与第一状态不同的第二状态，其中所选择的自旋MOSFET是由所述选择部分选择的，所述确定电路输出确定结果；第一写电路，其通过提供在所选择的自旋MOSFET的源极和漏极之间流动的写电流，将所选择的自旋MOSFET的源极和漏极的磁材料的磁化置于第二状态；和第二写电路，其通过提供在所选择的自旋MOSFET的源极和漏极之间流动的写电流，将所选择的自旋MOSFET的源极和漏极的磁材料的磁化置于第一状态。
2. 如权利要求1的电路，还包括 参考部分，当被提供电流时，其产生参考电势；第 一 电流源，其基于时钟信号给所选择的自旋MOSFET提供电 流5 和第二电流源，其基于时钟信号给所述参考部分提供电流； 其中，所述确定电路包括差分放大器电路，其具有连接到第一电 流源的第一输入端和连接到第二电流源的第二输入端，并且放大并输 出第一电势和第二电势之间的差，当第一电流源给所选择的自旋 MOSFET提供所述电流时在第一输入端处产生该第一电势，第二电 势是所述参考电势，并且当第二电流源给所述参考部分提供所述电流时在第二输入端处产生该第二电势。
3. 如权利要求1的电路，还包括 所述控制线的数目为m (3或更大)； 所述自旋MOSFET的数目为2m;和 所述选择部分包括2m - 2个MOSFET。
4. 如权利要求2的电路，其中 所述自旋MOSFET是n型自旋MOSFET;并且 所述选择部分中的MOSFET是n型MOSFET。
5. 如权利要求4的电路，其中所述多个控制线是第一到第四控制线；所述多个自旋MOSFET 是n型第一到第十六自旋MOSFET;并且所述选择部分包括n型第 一到第十四MOSFET;第一到第十六自旋MOSFET具有彼此连接的源极，第二、第四、 第六、第八、第十、第十二、第十四和第十六自旋MOSFET具有接 收从第一控制线传输的第一控制数据的栅极；并且第一、第三、第五、 第七、第九、第十一、第十三和第十五自旋MOSFET具有接收通过 反相所述第一控制数据而形成的数据的栅极；第二、第四、第六和第八MOSFET具有接收从第二控制线传输 的第二控制数据的栅极；第一、第三、第五和第七MOSFET具有接 收通过反相所述第二控制数据而形成的数据的栅极；第一 MOSFET 具有连接到第一和第二自旋MOSFET的漏极的源极；第二 MOSFET 具有连接到第三和笫四自旋MOSFET的漏极的源极；第三MOSFET 具有连接到第五和第六自旋MOSFET的漏极的源极；第四MOSFET 具有连接到第七和第八自旋MOSFET的漏极的源极；第五MOSFET 具有连接到第九和第十自旋MOSFET的漏极的源极；第六MOSFET 具有连接到第十一和第十二自旋MOSFET的漏极的源极；第七MOSFET具有连接到第十三和第十四自旋MOSFET的漏极的源极； 并且第八MOSFET具有连接到第十五和第十六自旋MOSFET的漏极 的源极；第十和第十二 MOSFET具有接收从第三控制线传输的第三控制 数据的栅极；第九和第十一 MOSFET具有接收通过反相所述第三控 制数据而形成的数据的栅极；第九MOSFET具有连接到第一和第二 MOSFET的漏极的源极；第十MOSFET具有连接到第三和笫四 MOSFET的漏极的源极；第十一 MOSFET具有连接到第五和第六 MOSFET的漏才及的源极；并且第十二 MOSFET具有连接到笫七和第 八MOSFET的漏极的源极；并且第十四MOSFET具有接收从第四控制线传输的第四控制数据的 栅极；第十三MOSFET具有接收通过反相所述第四控制数据而形成 的数据的栅极；第十三MOSFET具有连接到第九和第十MOSFET的 漏极的源极，以及连接到所述差分放大器电路的第一输入端的漏极； 并且所述第十四MOSFET具有连接到第十一和第十二 MOSFET的漏 极的源极，以及连接到所述差分放大器电路的第一输入端的漏极。
6. 如权利要求2的电路，其中第一和第二电流源中的每一个是以 串联连接的两个p型MOSFET形成的电路。
7. 如权利要求5的电路，其中所述参考部分是以三个n型 MOSFET和一个n型自旋MOSFET串联连接而形成的电路。
8. 如权利要求5的电路，其中所述参考部分具有串联连接的并联 电路和串联电路，所述串联电路具有串联连接的三个n型MOSFET, 并且所述并联电路具有并联连接的两个n型自旋MOSFET。
9. 如权利要求5的电路，其中所述参考部分包括具有串联连接的三个n型MOSFET的第一 串联电路，具有串联连接的两个n型自旋MOSFET的第二串联电路， 以及具有串联连接的两个n型自旋MOSFET的第三串联电路；和并联电路，其具有并联连接的第二和第三串联电路，该并联电路 与第一串联电路串联连接。
10. 如权利要求1的电路，还包括 参考部分，当被提供电流时，其产生参考电势；第一电流源，其基于时钟信号给所选择的自旋MOSFET提供负电流；和第二电流源，其基于时钟信号给所述参考部分提供负电流； 其中，所述确定电路包括差分放大器电路，所述差分放大器电路 具有连接到第一电流源的第一输入端和连接到第二电流源的第二输 入端，并且放大并输出第一电势和第二电势之间的差，当第一电流源 给所选择的自旋MOSFET提供所述负电流时在第一输入端处产生该 第一电势，第二电势是所述参考电势，并且当第二电流源给所述参考 部分提供所述负电流时在第二输入端处产生该第二电势。
11. 如权利要求10的电路，其中 所述自旋MOSFET是p型自旋MOSFET;并且 所述选择部分中的MOSFET是p型MOSFET。
12. 如权利要求11的电路，其中所述多个控制线是第一到第四控制线；所述多个自旋MOSFET 是p型第一到第十六自旋MOSFET;并且所述选择部分包括p型第 一到第十四MOSFET;第一到第十六自旋MOSFET具有彼此连接的源极，第二、第四、 第六、第八、第十、第十二、第十四和第十六自旋MOSFET具有接 收从第一控制线传输的第一控制数据的栅极；并且第一、第三、第五、 第七、第九、第十一、第十三和第十五自旋MOSFET具有接收通过反相所述第一控制数据而形成的数据的栅极；第二、第四、第六和笫八MOSFET具有接收从第二控制线传输 的第二控制数据的栅极；第一、第三、笫五和第七MOSFET具有接 收通过反相所述第二控制数据而形成的数据的栅极；第一 MOSFET 具有连接到第一和第二自旋MOSFET的漏极的源极；第二 MOSFET 具有连接到第三和第四自旋MOSFET的漏极的源极；第三MOSFET 具有连接到第五和第六自旋MOSFET的漏极的源极；第四MOSFET 具有连接到第七和第八自旋MOSFET的漏极的源极；第五MOSFET 具有连接到第九和第十自旋MOSFET的漏极的源极；第六MOSFET 具有连接到第十一和第十二自旋MOSFET的漏极的源极；第七 MOSFET具有连接到第十三和第十四自旋MOSFET的漏极的源极； 并且第八MOSFET具有连接到第十五和第十六自旋MOSFET的漏极 的源极；第十和第十二 MOSFET具有接收从第三控制线传输的第三控制 数据的栅极；第九和第十一 MOSFET具有接收通过反相所述第三控 制数据而形成的数据的栅极；第九MOSFET具有连接到第一和第二 MOSFET的漏极的源极；第十MOSFET具有连接到第三和第四 MOSFET的漏极的源极；第十一 MOSFET具有连接到第五和第六 MOSFET的漏极的源极；并且第十二 MOSFET具有连接到第七和第 八MOSFET的漏极的源极；并且第十四MOSFET具有接收从第四控制线传输的第四控制数据的 栅极；第十三MOSFET具有接收通过反相所述第四控制数据而形成 的数据的栅极；第十三MOSFET具有连接到第九和第十MOSFET的 漏极的源极，以及连接到所述差分放大器电路的第一输入端的漏极； 并且所述第十四MOSFET具有连接到第十一和第十二 MOSFET的漏 极的源极，以及连接到所述差分放大器电路的第一输入端的漏极。
13.如权利要求10的电路，其中第一和第二电流源中的每一个是 以串联连接的两个n型MOSFET形成的电路。
14. 如权利要求12的电路，其中所述参考部分是以三个p型 MOSFET和一个p型自旋MOSFET串联连接而形成的电路。
15. 如权利要求12的电路，其中所述参考部分具有串联连接的并 联电路和串联电路，所述串联电路具有串联连接的三个p型 MOSFET，并且所述并联电路具有并联连接的两个p型自凝_ MOSFET。
16. 如权利要求12的电路，其中所述参考部分包括具有串联连接的三个p型MOSFET的第 一 串 联电路，具有串联连接的两个p型自旋MOSFET的第二串联电路， 以及具有串联连接的两个p型自旋MOSFET的第三串联电路；和并联电路，其具有并联连接的第二和第三串联电路，该并联电路 与第一串联电路串联连接。
全文摘要
可以提供一个可重新配置逻辑电路，可以采用该可重新配置逻辑电路实现高集成度。可重新配置逻辑电路包括包括多个自旋MOSFET和选择部分的多路复用器，每个所述自旋MOSFET具有包含磁材料的源极和漏极，并且所述选择部分包括多个MOSFET，并且基于从控制线传输的控制数据，从多个自旋MOSFET中选择一个自旋MOSFET；确定电路，其确定由选择部分选择的所选择的自旋MOSFET的源极和漏极的磁材料的磁化处于第一状态还是第二状态；以及第一和第二写电路，其通过提供在所选择的自旋MOSFET的源极和漏极之间流动的写电流，分别将所选择的自旋MOSFET的源极和漏极的磁材料的磁化置于第二和第一状态。
文档编号H03K19/0944GK101483428SQ20091000201
公开日2009年7月15日 申请日期2009年1月8日 优先权日2008年1月11日
发明者井口智明, 杉山英行, 棚本哲史, 石川瑞惠, 齐藤好昭 申请人:株式会社东芝