专利名称：输出缓冲器、源极驱动器以及电子系统的制作方法
技术领域：
本发明是有关于一种输出缓冲器(out put buffer)，特别是有关于一种应用于显 示装置的源极驱动器(source driver)内的输出缓冲器。
背景技术：
图1为已知输出缓冲器的示意图。如图所示，输出缓冲器100包括，输入级电路 110以及输出级电路130。输出级电路130具有P型晶体管131。P型晶体管131的源极 (source)与基极(bulk)接收电压VDDA。电压VDDA为相对应电路中，最大的电压。输出缓冲器可应用在许多领域，特别是显示领域中。为了增加分辨率，必须增加输 出缓冲器的数量，因而增加功率损耗。
发明内容
本发明提供一种输出缓冲器，用以提供数据信号予数据线，并包括输入级电路、输 出级电路以及控制电路。输入级电路接收输入信号。输出级电路根据输入信号产生数据信 号，并具有第一P型晶体管。控制电路选择性地传送第一电压或第二电压予第一P型晶体 管的基极。本发明还提供一种源极驱动器，耦接至少一数据线，并包括数字模拟转换器以及 输出缓冲器。数字模拟转换器提供模拟信号。输出缓冲器包括，输入级电路、输出级电路以 及控制电路。输入级电路接收模拟信号。输出级电路根据模拟信号，产生数据信号予数据 线，并具有第一 P型晶体管。控制电路选择性地传送第一电压或第二电压予第一 P型晶体 管的基极。本发明还提供一种显示装置，包括至少一数据线以及一源极驱动器。源极驱动器 提供数据信号予数据线，并包括数字模拟转换器以及输出缓冲器。数字模拟转换器提供模 拟信号。输出缓冲器包括，输入级电路、输出级电路以及控制电路。输入级电路接收模拟信 号。输出级电路根据模拟信号，产生数据信号予数据线，并具有第一P型晶体管。控制电路 选择性地传送第一电压或第二电压予第一 P型晶体管的基极。为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图 式，作详细说明如下。
图1为已知输出缓冲器的示意图。图2为本发明的显示装置的示意图。图3为本发明的源极驱动器的一可能实施例。[主要元件标号说明]100、232 输出缓冲器； 110、310 输入级电路；130,330 输出级电路； 132、333 =N型晶体管；
200 显示装置；230:源极驱动器；SL1-SLn:扫描线；231:数字模拟转换器；351、353 切换单元；
DL1 DLn 数据线； 350 控制电路；
131、331、PM1、PM2 :P 型晶体管。
210 栅极驱动器；
Pll Pmn 像素；
具体实施例方式图2为本发明的显示装置的示意图。如图所示，显示装置200具有栅极驱动器210、 源极驱动器230以及像素P11 Pmn。栅极驱动器210通过扫描线SL1 SLn，提供扫描信号 予像素P11 Pnm源极驱动器230通过数据线DL1 DLn，提供数据信号予像素P11 Pmn。像 素P11 Pmn根据扫描信号而接收数据信号，并根据数据信号而呈现相对应的亮度。图3为本发明的源极驱动器的一可能实施例。源极驱动器230可提供许多数据 信号予数据线DL1 DLn。为方便说明，图3所显示的源极驱动器230仅提供单一数据信 号予数据线DL115如图所示，源极驱动器230包括，数字模拟转换器(digital to analog converter) 231以及输出缓冲器232。数字模拟转换器231提供模拟信号I N。输出缓冲器232包括，输入级电路310、 输出级电路330以及控制电路350。输入级电路310接收模拟信号IN。输出级电路330根 据模拟信号IN，产生一数据信号予数据线DL115输出级电路330具有P型晶体管331。控制 电路350选择性地提供第一电压VDDA或是第二电压VDDH予P型晶体管331的基极。在本 实施例中，第一电压VDDA为对应电路的最大电压，第二电压VDDH小于第一电压VDDA。在一可能实施例中，当数据信号的电压范围在0 VDDH之间时，则P型晶体管331 的源极接收第二电压VDDH，而不是接收第一电压VDDA，用以减小功率损耗。而当P型晶体 管331的源极电压等于第二电压VDDH，并且P型晶体管331的基极接收第一电压VDDA时， 则在使用输出缓冲器230时，P型晶体管331可能会发生基体效应(body effect)。因此， 可通过控制电路350，将第二电压VDDH传送至P型晶体管331的基极。在其它实施例中，当 输出级电路330产生数据信号予数据线DL1时，控制电路350依序地提供第一电压VDDA及 第二电压VDDH予P型晶体管331的基极。当输出缓冲器232输出一数据信号，并且该数据信号的电压范围是从0 VDDH 时，则将第二电压VDDH传送至P型晶体管331的源极与基极。因此，便可防止P型晶体管 331基体效应的发生。另外，假设P型晶体管331的基极电压等于第二电压VDDH。在此例 中，若先前在数据线DL1上的数据信号大于第二电压VDDH，则P型晶体管331可能会发生漏 电流现象。因此，当输出缓冲器232输出数据信号时，可先将第一电压VDDA传送至P型晶 体管331的基极，然后再将第二电压VDDH传送至P型晶体管331的基极。由于选择性地并 依序地传送第一电压VDDA或第二电压VDDH予P型晶体管331的基极，故可改善漏电流现 象以及基体效应，并且可有效地降低输出缓冲器的功率损耗。举例而言，当输出级电路330开始产生数据信号时，控制电路350先提供第一电压 VDDA予P型晶体管331的基极。随后，控制电路350再将第二电压VDDH传送至P型晶体管 331的基极，其中第二电压VDDH小于第一电压VDDA。在本实施例中，假设输出缓冲器232所产生的数据信号的电压电平为0 VDDH，其中第二电压VDDH可约等于或大于VDDA/%但并非用以限制本发明。为了降低功率损耗， P型晶体管331的源极接收第二电压VDDH。控制电路350具有切换单元351及353。切换单元351根据控制信号CtrlB，传送 第一电压VDDA予P型晶体管331的基极。切换单元353根据控制信号Ctrl，传送第二电压 VDDH予P型晶体管331的基极。在本实施例中，切换单元351及353分别由P型晶体管PMl及PM2所构成。P型晶 体管PMl及PM2的基极接收第一电压VDDA。为了避免P型晶体管PMl及PM2同时被导通， 故控制信号Ctrl及CtrlB互为反相。另外，输出级电路330还包括，N型晶体管333。N型晶体管333与P型晶体管331 相串联，并且N型晶体管333的源极接收接地电压GND，其中接地电压GND小于第二电压 VDDH0虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术 领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此 本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
一种输出缓冲器，用以提供数据信号予数据线，包括输入级电路，接收输入信号；输出级电路，根据该输入信号产生该数据信号，并具有第一P型晶体管；以及控制电路，选择性地传送第一电压或第二电压予该第一P型晶体管的基极。
2.根据权利要求1所述的输出缓冲器，其中当该输出级电路产生该数据信号时，该控 制电路依序地提供该第一及第二电压予该第一 P型晶体管的基极。
3.根据权利要求2所述的输出缓冲器，其中该第一电压大于该第二电压。
4.根据权利要求3所述的输出缓冲器，其中该第一P型晶体管的源极电压等于该第二 电压。
5.根据权利要求1所述的输出缓冲器，其中该输出级电路还包括N型晶体管，该N型晶 体管串联该第一 P型晶体管。
6.根据权利要求1所述的输出缓冲器，其中该控制电路包括第一切换单元，根据第一控制信号，传送该第一电压予该第一 P型晶体管的基极；以及 第二切换单元，根据第二控制信号，传送该第二电压予该第一 P型晶体管的基极。
7.根据权利要求6所述的输出缓冲器，其中该第一及第二切换单元分别为第二及第三 P型晶体管，该第二及第三P型晶体管的基极接收该第一电压。
8.根据权利要求7所述的输出缓冲器，其中该第一及第二控制信号互为反相。
全文摘要
一种输出缓冲器，用以提供数据信号予数据线，并包括输入级电路、输出级电路以及控制电路。输入级电路接收输入信号。输出级电路根据输入信号产生数据信号，并具有第一P型晶体管。控制电路选择性地传送第一电压或第二电压予第一P型晶体管的基极。
文档编号H03K19/0185GK101888239SQ20091013938
公开日2010年11月17日 申请日期2009年5月13日 优先权日2009年5月13日
发明者张育瑞 申请人:奇景光电股份有限公司