专利名称：具有过压保护的差分电流输出驱动器的制作方法
技术领域：
本发明涉及防止电过载施加到外部焊盘的集成电路保护，更特别地，涉及具有过 电压保护的差分电流输出驱动电路，还涉及用于差分电流输出控制器电路的过电压保护方法。
背景技术：
如今由亚微米工艺技术实现的VLSI (超大规模集成电路)芯片具有极小的几何形 状，且在例如3伏或更低的电源电压下运行。这些VLSI芯片易受施加至芯片外部焊盘的电 过载影响。例如，超过连接至外部焊盘的晶体管额定电压的电压可能引起这些晶体管失效。 此电过载可在任何时候施加至芯片，例如在测试中或用在最终产品中。然而，某些构造比其 它构造更容易受到电过载影响。例如，连接至外部设备或连接器的芯片特别容易受到过电 压的未注意施加的影响。一具体例子为USB (通用串行双向)通讯端口，其在计算机设备中 广为应用。在电源电压开启的情况下，用以防止过电压来保护输出驱动器的电路已为人所 知。然而，在电源电压关闭、为低电压、为开路或接地的情况下，这些电路不能保护输出驱动 器。然而，为了防止对这些电路的未注意的损坏，期望在这些情况下提供过电压保护。过电 压可发生在任何时间，且不限于电源电压为开启的时段。例如，一些制造商可能需要USB端 口耐受5. 25伏过电压，无论电源电压为开启还是关闭。由此，需要用于在集成电路中的差分电流输出驱动器电路的过电压保护的改进方 法和设备。
发明内容
根据本发明的第一方面，在集成电路中提供输出驱动器。该输出驱动器包括可由 电源电压操作的差分电流输出驱动器电路，还包括在差分电流结构中的第一和第二驱动器 晶体管，和第一和第二输出焊盘，以及过电压保护电路，配置成响应于第一和第二输出焊盘 中至少一个上的电压和电源电压不存在而产生保护电压，且将保护电压施加至差分电流输 出驱动器电路的至少一个晶体管。该过电压保护电路可包括第一驱动器电力调节器，配置成响应于电源电压不存 在而提供第一部分焊盘电压作为第一保护电压；第二驱动器电力调节器，配置成响应于电 源电压不存在而提供第二部分焊盘电压作为第二保护电压；以及最大值检测器，用以选择 第一和第二保护电压的最大值并将所选最大值提供至差分电流输出驱动器电路作为复合 保护电压。根据本发明的第二方面，提供用在集成电路中的差分电流输出驱动器电路过电压 保护的方法。该差分电流输出驱动电路能够由电源电压操作，且包括在差分电流结构中的 第一和第二驱动器晶体管以及第一和第二输出焊盘。该方法包括响应于第一和第二输出 焊盘中至少一个上的电压且电源电压不存在而产生保护电压，以及将保护电压施加至差分电流输出驱动器电路的至少一个晶体管。该保护电压可由以下方式产生响应于在第一输出焊盘上的电压而产生的第一部 分焊盘电压，响应于电源电压不存在而提供第一部分焊盘电压作为第一保护电压，响应于 在第二输出焊盘上的电压而产生的第二部分焊盘电压，响应于电源电压不存在而提供第二 部分焊盘电压作为第二保护电压，选择第一和第二保护电压的最大值，并将该选定的最大 值提供至差分电流输出驱动器电路作为复合保护电压。
为了对本发明更好地理解，可参见附图，附图在此以参考并入，其中图1为现有技术的差分电流输出驱动器电路的示意图。图2A和图2B为根据本发明实施例的输出驱动器的示意方框图。图3和图3A为示出根据本发明实施例的差分电流输出驱动器电路过电压保护的 简化方框图。图4为根据本发明实施例的图2的差分电流输出驱动器半单元之一的实施的示意 图。图5为根据本发明实施例的图2的电力调节器之一实施的示意图。图6为根据本发明实施例的图2的最大值检测器实施的示意图。
具体实施例方式图1中示出了现有技术的差分电流输出驱动器电路10的示意图。PMOS晶体管20 和22以差分电流结构连接，且分别接收差分输入16和18。PMOS晶体管24作为电流源，且 晶体管20和22分别提供电流至输出焊盘26和28。电阻器30连接于输出焊盘26和地之 间，且电阻器32连接于输出焊盘28和地之间。电阻器30和32可连接至地或另一提供足 够运行电压的参考电压。电阻器30和32可由例如运行类似电阻器的晶体管的元件，或有 源元件和电阻器的组合替换。当图1的差分电流输出驱动器电路运行时，电源电压VDD为3V，且输出焊盘26、28 之一承受电压为5. 25V时，晶体管20、22和24处于过载且大量电流注入到VDD电源。如果 电源电压VDD短接至地且输出焊盘28承受电压为5. 25V时，晶体管22遭遇电过载。由此， 有需要改善差分电流输出驱动器电路。根据本发明实施例的输出驱动器100的方框图如图2所示。输出驱动器100包括 连接到差分电流构造的第一驱动器半单元110和第二驱动器半单元112，如下所述。驱动 器半单元110通过逻辑门120接收输入信号114，且提供输出信号至输出焊盘122。驱动器 半单元112通过逻辑门124接收输入信号116，且提供输出信号至输出焊盘126。输入信号 114和116具有反相或相反逻辑状态；且输出焊盘122和126提供输出信号也具有反相或 相反逻辑状态。PMOS晶体管130提供电流至驱动器半单元110和112的电流源输入132。PMOS 晶体管134保护电流源晶体管130。晶体管134通过将输入端131拉至复合保护电源电压 184来禁止晶体管130。这防止晶体管130使从输出焊盘122或126至电源VDD的电流通 过。晶体管130和134组成用于驱动器半单元110和112的电流源136。同时，驱动器半单元110和112和电流源136组成差分电流驱动器电路。输出驱动器100进一步包括第一驱动器电力调节器140，第二驱动器电力调节器 142和最大值检测器144。驱动器电力调节器140和142提供对抗电过载的保护，如下所述。 驱动器电力调节器140和142以及最大值检测器144 一起组成用于该差分电流驱动器电路 的过电压保护电路145。电力调节器140连接至电源电压VDD和地，以及连接至输出焊盘122。另外，电力 调节器140接收就绪信号146，其表示存在电源电压VDD。电力调节器140提供第一保护电 源电压148至最大值检测器144。在图2的实施例中，电力调节器140提供第一保护阱电压 150至驱动器半单元110和至最大值检测器144。电力调节器140还提供第一反就绪信号 信号152至最大值检测器144。类似地，电力调节器142连接至电源电压VDD和地，以及连接至输出焊盘126。另 外，电力调节器142接收就绪信号146，其表示存在电源电压VDD。电力调节器142提供第 二保护电源电压154至最大值检测器144。在图2的实施例中，电力调节器142提供第二保 护阱电压156至驱动器半单元112和至最大值检测器144。电力调节器142还提供第二反 就绪信号158至最大值检测器144。最大值检测器144从电力调节器140接收第一保护电源电压148，且从电力调节 器142接收第二保护电源电压154，并提供复合保护电源电压184至驱动器半单元110和 112。如下所述，该复合保护电源电压184当电源电压VDD存在时为电源电压VDD，当电源电 压VDD不存在时为部分焊盘电压。该部分焊盘电压从施加至输出焊盘122和126中至少之 一的电压得出。最大值检测器144也接收来自电力调节器140的第一保护阱电压150，和来自电力 调节器142的第二保护阱电压156，并提供复合保护阱电压186至晶体管130和134的讲。 如下进一步所述，复合保护阱电压186当电源电压VDD存在时为电源电压VDD，当电源电压 VDD不存在时约为部分焊盘电压。另外，最大值检测器144接收来自电力调节器140的第一反就绪信号152，和来自 电力调节器142的第二反就绪信号158，并提供复合反就绪信号188至驱动器半单元110和 112。如下进一步所述，反就绪信号188当电源电压VDD存在时为接近0伏，当电源电压VDD 不存在时为部分焊盘电压。由此，当电源电压VDD不存在时，该复合保护电源电压184、复合保护阱电压186和 复合反就绪信号188全部对应于部分焊盘电压的最大值，且可被视为保护电压。该保护电 压施加至差分电流输出驱动器电路以提供过压保护。耦接至复合反就绪信号188的NMOS晶体管192提供启用或禁止反就绪信号的能 力。在电源电压VDD施加且输出驱动器启用的情况下，晶体管192在反就绪信号188上提 供硬拉低至接近零伏。在某些实施例中启用信号193可连接至就绪信号146。输出驱动器100的简化方框图如图3所示。用于差分电流输出驱动器电路运行的 复合保护电源电压的产生如图3所示。电力调节器140可包括连接于输出焊盘122和地之 间的电压分压器160。电压分压器160包括串联连接的第一分压器元件162和第二分压器 元件164。节点168连接第一分压器元件162和第二分压器元件164。当在输出焊盘122 上存在电压时，在节点168上存在第一部分焊盘电压166。第一部分焊盘电压的幅值是输出焊盘122的电压和分压器162和164的分压比的函数。在一些实施例中，部分焊盘电压大 约为输出焊盘122上的电压的一半。然而，本发明不限于此关系。为在输出焊盘122的给 定最大电压，电压分压器160的分压比选择为产生部分焊盘电压，该部分焊盘电压保护驱 动器半单元110、112中的晶体管。电力调节器140进一步包括具有接收电源电压VDD的第一输入端和接收来自电压 分压器160的第一部分焊盘电压166的第二输入端的多路复用器170。多路复用器170包 括接收就绪信号146的控制输入端和提供第一保护电源电压148至最大值检测器144的输 出端。当就绪信号146表示存在电源电压VDD时，多路复用器170提供电源电压VDD作为 第一保护电源电压148。当就绪信号146表示不存在电源电压VDD时，多路复用器170提供 第一部分焊盘电压166作为第一保护电源电压148。可以理解，仅在输出焊盘122上有电压 的情况下，存在非0的部分焊盘电压。相似地，电力调节器142包括一耦接于输出焊盘126和地之间的电压分压器172。 当在输出焊盘126上存在电压时，在节点178上存在第二部分焊盘电压176。电力调节器 142进一步包括具有接收电源电压VDD的第一输入端和接收来自电压分压器172的第二部 分焊盘电压176的第二输入端的多路复用器180。多路复用器180包括接收就绪信号146 的控制输入端和提供第二保护电源电压154至最大值检测器144的输出端。当就绪信号 146表示存在电源电压VDD时，多路复用器180提供电源电压VDD作为第二保护电源电压 154。当就绪信号146表示不存在电源电压VDD时，多路复用器180提供第二部分焊盘电压 176作为第二保护电源电压154。 最大值检测器144包括最大值选择器190，其接收第一保护电源电压148和第二保 护电源电压154并选择第一和第二保护电源电压的最大值。最大值选择器190提供所选最 大值至差分电流输出驱动器电路作为复合保护电源电压184。该复合保护电源电压184保 护差分电流驱动器电路避免由于电过载的损坏，如下所述。根据本发明另一实施例的电力调节器140的方框图如图3A所示。如图3A，电力调 节器140连接至电源电压VDD和地，以及连接至输出焊盘122。另外，电力调节器140接收 就绪信号146并提供保护电源电压148，并也可提供保护阱电压150。多路复用器170包括 接收电源电压VDD的第一输入端和接收部分焊盘电压166的第二输入端。在图3A的实施例中，电力调节器140包括耦接于输出焊盘122和多路复用器170 的第二输入端之间的电压降元件194。该电压降元件194产生导致部分焊盘电压166为输 出节点122上的电压的一部分的电压降。在一些实施例中，部分焊盘电压166大约为输出 焊盘122上电压的一半。然而，本发明并不限于此关系。作为示例，电压降元件194可以为 一个二极管，两个或更多个串接的二极管，电阻器，电池或这些元件的组合。在每一种情况 下，选择电压降元件，由此在输出焊盘122上指定的最大电压和部分焊盘电压166之间的差 异不会使差分电流驱动器电路中的晶体管过载。驱动器半单元110的实施的示意图如图4所示。驱动器半单元112可以以相同电 路实施。在驱动器半单元Iio中，PMOS驱动器晶体管200和电阻器202串联耦接于电流源 输入端132和地或另一提供足够的运行电压的参考电压之间。电阻器202可由例如运行如 电阻器的晶体管或有源元件与电阻器的组合的元件所替换。连接驱动器晶体管200和电阻 器202的节点204耦接至输出焊盘122。PMOS晶体管210耦接于输出焊盘122和节点212之间，节点212耦接至驱动器晶体管200的栅极。当输出焊盘122拉至高于电源电压VDD 时，晶体管210将节点212拉高至相同电压。由NMOS晶体管220和222以及PMOS晶体管 224和226形成的传输门在正常运行中将输入信号114耦接至驱动器晶体管200的栅极。 由PMOS晶体管230和NMOS晶体管232形成的传输门强制节点234至跟随输出焊盘122。驱动器电路110接收来自最大值检测器144的复合保护电源电压184。NMOS晶 体管222、232和242的栅极以及PMOS晶体管210和230的栅极连接至复合保护电源电压 184。NMOS晶体管220的栅极连接至电源电压VDD，且复合反就绪信号188连接至PMOS晶 体管224的栅极和连接至NMOS晶体管240和244的栅极和漏极。另外，复合保护电源电压 184连接至PMOS晶体管224的阱。在正常运行中当存在电源电压VDD时，复合保护电源电压184等于电源电压VDD 且复合反就绪信号188为接近地。施加电过压至输出焊盘122时，节点212也出现该过电 压。晶体管242保护晶体管240免于此过电压。当电源电压VDD不存在时，复合保护电源 电压184和复合反就绪信号188处于保护电压。如果过电压在相反的驱动器半单元时，晶 体管244拉输入端132至保护电压，且晶体管240和242拉节点212至保护电压。这样在 两个半单元中保护晶体管200免于过电压，且避免来自相反的驱动器半单元的击穿电流的 可能性。多路复用器250包括PMOS晶体管252和254。晶体管252接收来自电力调节器 140的保护阱电压150，且晶体管254耦接至输出焊盘122。多路复用器250的输出端连接 至PMOS晶体管200、210、226和230的阱。当存在电源电压VDD且焊盘电压低于VDD时，多路复用器250提供电源电压VDD 至晶体管200的背栅极。如果焊盘电压超过了电源电压VDD，大电流可穿过晶体管200的寄 生二极管至电源电压VDD。多路复用器250将焊盘电压或VDD的最大值提供至晶体管200 的阱。当电源电压VDD不存在时，焊盘电压可超过晶体管252和254的最大运行电压。通 过施加保护阱电压150至晶体管252和254，可避免此问题。电力调节器140的实施的示意图如图5所示。电力调节器142可由相同的电路实 施。电力调节器140根据电源电压VDD的状态和输出焊盘122上的电压产生第一保护电源 电压148和第一保护阱电压150。就绪信号146通过直接连接电源电压VDD、连接至电源电 压VDD的延时形式或通过连接至电源电压的部分形式来跟随电源电压VDD。如果存在电源电压VDD，就绪信号146为高，且节点306 (RDYB)通过NMOS晶体管 300拉低。PMOS晶体管302自节点168隔离节点306，且禁止电流穿过匪OS晶体管304。在 这些情况下，节点168上的电压接近电源电压VDD。这样避免在运行中输出焊盘122上的高 频信号通过晶体管340耦接至保护电源电压。当节点306为低时，晶体管312导通且电源 电压VDD穿过晶体管312以提供第一保护电源电压148。另外，当节点306为低时，晶体管 310导通，电源电压VDD穿过晶体管310以提供第一保护阱电压150。二极体形式连接的NMOS晶体管320、322、324和326，以及电阻器342作为一电压 分压器，其没有器件承受电过载。节点328连接至晶体管322且电阻器342提供一分焊盘 电压332。晶体管320、322、324和326通过一非重要的小电流，直至输出焊盘122上的电 压达到作用电压限。NMOS晶体管330镜像此低电流且连同NMOS晶体管304，设置节点168 上的此部分焊盘电压为输出焊盘122上的电压的大约一半。电流镜像晶体管330将电流穿过晶体管302。通过就绪信号146处于低电平，穿过晶体管302的电流在晶体管302上建 立一栅极_源极电压Vgs。穿过晶体管330和302的电流还流过晶体管304和电阻器344。 在晶体管304和324中的电流由此相匹配。在此实施例中，电流比为1. 0，但此比例也可不 同。由此，跨越晶体管304的栅极-源极电压与跨越晶体管324的栅极-源极电压相同，且 节点168和328上的电压近似相等。如果输出焊盘122上升到5. 2伏，节点168上的部分 焊盘电压上升至大约2. 6伏。如果电源电压VDD不存在时，就绪信号146为低，且节点306大致等于节点168上 的部分焊盘电压。节点306上的电压作为反就绪信号152被输出。晶体管340的栅极接收 低的就绪信号146，且部分焊盘电压通过晶体管340以提供保护电源电压148。晶体管312 的栅极接收节点306上的高电平并截止。PMOS晶体管310、312和340共用一公共阱，该公共阱连接至保护电源电压148。在 电源电压VDD不存在的情况下，晶体管310通过节点306上的高电平被截止。由此，保护电 源电压148以高阻抗通过该阱和晶体管310的寄生二极管耦接至保护阱电压150。由此，当 电源电压VDD不存在时，保护电源电压148和保护阱电压150都大约为输出焊盘电压的一 半。在其他实施例中，未利用独立的保护阱电压，且保护电源电压148耦接至驱动器半单元 110中需要保护的那些晶体管的阱。如需要，可选择电阻器342和344以降低附加电压。在其他实施例中，电阻器342 和344可由用作附加电压降的替换器件代替，或可省略。如果输出焊盘122被快速驱动到 低电位时，NMOS晶体管350用于对电压分压器快速放电。晶体管350对于电路的运行而言 并非必需，但在某些应用中是有用的。最大值检测器144的实施例的示意图如图6所示。该最大值检测器144产生来自 保护电源电压148和154的复合保护电源电压184，产生来自保护阱电压150和156的复合 保护阱电压186，并产生来自反就绪信号152和158的复合反就绪信号188。最大值检测器 144包括用于每对电压值的最大值选择器。每一最大值选择器可实施为一对PMOS晶体管。 由此，最大值选择器190包括在其漏极接收第二保护电源电压154，在其栅极接收第一保护 电源电压148的PMOS晶体管400。PMOS晶体管402在其漏极接收第一保护电源电压148， 在其栅极接收第二保护电源电压154。晶体管400和402的源极耦接起来以提供复合保护 电源电压184。提供复合保护阱电压186的最大值选择器410和提供复合反就绪信号188 的最大值选择器412每个都可利用与最大值选择器190相同的电路。复合保护电源电压184提供至驱动器半单元110和112中的晶体管的栅极，否则 会当电源VDD不存在时，由于输出焊盘122或126上存在的电压而过载。考虑图4中的PMOS 驱动器晶体管200，假设最大额定电压为3. 3伏。如果5. 2伏电压施加至输出焊盘122，且 由于电源电压VDD关闭而晶体管200的栅极为地电平，晶体管200会过载。该过电压通过 晶体管210施加至晶体管200的栅极。晶体管244施加复合反就绪信号188至电流源输入 端132，并由此至驱动器晶体管200的漏极。在这些条件下复合反就绪信号188为部分焊盘 电压。部分焊盘电压大约为输出焊盘122上的电压的一半，或对于输出焊盘122上的电压 为5. 2伏时大约为2. 6伏。在这些条件下，晶体管200承受输出焊盘122上的电压与部分焊 盘电压之间的差值，或在上述示例中的大约2.6伏。从而，晶体管200不会过载。以相似的 方式，驱动器半单元110、112中的其他晶体管可通过施加部分焊盘电压至这些晶体管的一个或更多个端子而得到保护。电压分压器160和170的分压比被选择由此输出焊盘122和 126上的特定最大电压与部分焊盘电压之间的差值不会使驱动器半单元中的晶体管过载。
通过本发明至少一实施例的这些所述几个方面，可知对本领域内技术人员而言， 各种替换、修改和改善是容易想到的。这些替换、修改和改善意指成为本公开的一部分，且 意指属于本发明的精神和范围。由此，在前描述和附图都仅为示例的方式。
权利要求
一种集成电路中的输出驱动器，包括能够由电源电压操作的差分电流输出驱动器电路，其包括在差分电流构造中的第一和第二驱动器晶体管和第一和第二输出焊盘；以及过电压保护电路，配置成响应于在第一和第二输出焊盘至少之一上的电压，且电源电压不存在而产生保护电压，并将该保护电压施加至所述差分电路输出驱动器电路的至少一个晶体管。
2.权利要求1所述的输出驱动器，其中所述过电压保护电路包括第一驱动器电力调节器，配置成响应于电源电压不存在而提供第一部分焊盘电压作为 第一保护电压；第二驱动器电力调节器，配置成响应于电源电压不存在而提供第二部分焊盘电压作为 第二保护电压；最大值检测器，配置成选择第一和第二保护电压中的最大值，并将所选最大值提供至 所述差分电流输出驱动器电路作为复合保护电压。
3.权利要求2所述的输出驱动器，其中所述第一驱动器电力调节器配置成响应于在第 一输出焊盘上的电压而产生第一部分焊盘电压，且其中第二驱动器电力调节器配置成响应 于在第二输出焊盘上的电压而产生第二部分焊盘电压。
4.权利要求2所述的输出驱动器，其中每一驱动器电力调节器包括电压分压器电路， 用于从所述输出焊盘上的电压产生所述部分焊盘电压；以及切换电路，用于响应于电源电 压的不存在而提供所述部分焊盘电压作为保护电源电压。
5.权利要求2所述的输出驱动器，其中每一驱动器电力调节器包括电压降元件，用于 从所述输出焊盘上的电压产生所述部分焊盘电压；以及切换电路，用于响应于电源电压的 不存在而提供所述部分焊盘电压作为保护电源电压。
6.权利要求2所述的输出驱动器，其中每一驱动器电力调节器配置成产生部分焊盘电 压，由此所述输出焊盘上的特定最大电压与部分焊盘电压之间的差异不会使所述差分电流 输出驱动器电路中的晶体管过载。
7.权利要求2所述的输出驱动器，其中所述第一驱动器电力调节器配置成响应于电源 电压的不存在而提供第一部分焊盘电压作为第一保护电源电压，并响应于电源电压的存在 而提供电源电压作为第一保护电源电压，其中第二驱动器电力调节器配置成响应于电源电 压的不存在而提供第二部分焊盘电压作为第二保护电源电压，并响应于电源电压的存在而 提供电源电压作为第二保护电源电压，且其中所述最大值检测器配置成选择第一和第二保 护电源电压中的最大值并将所选最大值提供至所述差分电流输出驱动器作为复合保护电 源电压。
8.权利要求2所述的输出驱动器，其中所述第一驱动器电力调节器配置成响应于电源 电压的不存在而提供第一部分焊盘电压作为第一反就绪信号，并响应于电源电压的存在而 提供零电压作为第一反就绪信号，其中第二驱动器电力调节器配置成响应于电源电压的不 存在而提供第二部分焊盘电压作为第二反就绪信号，并响应于电源电压的存在而提供零电 压作为第二反就绪信号，且其中所述最大值检测器配置成选择第一和第二反就绪信号中的 最大值并将所选最大值提供至所述差分电流输出驱动器作为复合反就绪信号。
9.权利更求2所述的输出驱动器，其中所述第一驱动器电力调节器配置成当电源电压的不存在时提供第一部分焊盘电压作为第一保护阱电压，并且当电源电压存在时提供电源 电压作为第一保护阱电压，其中第二驱动器电力调节器配置成当电源电压不存在时提供第 二部分焊盘电压作为第二保护阱电压，并响应于电源电压的存在而提供电源电压作为第二 保护阱电压，且其中所述最大值检测器配置成选择第一和第二保护阱电压中的最大值并将 所选最大值提供至所述差分电流输出驱动器作为复合保护阱电压。
10.权利要求1所述的输出驱动器，其中所述差分电流输出驱动器电路包括一个或更 多个要保护的晶体管，且其中该复合保护电源电压耦接至要保护的晶体管的一个或更多个 端子。
11.一种用于集成电路中的差分电流输出驱动器电路的过电压保护的方法，所述差分 电流输出驱动器电路能够由电源电压操作并包括第一和第二输出焊盘，该方法包括响应于至少一个输出焊盘上的电压且电源电压不存在而产生保护电压；以及 将所述保护电压施加至所述差分电流输出驱动器电路的至少一晶体管。
12.权利要求11所述的方法，其中产生保护电压包括 响应于在所述第一输出焊盘上的电压而产生第一部分焊盘电压；响应于所述电源电压的不存在而提供所述第一部分焊盘电压作为第一保护电压；响应于在所述第二输出焊盘上的电压而产生第二部分焊盘电压；响应于所述电源电压的不存在而提供所述第二部分焊盘电压作为第二保护电压；选择所述第一和第二保护电源电压的最大值；以及将所选的最大值提供至所述差分电流输出驱动器电路作为复合保护电压。
13.权利要求12所述的方法，其中产生第一部分焊盘电压和产生第二部分焊盘电压每 个都包括产生部分焊盘电压由此在所述输出焊盘上的特定最大电压与部分焊盘电压之间 的差异不会使差分电流输出驱动器电路中的晶体管过载。
14.权利要求11所述的方法，其中所述差分电流输出驱动器电路包括一个或更多个 要保护的晶体管，且其中所述复合保护电源电压施加至要保护的晶体管的一个或更多个端 子。
15.权利要求11所述的方法，其中产生保护电压包括 响应于在所述第一输出焊盘上的电压而产生第一部分焊盘电压；响应于电源电压的不存在而提供所述第一部分焊盘电压作为第一保护电源电压；响应于电源电压的存在而提供所述电源电压作为第一保护电源电压；响应于在所述第二输出焊盘上的电压而产生第二部分焊盘电压；响应于电源电压的不存在而提供所述第二部分焊盘电压作为第二保护电源电压；响应于电源电压的存在而提供所述电源电压作为第二保护电源电压；选择第一和第二保护电源电压中的最大值；以及将所选最大值提供至所述差分电流输出驱动器作为复合保护电源电压。
16.权利要求12所述的方法，其中产生所述第一部分焊盘电压包括划分第一输出焊 盘上的电压以提供所述第一部分焊盘电压，且其中产生所述第二部分焊盘电压包括划分 第二输出焊盘上的电压以提供所述第二部分焊盘电压。
17.权利要求12所述的方法，其中产生所述第一部分焊盘电压包括下降第一输出焊 盘上的电压以提供所述第一部分焊盘电压，且其中产生所述第二部分焊盘电压包括下降第二输出焊盘上的电压以提供所述第二部分焊盘电压。
18.权利要求11所述的方法，其中产生所述保护电压包括产生所述保护电压以使得 在所述输出焊盘之一上的特定最大电压与所述保护电压之间的差异不会使所述差分电流 输出驱动器电路中的晶体管过载。
19.权利要求11所述的方法，其中产生保护电压包括 响应于在所述第一输出焊盘上的电压而产生第一部分焊盘电压；响应于电源电压的不存在而提供所述第一部分焊盘电压作为第一反就绪信号；响应于电源电压的存在而提供零电压作为第一反就绪信号；响应于在所述第一输出焊盘上的电压而产生第二部分焊盘电压；响应于电源电压的不存在而提供所述第二部分焊盘电压作为第二反就绪信号；响应于电源电压的存在而提供零电压作为第二反就绪信号；选择第一和第二反就绪信号中的最大值；以及将所选最大值提供至所述差分电流输出驱动器电路作为复合反就绪信号。
20.权利要求11所述的方法，其中产生保护电压包括 响应于在所述第一输出焊盘上的电压而产生第一部分焊盘电压；响应于电源电压的不存在而提供所述第一部分焊盘电压作为第一保护阱电压； 响应于电源电压的存在而提供所述电源电压作为第一保护阱电压； 响应于在所述第二输出焊盘上的电压而产生第二部分焊盘电压； 响应于电源电压的不存在而提供所述第二部分焊盘电压作为第二保护阱电压； 响应于电源电压的存在而提供所述电源电压作为第二保护阱电压； 选择第一和第二保护阱电压中的最大值；以及将所选最大值提供至所述差分电流输出驱动器电路作为复合保护阱电压。
全文摘要
提供一种差分电流输出驱动器和用于差分电流输出驱动器电路的过压保护方法。该输出驱动器包括可由电源电压操作的差分电流输出驱动电路，还包括在差分电流结构中的第一和第二驱动器晶体管，和第一和第二输出焊盘，以及一过电压保护电路，配置成响应于在第一和第二输出焊盘中至少之一上的电压、且电源电压不存在而产生保护电压，且将保护电压施加至差分电流输出驱动器电路的至少一个晶体管。
文档编号H03K17/082GK101971488SQ200980108994
公开日2011年2月9日 申请日期2009年2月12日 优先权日2008年2月15日
发明者C·C·陈, D·T·博伊考 申请人:阿纳洛格装置公司