具有可编程关断电压的放大器的制作方法

专利名称：具有可编程关断电压的放大器的制作方法
技术领域：
本发明一般涉及电子器件，且更具体来说，涉及一种放大器。
背景技术：
放大器通常用于各种电子装置中以提供信号放大。不同类型的放大器可用于不同用途。举例来说，例如蜂窝式电话的无线通信装置可包括用于双向通信的发射器和接收器。 发射器可利用驱动器放大器(DA)和功率放大器(PA)，接收器可利用低噪声放大器(LNA)， 且发射器和接收器可利用可变增益放大器(VGA)。亚微米互补金属氧化物半导体(CMOS)制造工艺通常用于无线装置和其它电子装置中的射频(RF)电路，以便降低成本和改进集成。然而，以亚微米CMOS工艺制造的晶体管通常具有小的物理尺寸，且更易受到归因于大的信号摆幅的应力。所述应力可不利地影响用这些晶体管实施的放大器的可靠性。迫切需要具有良好性能和良好可靠性的放大器。


图1展示无线通信装置的方框图。图2展示放大器的示意图。图3展示具有改进的可靠性的放大器的示意图。图4展示氧化物寿命对漏极到栅极电压(Vdg)的曲线图。图5展示可编程关断电压对输出信号电平。图6展示关断电压产生器的示意图。图7展示用于操作放大器的过程。
具体实施例方式本文中将词“示范性”用以指“充当一实例、例子或说明”。本文中描述为“示范性” 的任何设计没有必要解释为比其它设计优选或有利。具有良好性能和改进的可靠性的放大器描述于本文中。放大器可用于各种电子装置，例如，无线通信装置、蜂窝式电话、个人数字助理(PDA)、手持式装置、无线调制解调器、 膝上型计算机、无绳电话、广播接收器、蓝牙装置、消费型电子装置等。为清楚起见，在下文中描述放大器在可为蜂窝式电话或某一其它装置的无线装置中的使用。图1展示无线通信装置100的示范性设计的方框图。在此示范性设计中，无线装置100包括数据处理器110和收发器120。收发器120包括支持双向无线通信的发射器130 和接收器150。一般来说，无线装置100可包括用于任何数目个通信系统和任何数目个频带的任何数目个发射器和任何数目个接收器。在发射路径中，数据处理器110处理待发射的数据且将模拟输出信号提供到发射器130。在发射器130内，模拟输出信号由放大器(Amp) 132放大，由低通滤波器134滤波以移除由数/模转换造成的图像，由VGA 136放大，且由混频器138从基带上变频到RF。经上变频的信号由滤波器140滤波以移除由上变频造成的图像，进一步由驱动器放大器 (DA) 142和功率放大器(PA) 144放大，经由双工器/开关146路由，且经由天线148发射。在接收路径中，天线148接收来自基站的信号且提供所接收的信号，所述所接收的信号经由双工器/开关146路由且被提供给接收器150。在接收器150内，所接收的信号由LNA 152放大，由带通滤波器154滤波，且由混频器156从RF下变频到基带。经下变频的信号由VGA 158放大，由低通滤波器160滤波且由放大器162放大以获得被提供到数据处理器110的模拟输入信号。图1展示实施直接转换架构的发射器130和接收器150，所述直接转换架构在一个级中将信号在RF与基带之间进行频率转换。发射器130和/或接收器150还可实施超外差架构，所述超外差架构在多个级中将信号在RF与基带之间进行频率转换。本机振荡器 (LO)产生器170产生发射LO信号和接收LO信号，且将其分别提供到混频器138和156。锁相环路(PLL) 172接收来自数据处理器110的控制信息，且将控制信号提供到LO产生器170 以产生适当频率下的发射LO信号和接收LO信号。图1展示示范性收发器设计。一般来说，发射器130和接收器150中的信号的调节可由放大器、滤波器、混频器等的一个或一个以上级执行。这些电路块可与图1中所展示的配置不同地布置。此外，图1中未展示的其它电路块也可用以调节发射器和接收器中的信号。还可省略图1中的一些电路块。可在模拟集成电路(IC)、RF IC(RFIC)、复合信号IC 等上实施收发器120的全部或一部分。举例来说，可在RFIC上实施发射器130中的放大器 132到驱动器放大器142，而可在所述RFIC外部实施功率放大器144。数据处理器110可执行无线装置100的各种功能，例如，对所发射和所接收的数据的处理。存储器112可存储用于数据处理器110的程序代码和数据。可在一个或一个以上专用集成电路(ASIC)和/或其它IC上实施数据处理器110。如图1中所展示，发射器和接收器可包括各种放大器。可以各种方式实施每一放大器。图2展示可用于图1中的DA 142、PA 144、LNA 152、VGA 136和158和/或其它放大器的放大器200的示意图。放大器200包括并联耦合的K个放大器级210a到210k，其中K可为任何整数值。还可将放大器级称作分支等。在每一放大器级210内，N沟道金属氧化物半导体(NMOS)晶体管212的源极耦合到电路接地，且其栅极接收输入信号Vin。常常可互换地使用术语“晶体管”和“装置”。NMOS晶体管214的源极耦合到NMOS晶体管212 的漏极，且其漏极耦合到提供输出信号Vout的节点X。NMOS晶体管212为在其栅极处接收 Vin信号、放大所述Vin信号且在其漏极处提供经放大的信号的增益晶体管。NMOS晶体管 214为其栅极耦合到AC接地的共源共栅晶体管。NMOS晶体管214在其源极处接收经放大的信号，且在其漏极处提供Vout信号。反相器220的输入接收Bk控制信号，且其输出提供用于NMOS晶体管214的控制电压，其中ke {1，...，K}。可使用P沟道MOS (PMOS)晶体管和NMOS晶体管来实施反相器 220，所述晶体管的栅极耦合在一起并形成反相器输入，且其漏极耦合在一起并形成反相器输出。PMOS晶体管的源极可耦合到电源Vdd，且NMOS晶体管的源极可耦合到电路接地，如图2中所展示。电阻器222耦合于反相器220的输出与NMOS晶体管214的栅极之间。电感器230耦合于节点X与Vdd供应电压之间。电感器230提供用于所有经启用的放大器级中的NMOS晶体管212和214的偏置电流。电感器230还可用于输出阻抗匹配。可经由相应Bk控制信号个别地启用或停用K个放大器级210a到210k中的每一者。对于第k个放大器级来说，当Bk控制信号处于逻辑低时，反相器220在其输出处提供 Vdd, NMOS晶体管214开启，且所述放大器级经启用。相反地，当Bk控制信号处于逻辑高时， 反相器220在其输出处提供0伏(V)，NM0S晶体管214关闭，且所述放大器级被停用。每一放大器级在经启用时提供信号增益。K个放大器级210a到210k可提供相等量的增益(例如，在所有K个放大器级具有相同晶体管大小的情况下)或可提供不同量的增益(例如，在所述K个放大器级具有不同晶体管大小的情况下)。举例来说，放大器级1中的NMOS晶体管212和214的大小(和增益)可为放大器级2中的NMOS晶体管212和214的两倍，放大器级2中的NMOS晶体管212和214的大小可为下一放大器级中的NMOS晶体管212和214 的两倍，等等。可通过启用适当放大器级来获得放大器200的所要总增益。输出信号电平可视放大器200的总增益而定(例如，可与放大器200的总增益成比例)。放大器200如下操作。对于经启用的每一放大器级，NMOS晶体管212放大Vin信号且提供经放大的信号。NMOS晶体管212还执行电压到电流转换。NMOS晶体管214缓冲经放大的信号，提供为一的电流增益，且为Vout信号提供信号驱动。电阻器222为RF阻断电阻器，其在NMOS晶体管214的栅极处阻断Vout信号中的RF信号分量。使用通常用于无线发射器中的驱动器放大器的开放漏极架构来实施放大器200。 放大器200使用耦合于Vdd供应电压与所有K个放大器级210a到210k中的共源共栅晶体管214之间的电感器230。电感器230允许Vout信号摆动高于Vdd电压，这可有益于为放大器200获得较高的1分贝(dB)压缩点以及较好的邻近沟道泄漏抑制(ACLR)和邻近沟道功率抑制(ACPR)性能。然而，较大的Vout信号摆幅也可能给共源共栅晶体管214的可靠性带来风险。当Vout信号高于Vdd时，所有K个放大器级210中的共源共栅晶体管214可观察到可对这些共源共栅晶体管施加应力的大电压。对于经启用的每一放大器级210，可通过将Vdd施加到每一经启用的共源共栅晶体管的栅极而跨共源共栅晶体管214和增益晶体管212分摊Vout信号的电压摆幅。然而， 当(例如)在需要较小输出信号电平的情况下由自动增益控制(AGC)关闭共源共栅晶体管 214时，归因于较大Vout信号摆幅而引起的应力的大部分会出现。即使当共源共栅晶体管 214关闭，所述共源共栅晶体管214仍连接到输出节点X且将接着在其漏极处观察到Vout 信号。在关断状态下，共源共栅晶体管214的栅极经由反相器220而被拉到接地，且共源共栅晶体管214的源极还经由操作为开关的增益晶体管212而被拉到接地。在关断状态下， 共源共栅晶体管214的漏极到源极电压Vds以及漏极到栅极电压Vdg可大于Vdd (例如，达 Vdd的两倍)，且可超过额定装置电压。大的Vds和Vdg电压可对共源共栅晶体管214施加应力，且可不利地影响所述晶体管的可靠性和寿命。当放大器200正以高增益/高输出功率操作且一放大器级经停用以降低增益时，应力可尤其严重。此经停用的放大器级中的共源共栅晶体管可观察到可远高于Vdd的大的Vds和Vdg电压。图3展示放大器300的示范性设计的示意图，放大器300具有可编程关断电压以实现改进的可靠性。放大器300可用于图1中的DA 142,PA 144,LNA 152,VGA 136和158， 和/或其它放大器。放大器300包括并联耦合的K个放大器级310a到310k。在每一放大器级310内，NMOS晶体管312的源极耦合到电路接地，且其栅极接收Vin信号。NMOS晶体管314的源极耦合到NMOS晶体管312的漏极，其栅极耦合到节点Ak，(其中k e {1，...， K})，且其漏极耦合到节点X。反相器320的输入接收Bk控制信号，其上部供应节点耦合到节点Y，且其下部供应节点耦合到节点Z。电阻器322耦合于反相器320的输出与节点Ak之间。电容器324耦合于节点Ak与电路接地之间。还可用由级联耦合的多个(例如，两个) 反相器组成的缓冲器来代替反相器320。Bk控制信号可视是反相器还是缓冲器用于放大器级310中而具有不同极性。电感器330耦合于Vdd电源与提供Vout信号的节点X之间。Von电压产生器340 将接通电压Von提供到节点Y，且可用电阻器、电容器、晶体管等来实施。Von电压可等于 Vdd或Vdd的分数。当启用放大器级时，可选择Von电压以提供跨共源共栅晶体管314和增益晶体管312的所要电压降。还可省略Von电压产生器340，且节点Y可直接耦合到Vdd电源。Voff电压产生器350将关断电压Voff提供到节点Z，且可如下文所描述来实施。图3 中未展示的另一电压产生器可产生用于所有K个放大器级310中的NMOS晶体管312的栅极的偏置电压。K个放大器级310a到310k中的每一者可经由用于那个级的Bk控制信号而经个别地启用或停用。可通过对Bk控制信号提供逻辑低而启用第k个放大器级，这导致反相器 320经由电阻器322将Von电压提供到NMOS晶体管314的栅极且开启所述NMOS晶体管。 相反地，可通过对Bk控制信号提供逻辑高而停用第k个放大器级，这导致反相器320经由电阻器322将Voff电压提供到NMOS晶体管314的栅极且关闭所述NMOS晶体管。共源共栅放大器300操作如下。对于经启用的每一放大器级310，NM0S晶体管312 作为放大Vin信号的增益晶体管而操作。NMOS晶体管314通过其栅极处的Von电压而启用，作为缓冲来自NMOS晶体管312的经放大的信号的共源共栅晶体管而操作，且为Vout信号提供信号驱动。电阻器322为RF阻断电阻器，其在NMOS晶体管314的栅极处阻断Von 电压中的RF信号分量。电容器324稳定NMOS晶体管314的栅极电压以改进NMOS晶体管 314的增益。对于经停用的每一放大器级，NMOS晶体管314在其栅极处接收Voff电压且被关闭。可使用具有薄栅极氧化物的薄氧化物NMOS晶体管来实施NMOS晶体管312和314， 以便获得良好的RF性能。薄氧化物NMOS晶体管的栅极氧化物的可靠性取决于所述NMOS 晶体管在其关闭时的Vdg电压。薄氧化物NMOS晶体管的寿命在栅极氧化物洞穿之前可由时间相依电介质击穿(TDDB)函数给出。TDDB函数可用等式经模型化或可经由计算机仿真来确定。图4展示氧化物寿命对Vdg电压的曲线图。水平轴表示Vdg电压且以线性标度给出。垂直轴线表示氧化物寿命且以对数标度给出。曲线410展示薄氧化物NMOS晶体管的氧化物寿命对Vdg电压。曲线420展示薄氧化物PMOS晶体管的氧化物寿命对Vdg电压。虚线430表示目标氧化物寿命，其可为如图4中所展示的10年或某一其它持续时间。如图4中所展示，可通过确保NMOS晶体管的Vdg电压低于Vmaxl电压而获得所述 NMOS晶体管的目标氧化物寿命。可通过确保PMOS晶体管的Vdg电压低于VmaX2电压而获得所述PMOS晶体管的目标氧化物寿命。曲线410和420以及Vmaxl电压和Vmax2电压可依赖于各种因素，例如，IC制造工艺、栅极氧化物厚度、栅极氧化物面积、温度等。对于图3中所展示的示范性设计，可将经停用的NMOS晶体管314的Vdg电压给出为Vdg = Vout-Voff0等式(1)Vdg电压应小于Vmaxl，以获得NMOS晶体管314的所要氧化物寿命。如等式(1)中所展示，可通过增加Voff电压来减小Vdg电压。较高的Voff电压可改进氧化物寿命，这可为合意的。然而，由于VofT电压在NMOS晶体管314被停用时施加到所述NMOS晶体管314 的栅极，因此所述Voff电压应如下受到限制Voff < Vth,等式(2)其中Vth为匪OS晶体管314的阈值电压。较高的Voff电压可在匪OS晶体管314 关闭时增加穿过所述NMOS晶体管314的泄漏电流，这可为不合意的。可基于氧化物可靠性与泄漏电流之间的折衷来选择Voff电压。可将Vdg电压分解为直流(DC)部分和交流(AC)部分。Vdg电压的DC部分可视 Voff电压以及可与(例如，等于)Von相关的Vout信号的DC部分而定。Vdg电压的AC部分可视Vout信号的AC部分而定。NMOS晶体管314的寄生漏极到栅极电容Cdg可有助于维持Vdg电压且减少Vout信号的AC部分的耦合的量。在一个示范性设计中，Voff电压可为可视输出信号电平而定的可编程值。较大的 Voff电压可用于较大的输出信号电平，且反过来也一样。较大的Voff电压可导致较多的泄漏电流。然而，可消耗较多电流以便提供较大的输出信号电平。较高的泄漏电流可因此为较大的输出信号电平下的总电流的小百分比。可针对低输出信号电平将Voff电压设定到 OV，且泄漏电流在此状况下将不出现。图5展示可编程Voff电压的示范性设计。水平轴表示可以相对于一毫瓦的分贝 (dBm)为单位给出的输出信号电平。垂直轴表示可以伏为单位给出的Voff电压。曲线510 展示Voff电压对输出信号电平。在图5中所展示的示范性设计中，可基于输出信号电平的四个范围将Voff电压设定到四个可能值中的一者。具体来说，可针对Poutl或小于Poutl的输出信号电平将VofT 电压设定到Voffl，针对Poutl与Pout2之间的输出信号电平将Voff电压设定到Voff2， 针对Pout2与Pout3之间的输出信号电平将Voff电压设定到Voff3，或针对Pout3或大于 Pout3的输出信号电平将Voff电压设定到Voff4。可基于各种因素(例如，所要氧化物可靠性、NMOS晶体管的Vmax、输出信号电平的所需总范围等)来选择Voffl到Voff4和Poutl 到Pout3。在一个示范性设计中，Voffl可等于OV，Voff2可等于100毫伏(mV)，Voff3可等于200mV，且Voff4可等于300mV。在一个示范性设计中，Poutl可等于4dBm，Pout2可等于8dBm，且Pout3可等于12dBm。还可将Voffl到Voff4和Poutl到Pout3设定到其它值。图5展示针对输出信号电平的不同范围将Voff电压设定到离散值的示范性设计。 一般来说，任何数目个Voff值可用于输出信号电平的任何数目个范围。任何Voff值可用于输出信号电平的每一范围。在另一示范性设计中，可基于输出信号电平来连续地调整Voff 电压。对于两种示范性设计，可基于用于K个放大器级310的Bl到BK控制信号来确定输出信号电平。Bl到BK控制信号可因此用以产生Voff电压。图6展示图3中的Voff电压产生器350的示范性设计的示意图。在Voff电压产生器350内，PMOS晶体管610的源极耦合到参考电压Vref，且其栅极接收启用信号Enb。可将Enb信号设定到逻辑高以停用Voff电压产生器350，或设定到逻辑低以启用Voff电压产生器350。电阻器612、614、616和618串联耦合且耦合于PMOS晶体管610的漏极与电路接地之间。电阻器612,614和616的底端分别提供Voff4、Voff3和Voff2。开关622,624和 626的一端耦合到节点Z且其另一端分别接收Voff4、Voff3和Voff2。开关6 耦合于节点Z与电路接地之间。开关622,624,626和628分别通过S1、S2、S3和S4控制信号来断开和闭合。解码器630可接收图3中的K个放大器级310的Bl到BK控制信号。解码器630 可基于可指示输出信号电平的Bl到BK控制信号而产生Sl到S4控制信号。图6展示将Voff电压设定到四个可能值中的一者的Voff电压产生器350的示范性设计。电阻器612、614、616和618可具有适当选择的值以获得四个所要Voff值。还可使用其它示范性设计来实施VofT电压产生器350。一般来说，一种设备可包含多个放大器级以放大输入信号且提供输出信号，例如， 如图3中所展示。所述多个放大器级可并联耦合且可包含至少一个可切换放大器级。每一可切换放大器级可在接通状态或关断状态下操作且可包含耦合到共源共栅晶体管的增益晶体管。增益晶体管可在接通状态下放大输入信号并提供经放大的信号，且可在关断状态下不放大所述输入信号。共源共栅晶体管可在接通状态下缓冲经放大的信号并提供输出信号，且可在关断状态下基于关断电压而被停用。关断电压可大于零伏或可具有多个可能值中的一者。关断电压还可小于共源共栅晶体管的阈值电压。每当所述设备正发射时，可启用至少一个放大器级。可启用或停用所述至少一个可切换放大器级以获得目标输出信号电平。电感器可耦合于所有放大器级的输出与供应电压之间。输出信号可接着具有低于和高于所述供应电压的电压摆幅。在一个示范性设计中，第一电压产生器可基于输出信号电平而产生关断电压。关断电压的所述多个可能值(其可包括零伏)可与输出信号电平的多个范围相关联。可将关断电压设定到基于覆盖当前输出信号电平的范围所确定的值。在一个示范性设计中，第一电压产生器可接收用于所述至少一个可切换放大器级的至少一个控制信号，且可基于所述至少一个控制信号而产生关断电压。每一控制信号可将对应的可切换放大器级设定到接通状态或关断状态。在一个示范性设计中，第一电压产生器可包含多个电阻器，所述多个电阻器串联耦合且提供关断电压的所述多个可能值，例如，如图6中所展示。在一个示范性设计中，每一可切换放大器级可进一步包含反相器(如图3中所展示)或缓冲器(其可由两个反相器的级联构成)以接收用于可切换放大器级的控制信号且提供用于共源共栅晶体管的控制电压。反相器/缓冲器可耦合于用以启用共源共栅晶体管的接通电压(例如，Vdd或Von)与关断电压之间。每一可切换放大器级可进一步包含(i) 电阻器，其耦合于反相器/缓冲器的输出与共源共栅晶体管的栅极之间；以及(ii)电容器， 其耦合于共源共栅晶体管的栅极与电路接地之间。第二电压产生器可接收输出信号且产生用于每一可切换放大器级中的反相器/缓冲器的接通电压。可使用NMOS晶体管(如图3中所展示)、PM0S晶体管或其它类型的晶体管来实施每一可切换放大器级的增益晶体管和共源共栅晶体管。可针对不同类型的晶体管将关断电压和接通电压设定到不同值。图7展示用于操作放大器的过程700的示范性设计。可在接通状态下使用增益晶体管放大输入信号以获得经放大的信号(方框71 。可在接通状态下使用共源共栅晶体管缓冲经放大的信号以获得输出信号(方框714)。可在关断状态下使用关断电压停用共源共栅晶体管，其中关断电压大于零伏或具有多个可能值中的一者(方框716)。在一个示范性设计中，可基于输出信号电平而产生关断电压(方框718)。可在输出信号电平低于阈值的情况下将关断电压设定到零伏，或在输出信号电平大于阈值的情况下设定到大于零伏的值。可在关断状态下将共源共栅晶体管的控制电压设定到关断电压， 或在接通状态下设定到接通电压。接通电压可基于输出信号而产生，或可被设定到预定值 (例如，Vdd)。在一个示范性设计中，可启用并联耦合的多个放大器级中的至少一者，且可停用剩余放大器级。每一放大器级可包含增益晶体管和共源共栅晶体管。可使用关断电压停用每一经停用的放大器级中的共源共栅晶体管。可基于在多个放大器级中启用哪至少一个放大器级而产生关断电压。本文中所描述的放大器可改进经停用的晶体管的可靠性，所述经停用的晶体管可耦合到与经启用的晶体管所耦合到的输出节点相同的输出节点。具体来说，每一经停用的晶体管的栅极可在不需要由那个晶体管进行RF放大时耦合到低Voff电压(而非电路接地)。Voff电压可为可编程的(例如，经由串行总线接口)，使得较大的Voff值可用于较大的输出信号电平，且反过来也一样，例如，如图5中所展示。针对图3中所展示的示范性放大器设计而执行计算机仿真。计算机仿真展示在Voff电压大于OV的情况下在较高的输出信号范围中RF性能降级可忽略(在增益、功率、线性度和噪声方面)。放大器可因此在不牺牲RF性能和泄漏电流的情况下改进经停用的晶体管的可靠性。可在IC、模拟IC、RFIC、复合信号IC、ASIC、印刷电路板(PCB)、电子装置等上实施本文中所描述的放大器。放大器还可用例如CM0S、NM0S、PM0S、双极结晶体管(BJT)、双极 CMOS (BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等各种IC工艺技术来制造。实施本文中所描述的放大器的设备可为独立装置或可为较大装置的部分。装置可为(i)独立IC ； (ii)可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合；(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)的RFIC ； (iv)例如移动台调制解调器(MSM)的ASIC;(v)可嵌入其它装置内的模块；(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元；(vii)等。在一个或一个以上示范性设平计中，所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，则所述功能可作为一个或一个以上指令或代码存储在计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体和通信媒体两者，通信媒体包括促进将计算机程序从一处传递到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构的形式载运或存储所要程序代码且可由计算机存取的任何其它媒体。而且，可适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)，或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源发射软件，则同轴电缆、光纤电缆、双绞线、DSL，或例如红外线、无线电和微波的无线技术包括在媒体的定义中。如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包括在计算机可读媒体的范围内。 提供对本发明的先前描述以使所属领域的任何技术人员能够制作或使用本发明。 所属领域的技术人员将容易明白对本发明的各种修改，且在不脱离本发明的范围的情况下，本文中所界定的一般原理可应用于其它变化形式。因此，本发明无意限于本文中所描述的实例和设计，而是将赋予本发明与本文中所揭示的原理和新颖特征相一致的最广范围。
权利要求
1.一种设备，其包含多个放大器级，其用以放大输入信号且提供输出信号，所述多个放大器级并联耦合且包含至少一个可切换放大器级，每一可切换放大器级在接通状态或关断状态下操作且包含增益晶体管，其用以在所述接通状态下放大所述输入信号并提供经放大的信号，且用以在所述关断状态下不放大所述输入信号，和共源共栅晶体管，其耦合到所述增益晶体管且用以在所述接通状态下缓冲所述经放大的信号并提供所述输出信号，所述共源共栅晶体管在所述关断状态下基于关断电压而被停用，所述关断电压大于零伏或具有多个可能值中的一者。
2.根据权利要求1所述的设备，其进一步包含电压产生器，其用以基于输出信号电平而产生所述关断电压。
3.根据权利要求2所述的设备，所述关断电压的所述多个可能值与输出信号电平的多个范围相关联，且所述关断电压被设定到基于覆盖所述输出信号电平的范围所确定的值。
4.根据权利要求1所述的设备，其进一步包含电压产生器，其用以接收用于所述至少一个可切换放大器级的至少一个控制信号，且用以基于所述至少一个控制信号而产生所述关断电压，每一控制信号将对应的可切换放大器级设定到所述接通状态或所述关断状态。
5.根据权利要求1所述的设备，其进一步包含电压产生器，其包含多个电阻器，所述多个电阻器串联耦合且提供所述关断电压的所述多个可能值。
6.根据权利要求1所述的设备，所述关断电压的所述多个可能值包含零伏。
7.根据权利要求1所述的设备，所述关断电压小于所述共源共栅晶体管的阈值电压。
8.根据权利要求1所述的设备，每一可切换放大器级进一步包含反相器或缓冲器，其用以接收用于所述可切换放大器级的控制信号且用以提供用于所述共源共栅晶体管的控制电压，所述反相器或缓冲器耦合于用以启用所述共源共栅晶体管的接通电压与用以停用所述共源共栅晶体管的所述关断电压之间。
9.根据权利要求8所述的设备，每一可切换放大器级进一步包含电阻器，其耦合于所述反相器或缓冲器的输出与所述共源共栅晶体管的栅极之间，和电容器，其耦合于所述共源共栅晶体管的所述栅极与电路接地之间。
10.根据权利要求8所述的设备，其进一步包含电压产生器，其用以接收所述输出信号且产生用于每一可切换放大器级中的所述反相器或缓冲器的所述接通电压。
11.根据权利要求1所述的设备，其进一步包含电感器，其耦合于所述多个放大器级的输出与供应电压之间，所述输出信号具有低于和高于所述供应电压的电压摆幅。
12.根据权利要求1所述的设备，当所述设备正发射时，所述多个放大器级中的至少一者被启用。
13.根据权利要求1所述的设备，所述至少一个可切换放大器级被启用或停用以获得目标输出信号电平。
14.一种集成电路，其包含多个放大器级，其用以放大输入信号且提供输出信号，所述多个放大器级并联耦合且包含至少一个可切换放大器级，每一可切换放大器级在接通状态或关断状态下操作且包含增益晶体管，其用以在所述接通状态下放大所述输入信号并提供经放大的信号，且用以在所述关断状态下不放大所述输入信号，和共源共栅晶体管，其耦合到所述增益晶体管，且用以在所述接通状态下缓冲所述经放大的信号并提供所述输出信号，所述共源共栅晶体管在所述关断状态下基于关断电压而被停用，所述关断电压大于零伏或具有多个可能值中的一者。
15.根据权利要求14所述的集成电路，其进一步包含 电压产生器，其用以基于输出信号电平而产生所述关断电压。
16.根据权利要求14所述的集成电路，所述增益晶体管和所述共源共栅晶体管包含N 沟道金属氧化物半导体(NMOS)晶体管或P沟道金属氧化物半导体(PMOS)晶体管。
17.一种方法，其包含在接通状态下使用增益晶体管放大输入信号以获得经放大的信号； 在所述接通状态下使用共源共栅晶体管缓冲所述经放大的信号并提供输出信号；以及在关断状态下使用关断电压停用所述共源共栅晶体管，所述关断电压大于零伏或具有多个可能值中的一者。
18.根据权利要求17所述的方法，其进一步包含 基于输出信号电平而产生所述关断电压。
19.根据权利要求18所述的方法，所述产生所述关断电压包含在所述输出信号电平低于阈值的情况下将所述关断电压设定到零伏，和在所述输出信号电平大于所述阈值的情况下将所述关断电压设定到大于零伏的值。
20.根据权利要求17所述的方法，其进一步包含 基于所述输出信号而产生接通电压；以及在所述关断状态下将所述共源共栅晶体管的控制电压设定到所述关断电压，或在所述接通状态下设定到所述接通电压。
21.根据权利要求17所述的方法，其进一步包含启用并联耦合的多个放大器级中的至少一者，每一放大器级包含所述增益晶体管和所述共源共栅晶体管；以及使用所述关断电压停用每一经停用的放大器级中的所述共源共栅晶体管。
22.根据权利要求21所述的方法，其进一步包含基于在所述多个放大器级中启用哪至少一个放大器级而产生所述关断电压。
23.一种设备，其包含用于在接通状态下放大输入信号以获得经放大的信号的装置； 用于在所述接通状态下缓冲所述经放大的信号并提供输出信号的装置；以及用于在关断状态下使用关断电压停用所述用于缓冲的装置的装置，所述关断电压大于零伏或具有多个可能值中的一者。
24.根据权利要求23所述的设备，其进一步包含 用于基于输出信号电平而产生所述关断电压的装置。
25.根据权利要求24所述的设备，所述用于产生所述关断电压的装置包含用于在所述输出信号电平低于阈值的情况下将所述关断电压设定到零伏的装置，和用于在所述输出信号电平大于所述阈值的情况下将所述关断电压设定到大于零伏的值的装置。
全文摘要
本发明描述一种具有多个级且具有改进的可靠性的放大器(300)。所述多个放大器级并联耦合且包括至少一个可切换放大器级。每一可切换放大器级可在接通状态或关断状态下操作且包括增益晶体管(312)和共源共栅晶体管(314)。所述增益晶体管(312)在所述接通状态下放大输入信号(Vin)并提供经放大的信号，且在所述关断状态下被停用。所述共源共栅晶体管(314)在所述接通状态下缓冲所述经放大的信号并提供输出信号，且在所述关断状态下基于关断电压(Voff)而被停用。所述关断电压(Voff)可大于零伏或可具有多个可能值中的一者。所述关断电压(Voff)可基于输出信号电平而产生，例如，可针对输出信号电平的不同范围而被设定到不同值。
文档编号H03F3/21GK102246412SQ200980149926
公开日2011年11月16日 申请日期2009年12月10日 优先权日2008年12月10日
发明者陈明辉 申请人:高通股份有限公司