专利名称：具有开关电流减少的未经缓冲的分段式r-dac的制作方法
具有开关电流减少的未经缓冲的分段式R-DAC相关申请本申请要求2010年2月26日提交的、美国专利申请12/713，841号的优先权，该美国专利申请要求2009年3月31日提交的美国临时专利申请61/165,317号的权益。这 里结合上述两申请的全部内容作为参考。
背景技术：
数模转换器(DAC)是采用许多数字位作为输入和产生相应模拟输出的一种电路。 DAC设计的一种方法就是所谓的电阻器串或R-DAC。该电路布局在高和低参考电压之间布 置了许多串联的电阻器。通过数字输入位来控制耦合到电阻器的开关阵列以确定输出。电 阻器的数量取决于所要求的DAC分辨率一在最简单的17-位转换器的概念方法中，例如， 一般需要217-1或131，070个电阻器来提供所有可能的输出电平。通过使用多个串分段，“分段的” R-DAC减少所需要的电阻器的总数量。由最高有 效输入位控制的第一分段提供粗略的输出近似。由较低有效位控制的第二和后续的分段提 供输出的较精确的选择。当主要涉及单调性时，电阻器串DAC是一个合适的结构。然而，这个结构对于高分 辨率DAC是不现实的，因为元件的数量随分辨率而指数增加。结果，对于高分辨率DAC，分段 的R-DAC通常打击单调性和复杂度之间的正确折衷。分段的R-DAC结构具有需要缓冲器元 件的缺点，这些缓冲器元件用于减轻由后续分段引起的电阻梯形电路负载。不希望有缓冲 器，因为它们增加功耗，并且是主要的噪声源。此外，对于轨到轨(rail-to-rail)操作，缓 冲器的输入偏移过渡(input offset transition)可以导致非单调性。因此，未经缓冲的 分段R-DAC结构也是可能的。感兴趣的是Rivoir等人发布的美国专利5，703，588，该专利描述使用电流偏置使 第一电阻器分段与第二电阻器分段隔离的双电阻器串R-DAC。具体地，为了防止第二电阻器 分段从第一电阻器分段汲取电流，电流源向第二分段馈送偏置电流，并且耗电部分从第二 分段汲取偏置电流。
发明内容
这里所建议的是实现未经缓冲的、分段的R-DAC结构的新方法。在一个实施例中，R-DAC的新布局补偿了电阻梯形电路负载。此外，开关电流消除方案可以减少切换电阻器的R-DAC输出电压灵敏度，并且减 小积分非线性(INL)和微分非线性(DNL)误差。在某些实施例中，所建议的结构只使用电阻器和开关，并且可以以任何分辨率和 任何数量的分段来实施。
图1是R-DAC结构的高级图。
图2是根据一个实施例的分段的R-DAC结构。图3是用于图2的分段的R-DAC结构的模型网络。图4A示出特定配置的微分非线性(DNL)误差。图4B示出特定配置的积分非线性(INL)误差。图5示出作为归一化到单位电阻RU的分段1和分段2开关电阻的函数的最大INL 以及最小和最大DNL。图6A示出消除一部分通过第一分段开关的电流的另外的“桁架(Truss)”结构。图6B示出消除一部分通过第一分段的开关的电流的另外的“桁架”结构的更详细 的方案。图7是图6B的结构的简化网络模型。图8是模拟结果，以针对作为归一化的开关电阻的函数的、图6B的“桁架”结构， 来示出最大INL、最小和最大DNL。图9是一种结构，该结构实施了二阶电流消除，其中在第二分段的顶部和底部的 每一个中添加了两个附加的子分段。图10是实施图9的网络模型。图11A和11B是相似的图，分别示出作为桁架环路中许多单位电阻的函数的最小 和最大INL。图12A和12B是相似的图，分别示出作为桁架环路中许多单位电阻的函数的最小 和最大DNL。图13是可以使用R-DAC的系统的高级图。
具体实施例方式图1中示出三段式经缓冲的R-DAC 100。可以容易地把这个结构普遍化成其 它数量的分段，诸如两个分段或三个以上的分段。矩形表示电阻“子分段” 140-1-1、 140-1-2、. 140-2-1、140-2-2、140-2-3、. 140-3-1、140-3-2.等，它们每一个事实上包 括多个物理电阻器，或更一般地，电阻元件。换言之，各种类型的阻抗元件可以形成R-DAC 中的分段，其中每个元件的阻抗对应于要求的电阻，以致由包括一组电阻器的一组元件来 形成每个分段。因此，这里所指的“电阻器”进一步是根据电路布局的任何数量不同类型的 电阻元件，诸如精确薄膜电阻器，这些精确薄膜电阻器是以SiCr或其它材料、或在集成电 路情况中以(掺杂P-或n-的)多晶硅形成的。还应该理解，这里描述的“电阻器”可以包 括任何电路元件，所述电路元件可以跨越它的端子产生与通过它的电流成正比的电压。更具体地，由左栏中的电阻器表示第一分段110。由中栏中的电阻器表示第二分段 120，而由右栏中的电阻器表示第三分段130。注意，在每个分段中，电阻器Rl、R2、R3等可 以是不同的。通过四个电压缓冲器150-1、150-2、160-1、160-2来隔离这些分段。这些电压 缓冲器增加功耗，并且可能是主要的噪声源。图2中示出未经缓冲的DAC 200结构。该图示出的DAC具有三个分段210、220、 230，但是可以普遍化成任何数量的分段。这里，第一 210、第二 220和第三230分段的每一 个分别分辨m 1、m2和m3位。因此，DAC具有N = ml+m2+m3位的分辨率。在该附图中，示 出了更详细的子分段。例如，第一分段的2ml子分段240-1的每一个包括m个单位电阻器R (以提供总的子分段电阻R1)，并且第二分段的2m2子分段240-2的每一个包括N2个单位 电阻器RJ以提供总的子分段电阻R2)。图2所示的DAC的输出跨越了 VSS+0. 5LSB到VREF-0. 5LSB的范围。为了补偿第二分段220的负载引起的电压降，在所选中的子分段处，把连接抽头 连接到紧靠在顶部上方的一个或多个单位电阻器R 215，以及紧靠在底部下方的一个或多 个单位电阻器&。开关SWn-Up和SWn Dn把第一分段连接到第二分段。在开关SWm_Up和 SWm Dn(228、29)中实施相似的配置，以经由单位电阻器225、226使第二分段连接到第三分 段。此外实施DAC的第三分段230作为两个N3/2单位电阻器以及2m3_l子分段的串 联，每个包括N3个单位电阻器& (对于总的子分段230电阻。注意，为了清楚起见，并没有示出所有的子分段和分段间开关。例如，来自第一分 段的抽头(开关)总数是2(mI+I)。第三分段的不同配置是同等地有效的。例如，每个包括 N3个单位电阻器的2m3-l个元件与在顶部的N3个单位电阻器串联的连接可以跨越VSS到 VREF-LSB的范围。相似地，每个包括N3个单位电阻器的2m3_l个元件与在底部的N3个单 位电阻器的串联的连接可以跨越VSS+VLSB到VREF的范围。然而，图2所示的配置更适用 于“跨越式”或“之字形”实施。不同分段可以使用具有相同额定电阻值但是不同物理面积的单位电阻器，以致达 到最优的线性-管芯面积(linearity-die area)折衷。较佳的线性要求较佳的匹配，因此 要求较大的管芯面积。例如，可以制造第一分段的电阻值使之比后续分段的电阻值更线性 或匹配更好。还应该理解，在某些实施例中，用于给定分段的单位电阻器的电阻值不必定与 用于其它分段的单位电阻器的电阻值相同，只要电阻器的数量乘以每个单位电阻值提供总 的要求的分段电阻值或子分段电阻值。分析图2的DAC 200与图3所示的网络形成模型。R1、R2和R3形成第一分段的模型， 而R4、R5和R6形成第二分段的模型，以及最后R7和R8形成第三分段的模型。如果&表 示单位元件电阻器，则我们得到 R\ = N\.RuY4^b\n)R2=(Nl+2)Ru ^3 = 7Vl(2m,-l-X 2" b\n) )RVR4 = N2.R, ^ 2" b2(n) + R化,D R5 = (N2+2)& R6 = "2(2"-1-2 2nb2(n))Rv + R^ R7 = N3(0.5 + ^2"b3{i]))Rv
6
(1)其中<bl>、<b2>和<b3>分别表示传送到第一、第二和第三分段的经分割的DAC输 入代码。参数ml、m2和m3分别为第一、第二和第三分段分辨的位数。参数N1、N2和N3分 别是第一、第二和第三分段之后的单位电阻器的数量。可以把图2所示的网络和图3中形 成的模型分别表示为R. I = S (2)其中S是网络矩阵，I是网格电流矢量，S是网络激励，这在我们的情况中是VREF。 等效地，可以把⑵写成 接着，DAC输出电压为
(4)注意，如期望的那样，I1、I2和13 (公式3的解)是与DAC输入代码无关的，因此， 功耗与代码无关，与R-R2R结构相比，这是串联R-DAC结构的一个重要的优点。恒定功耗减 轻了电阻器温度系数(Tempco)要求。可以优化电阻器类型和大小以最佳地匹配和不需要最佳温度系数。同样，如期望 的那样，定义为VLSB = 13. R^ N3 (5)的LSB电压是常数，并且与DAC位设置无关。具有N = ml+m2+m3的分辨率和0. 5LSB
偏移的DAC的理想LSB大小是 可以设置子分段ml、m2和m3的数量和每个子分段的单位电阻器的数量Nl、N2和 N3,以使所要求的误差函数最小。一个可能的误差函数是定义如下的DNL
(7)为了使|DNL|最小，我们需要寻找最佳地满足下列条件的一种整数N3. 2m31 | (N2+2) = N2 (8)和N2. 2m21 | (Nl+2) = Nl (9)
这两个要求陈述了我们的目标为具有确切相同的等效并联电阻值，就像我们在未 经校正的但是经缓冲的分段式串联R-DAC中所具有的那样。作为一个实际的问题，我们对同时满足或接近满足⑶和(9)的最小的整数组感 兴趣。例如，对于具有ml = 4、m2 = 6和m3 = 7的17位DAC的一个如此的组是N1 = 52. 07 — 52N2 = 21. 65 — 22 (10)N3 = 2公式(8)和(9)不包括开关电阻值的影响。一般，当包括这个或其它第二阶影响 时，一个数值例程可以提供N1、N2和N3的更优化(根据定义的误差函数，例如，公式7)的 值。由于(10)中不可避免的四舍五入，DAC将具有剩余值DNL和INL误差，分别如图4A和 4B所示。开关电阻倌的影响开关电阻值可以引起DNL和INL误差。通过RSWII_Ur^n RSWII_Dn来形成使分段2 (220) 连接到分段1 (210)的模型，并且通过Rswm_up和Rswm_Dn来形成使分段3 (230)连接到分段 2(220)的模型。顶部和底部开关的电阻值通常是不同的。然而，对于1.25V的VREF以及 ml = 4和m2 = 6，第一和第二分段的电压差分别为 78mV以及 1. 2mV。因此，为了简化 模型，我们假设顶部和底部开关具有相等的电阻值，即，Rswil-up = Rswil-Dn = Rswil以及RSWIII-Up =Rswm-Dn = Rswiii"图5示出作为R^/Ru以及I^m/Ru的函数的、在16位等级处的最大INL 以及最大和最小DNL，其中，从0扫描到1。如所期望的那样，INL和DNL误差对于R■更敏 感。作为例子，对于最大INL < 1，我们需要RSWII < 0. 4&。低电阻值的开关较大，并且 它们不希望有的漏电流引入更大的非线性。在下面段落中讨论可以减小开关电阻值灵敏度 的这种结构的两个改进。具有开关电流消除的DAC结构通过减少流过开关的电流可以减轻输出电压对开关电阻值的灵敏度。图6A示出 “桁架”结构600，该结构部分地消除了流过把第二分段连接到第一分段的开关610和611的 电流。图6B是这种“桁架”结构的更详细的表示。在图7中示出这个“第一阶”结构的简化 模型。开关SWIIl-Up、SWII2-Up、SWIIl-Dn、SWII2_Dn的电阻值几乎是相等的，并且在图7 的网络中通过RSWII形成模型。在模型中的电阻器R6和R10每个包括NT个单位电阻器，并 且进行选择以致14 = 12 = 13。在这个条件下，通过开关SWIIl-Up和SWIIl-Dn分别减少 了 |(I4-I3)/I3|和 |(I2-I3)/I3|的一个因子。可以通过下式得到NT的估计值 一般，当考虑附录中所讨论的开关电阻值和Nl、N2和N3的数值四舍五入时，数值 例程将产生更优化的NT值。这种结构的一个缺点是它引入了由下式表示的系统性增益误差增益误差 然而，这个误差一般小于全量程范围的0. 2%，并且通常与轨到轨输出缓冲器顶部 和底部饱和区相比可忽略不计。图8示出在添加开关电流消除桁架之后所产生的DAC线性。 图8与图5的比较表示灵敏度对开关电阻值在DNL中接近10倍的减小以及在INL中接近 七倍的减小。通过添加形成第二阶开关电流消除结构的附加的电流消除环路，可以依次减小电 流消除环路的另外的SWII2-Up、SWII2-Dn开关引入的误差。图9中示出实现第二阶电流消除的DAC 900结构。这里，把NU个单元910-1、910-4 的两个附加的子分段以及两个NT单元910-2、910-3添加到第二分段902的顶部和底部的 每一个中。图10中示出该实施方式的网络模型。第二阶电流消除的增益误差几乎是第一阶结构的两倍那么大，并且由下式给出增益误差
(13)然而，模拟示出第二阶结构的线性提高没有证明所添加的复杂度是合算的。图6A和图6B的第一阶电流消除结构提供优良的DNL性能，同时避免第二阶电流 消除结构的传送和切换复杂度。表1示出对于具有ml = m2 = m3 = 6的18位DAC所实现 的如图9所建议的三个结构之间的比较。第二阶电流消除提供较小的DNL和INL改进，虽 然进一步通过第二分段开关减少电流。这主要是由于在这些DNL和INL等级处的第三分段 开关的支配引起的。表1.三种结构的比较 图11A和11B示出模拟结果，以确定“桁架”环路中作为单位元件电阻器的电阻值 的函数的最大和最小INL以及开关电阻值。图11A的图是最大INL，而图11B的图是最小 INL。有启发性地看到，这些曲线有相当平坦的区域，表示一旦超过了某个数量的单位电阻 器(即，从约6个到8个)，对于开关电阻值的总灵敏度随过程变量的变化就不大。对图进 行比较有助于确定使最小和最大INL两者都优化的单位电阻器(NT)的正确数量。图12A和12B是相似的图，示出在桁架环路中作为单位元件电阻值的函数的最小 和最大DNL。这里，相当平坦的区域表示可以选择N2，以致同时减小正和负的两个DNL。这里描述的DAC的一个特定用途是实现一般如图13所示的数字无线电接收机。这 种数字收发机的一个示例性实施方式是连接到有线网络1108的有线网关，可以是同轴的、 光纤或混合光纤/同轴电缆电视(CATV)网络。有线网关1100把数据发送到用户端设备 1112以及从该设备接收数据。一般，用户端设备1112包括计算机、电视机以及电话。可以 配置这里揭示的有线网关1100，使之根据任何合适的标准工作，以发送和接收数据，包括但 是不局限于，DOCSIS 3.0、Comcast RNG、SCTE 40、T3/S10 ATSC 或 OpenCable 标准。某些标准需要有线调制解调器和有线网关，以对多个6MHz信道进行调谐，以接受 电视、语音和数据信号。(例如，DOCSIS 3. 0规定能独立调谐至少4个信道的能力)。调谐 多个信道的能力对于在不同电视机上观看不同电视信道是必需的。与传统有线网关不同，图1所示的有线网关100使用宽带、时间交错的、模数转换 器(ADC) 1206，以使从有线网络1108接收到的信号数字化。可以数字地调谐来自宽带ADC 的输出，而不是使用模拟调谐器，与另外方法相比，导致低功耗。尤其，在示例性有线网关1100中，经由双工器1201耦合发送到和来自有线网络 1108的信号，所述双工器使下游信号1220与上游信号1222分离。一般，CATV网络是不对 称网络专用于下游信号1220的带宽大于专用于上游信号1222的带宽。双工器1202把下游话务引导到可变增益放大器(VGA) 1204，该放大器在把接收到 的信号通过滤波器1205发送到宽带ADC 1206之前，放大接收到的信号。时间交错的ADC 1206对接收到的信号数字化，然后把经数字化的下游信号1240传送到数字调谐器和正交 幅度调制(QAM)解调器1208。(另外的实施例可能使用其它合适的调制方案)。在一些实 施例中，数字调谐器和QAM解调器208根据64-QAM或256-QAM技术对经放大的、经滤波的 和经数字化的下游信号1240进行调谐和解调以恢复基本信息。媒体接入控制器(MAC) 1210和中央处理单元(CPU) 1212处理来自数字调谐器和 QAM解调器的经解调的下游信号1222。在示例性实施例中，MAC1210是开放系统互连(0SI)
10层-2单元，它根据DOCSIS 3.0把数据以帧方式传送到互联网协议分组或帧中。(预期所 有DOCSIS-兼容设备都可以向后兼容，意味着与DOCSIS 3. 0兼容的实施例必须与早期的 DOCSIS标准兼容)。MAC还可以把经编码的视频和音频信号传送到用户端设备。可以在硬 件、软件或两者的组合中实现MAC 210的功能。可以把软件实施存储在只读存储器或随机 存取存储器(未示出)中，并且通过CPU 1212来执行。MAC 210经由接口 1110把分组和帧发送到用户端设备1112。用户端设备1112可 以是电话、电视机和/或计算机。在各个实施例中，接口 1110可以是通用串行总线(USB) 接口、IEEE 1394接口或任何其它合适的接口。除了接收经处理的下游话务1220之外，用户端设备1112还可以经由有线调制解 调器1100通过有线网络1108的上游信道1222发送数据。接口 1110把来自用户端设备 1112的数据发送到MAC 1210，MAC使数据格式化，然后把数据发送到QAM调制器1216。再 次，另外的实施例可以使用其它调制方案。使用这里描述的技术实现的数模转换器(DAC) 1216把经调制的数字信号转换成 模拟输出，通过放大器1224放大该模拟输出。在某些实施例中，QAM调制器可以把数字信 号位以及经调制的参考电压(VREF)两者提供给DAC1216。在该实施方式中，因此而把DAC 1216配置成乘法DAC。双工器1202在上游信道1222上把放大器1220的输出引导到有线 网络1108。在各个实施例中，QAM调制器1216、DAC 1218以及放大器1224 —般在比QAM调 制1208、宽带ADC 1206和VGA 1204的带宽低的带宽上工作。可以理解，可以把早先描述的未经缓冲的、未经分段的R-DAC技术应用于实现DAC 1218，或甚至实现在如此的收发机中的部分ADC 1206。已经参考本发明的较佳实施例特别示出和描述了本发明，熟悉本领域的技术人员 可以理解，可以进行形式上和细节上的各种改变而不偏离由所附的权利要求书包括的本发 明的范围。
权利要求
一种装置，包括具有多个子分段的第一电阻器分段，每个子分段包括一个或多个电阻器元件；具有多个子分段的第二电阻器分段，每个子分段包括一个或多个电阻器元件；用于使第一和第二分段的子分段互连的多个开关；以及具有上附加电阻器元件和下附加电阻器元件的至少一个子分段，所述上附加电阻器元件被设置在第一开关和第一相邻子分段之间，所述下附加电阻器元件被设置在所述开关中的第二开关和第二相邻子分段之间。
2.如权利要求1所述的装置，其特征在于，所述上附加电阻器元件是串联连接在第一 开关和第一相邻子分段之间的单个电阻元件，而所述下附加电阻器元件是串联连接在第二 开关和第二相邻子分段之间的电阻器元件。
3.如权利要求1所述的装置，其特征在于，选择所述上附加电阻器元件和下附加电阻 器元件中的至少一个的电阻值，以补偿由于第二电阻器分段的负载所引起的电压降。
4.如权利要求1所述的装置，其特征在于，选择所述上附加电阻器元件和下附加电阻 器元件中的至少一个的电阻值，以补偿流过所选中的开关的电流。
5.如权利要求1所述的装置，其特征在于，在所述第一和第二电阻器分段的至少一个 中的每个子分段还包括多个具有相同电阻值的单位电阻器。
6.如权利要求1所述的装置，其特征在于，在所述第一和第二电阻器分段这两者中的 每个子分段还包括多个单位电阻器，在所述第一和第二分段的每一个中的每个单位电阻器 具有与其它单位电阻器相同的电阻值。
7.如权利要求1所述的装置，其特征在于，还包括具有多个子分段的第三电阻器分段，每个子分段包括一个或多个电阻器元件；用于使第二和第三分段的子分段互连的多个开关；以及第一和第二分段这两者具有带有上附加电阻器元件和下附加电阻器元件的至少一个 子分段，所述上附加电阻器元件被设置在第一开关和第一相邻子分段之间，而所述下附加 电阻器元件被设置在所述开关中的第二开关和第二相邻子分段之间。
8.如权利要求7所述的装置，其特征在于，选择在第一分段中的每个上和下电阻器元件的电阻值，以补偿流过所选中的、用于使 第一和第二分段的子分段互连的开关的电流。
9.如权利要求8所述的装置，其特征在于，选择在第二分段中的每个上和下电阻器元件的电阻值以补偿流过所选中的、用于使第 二和第三分段的子分段互连的开关的电流。
10.如权利要求1所述的装置，其特征在于，还包括收发机，用于向第一电阻器分段传送输入信号。
11.如权利要求10所述的装置，其特征在于，所述收发机还包括媒体接入控制器，耦合成用于接收来自用户端设备的有线信号；正交幅度调制器，耦合成用于接收来自媒体接入控制器的有线信号，并且把输入信号 提供给第一电阻器分段；以及放大器，用于放大由子分段之一所提供的输出信号。
12.一种方法，包括操作设置在第一电阻器分段和第二电阻器分段之间的一个或多个开关，所述第一电阻 器分段包括多个子分段，每个子分段包括两个或多个电阻器元件，而所述第二电阻器分段 包括多个第二子分段，每个包括两个或多个电阻器元件；以及 在所述第一电阻器分段上补偿所述第二电阻器分段的负载。
13.如权利要求12所述的方法，其特征在于，补偿步骤还包括操作所述开关以把具有上附加电阻器元件和下附加电阻器元件的至少一个子分段连 接到所述第一电阻器分段，以致所述上附加电阻器元件被连接在所述开关中的第一开关和第一相邻子分段之间；以及 所述下附加电阻器元件被连接在所述开关中的第二开关和第二相邻子分段之间。
14.如权利要求13所述的方法，其特征在于，还包括把所述上附加电阻器元件作为单个电阻元件而串联连接在第一开关和第一相邻子分 段之间，以及把所述下附加电阻器作为电阻器元件而串联连接在第二开关和第二相邻子分段之间。
15.如权利要求13所述的方法，其特征在于，选择所述上附加电阻器元件和下附加电 阻器元件中的至少一个的电阻值，以补偿由于第二电阻器分段的负载所引起的电压降。
16.如权利要求13所述的方法，其特征在于，选择所述上附加电阻器元件和下附加电 阻器元件的至少一个的电阻值，以补偿流过所选中的开关的电流。
17.如权利要求12所述的方法，其特征在于，在第一和第二电阻器分段的至少一个中 的每个子分段还包括多个具有相同电阻值的单位电阻器。
18.如权利要求12所述的方法，其特征在于，在第一和第二电阻器分段这两者中的每 个子分段还包括多个单位电阻器，每个单位电阻器具有与其它单位电阻器相同的电阻值。
19.如权利要求12所述的方法，其特征在于，还包括操作设置在第三电阻器分段和第二电阻器分段之间的一个或多个开关，所述第三电阻 器分段包括多个子分段，每个子分段包括一个和多个电阻器元件；以及在所述第二分段上 补偿所述第三分段的负载。
20.如权利要求19所述的方法，其特征在于，还包括第一和第二分段这两者包括具有上附加电阻器元件和下附加电阻器元件的至少一个 子分段，其中所述上附加电阻器元件被设置在第三开关和第三相邻子分段之间；以及 所述下附加电阻器元件被设置在所述开关中的第四开关和第四相邻子分段之间。
21.如权利要求19所述的方法，其特征在于，还包括经由上和下电阻器元件的电阻值，补偿流过所选中的、用于使第二和第三分段的子分 段互连的开关的电流。
22.如权利要求12所述的方法，其特征在于，还包括 把输入数字通信信号提供给所述第一电阻器分段。
23.如权利要求22所述的方法，其特征在于，还包括 在媒体接入控制器处接收有线信号；对来自媒体接入控制器的有线信号进行正交幅度调制，以把输入数字通信信号提供给 所述第一电阻器分段；以及放大由所述子分段之一所提供的结果信号。
全文摘要
一种电阻器串数模转换器(DAC)包括用于补偿电阻器梯形电路负载的元件和/或经由诸如开关电流消除而提供对负载的补偿。该方法减小对开关电阻值的输出电压灵敏度，同时还减小INL和DNL误差。把附加的电阻器环路任选地设置在一个或多个分段的顶部和底部处以提供第N阶电阻电流消除。
文档编号H03M1/06GK101877590SQ20101015859
公开日2010年11月3日 申请日期2010年3月30日 优先权日2009年3月31日
发明者A·莫塔蒙德 申请人:英特赛尔美国股份有限公司