专利名称：流水线模数转换器输入共模电压偏移补偿电路的制作方法
技术领域：
本发明涉及模数转换器的非理想特性的检测及补偿实现电路，特别是一种对电荷 耦合流水线模数转换器中输入共模电压偏移误差的检测及补偿电路。
背景技术：
随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然 而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字 系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部 分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的 采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样 速率和高分辨率，其功耗还应该最小化。目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数 转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器， 输入信号经过一级级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是 把总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起可以得到最终 的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中， 因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水 线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须 使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和 超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的 核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的 使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主 要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。 要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消 去高增益和超宽带宽的运算放大器的使用。电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的 模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合 流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷 包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/ 减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包 在不同存储节点间的信号处理便可以实现模数转换功能。一个电荷耦合流水线模数转换器通常包括以下模块(1) 一个电荷耦合采样保持 电路，其用于将模拟输入电压转换成对应大小成比例的电荷包，并将电荷包传输给第一级 子级电路；(2) η级基于电荷耦合信号处理技术的子级流水线电路，其用于对采样得到的电 荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；(3)最后一级 (第n+1级)电荷耦合子级流水线电路，其将第η级传输过来的电荷包重新转换成电压信 号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器， 该级电路只完成模数转换，不进行余量放大；(4)延时同步寄存器，其用于对每个子流水级 输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；(5)数字校正电路 模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转 换器数字输出码；(6)时钟信号产生电路，其用于提供前述所有电路模块工作需要的时钟 信号；(7)基准信号产生电路，其用于提供前述所有电路模块工作需要的基准信号和偏置 信号。—个基本的全差分结构电荷耦合子级流水线电路包括2个用于传输电荷信号的 本级电荷传输控制开关、2个存储差分电荷信号的电荷存储节点、多个连接到电荷存储节点 的电荷存储电容、多个比较器，多个受比较器输出结果控制的基准电荷选择电路，2个连接 到本级电荷存储节点的下一级子级电路的电荷传输控制开关。如图1所示为一种可以采用的电荷耦合采样保持电路，该电路包括电荷传输控制 开关、通用MOS开关、采样电容和控制电路工作的时钟。这里以最简单的采样和保持两相时 钟说明电路的工作原理，实际电路的工作控制时钟将复杂得多。在采样时钟相位有效时，输 入电压信号通过开关Kts输入，将输入电压Vinp和Virm连接到采样电容的顶极板，采样电 容的底板通过开关Kbs连接到共模电压Vcmi，输入电压就以一定量电荷的形式存储在采样 电容上；保持时钟相位有效时，采样电容的顶极板通过开关Kth连接到共模电压Vcmi，采样 电容的底极板通过电荷传输控制开关将前半时钟相位采样得到的电荷包传输给第一级子 级流水线电路，完成采样保持功能。整个采样保持过程中，输入全差分电压信号大小分别为Vinp和Virm，输出对应电 荷包大小为Qp和Qn，在理想情况下它们之间具有如下关系式Qd = Qp-Qn = Vd 氺 Cs = (Vinp-Vinn) *Cs
Qcm = (^nn + ^nP + ^on + ^0P _ 2Vcmi) * Cs
(1)其中Cs为采样电容大小；Vcmi为基准共模复位信号，与输入信号大小无关；Vop/Von为输出基准共模复位信号，与输入信号大小无关。通过上式可以看出，在理想情况下采样保持电路得到的差分电荷包Qd的大小 与输入全差分电压信号Vd大小成正比关系。同样在理想情况下，输入共模电压信号
Vcm 二^保持不变，输出共模电压信号Vcmo=也保持不变，这样电
荷耦合采样保持电路所得到的共模输出电荷Qcm就保持不变。实际电路中，全差分输入信号一般是通过单端信号经片外输入采样耦合电路处理 得到相位差180°的差分互补信号。由于该输入采样耦合电路存在各类非理想特性，其输出 的差分互补信号的共模电平会出现一定幅度的波动，同时其输出差分信号的相位差也会出现一定的误差，这样ADC输入全差分信号就可能会存在一定的共模偏移误差。对于高动态 性能的ADC来说，这种输入信号所引起的共模误差的影响必须被消除或补偿。对于采用传统的开关电容技术的流水线模数转换器电路来说，其输入采样保持电 路会使用一个高增益、宽带宽OTA电路来保证电路的速度和精度，只要设计OTA的共模抑制 比达到ADC的精度要求，上述由于片外非理想特性所带来的共模偏移误差的影响完全可以 控制在ADC精度要求内。而对于图1中所示的电荷耦合采样保持电路，由于取消了高增益
运算放大器的使用，输入共模电压信号Vcm=的变化将会直接影响输出共模
电荷量Qcm，即电路没有任何共模抑制能力。因此，为提高电荷耦合流水线模数转换器的动 态性能，必须提供一种对上述电荷耦合采样保持电路中由于输入信号所引起的共模偏移误 差进行抑制和补偿的电路。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种电荷耦合流水线模数转换 器中输入共模电压偏移误差检测及补偿电路，提高电荷耦合流水线模数转换器的动态性 能。按照本发明提供的技术方案，所述电荷耦合流水线模数转换器中输入共模电压偏 移补偿电路包括输入共模检测模块，用于对输入信号的共模电平进行检测并处理得到输入共模信 号的偏移误差量；共模偏移量化模块，用于将输入共模检测模块产生的偏移误差量进行量化；移位及控制器模块，用于控制整个电路的工作并提供误差补偿模块工作所需要的 纠错码；误差补偿模块，用于根据移位及控制器模块提供的纠错码对电荷耦合流水线模数 转换器中各电荷耦合子级流水线电路的共模电荷信号进行补偿；所述移位及控制器模块包括一个控制器和一个寄存器阵列，所述寄存器阵列中寄 存器的级数和电荷耦合流水线模数转换器中电荷耦合子级流水线电路的级数相同。所述输入共模检测模块包括一个共模电压检测电路和一个对检测得到共模电压 与一个基准电压进行相减并将差值进行放大的有源运算电路。所述误差补偿模块对各级电荷耦合子级流水线电路中共模电荷大小进行补偿的 方法为保持各级电荷耦合子级流水线电路中电荷存储节点的存储电容C不变而调整电荷 存储节点上的电压V。所述电荷存储节点上需要补偿的电压ΔΥ满足下式Δ V = Δ Qcm/C其中C 被补偿子级流水线电路中电荷存储节点电容值；Δ V:需补偿的电压值；Δ Qcm 要调整补偿的共模电荷大小。在每个时钟周期，在电荷包由当前电荷存储节点向目标电荷存储节点传输之前，所述误差补偿模块必须已经完成对目标电荷存储节点的共模电荷大小的补偿。所述移位及控制器模块中，当控制时钟处于时钟周期的采样相时，所有奇数级寄 存器处于接收前级电路输出数据码并产生新输出纠错码的状态，而所有偶数级寄存器在向 其后一级寄存器电路传输误差量化码的同时保持其输出纠错码不变；当控制时钟处于时钟 周期的保持相时，所有奇数级和偶数级寄存器的状态发生互换，所有奇数级寄存器在向其 后一级寄存器电路传输误差量化码的同时保持其输出纠错码不变，而所有偶数级寄存器则 处于接收前级电路输出数据码并产生新输出纠错码的状态。所述移位及控制器模块中，每经历一个时钟周期之后，存储在每级寄存器中的数 据向后级寄存器移位传输一次，最后一级寄存器除外。本发明实施方案的优点是能够自动检测全差分结构电荷耦合流水线模数转换器 中由于输入信号共模信号非理想特性所引起的共模偏移误差，并对该共模偏移误差进行量 化和补偿，以克服输入差分信号共模偏移所造成的误差对现有电荷耦合流水线模数转换器 的动态性能的限制问题，进一步提高现有电荷耦合流水线模数转换器的转换性能。
图1为一种电荷耦合采样保持电路的电路原理图；图2为本发明中对输入共模电压偏移误差补偿电路结构图；图3为本发明输入共模电压偏移误差补偿电路的应用框图；图4为本发明中输入共模电压偏移误差检测电路；图5为本发明中对检测得到的输入共模电压偏移误差进行量化的电路；图6为本发明中移位及控制器模块的电路结构；图7为本发明中输入共模偏移误差补偿模块电路结构；图8为本发明中输入共模偏移误差补偿单元电路的结构；图9为本发明在1. 5bit/级电荷耦合子级流水线电路中的一种具体应用。
具体实施例方式下面将结合附图对本发明优选实施例进行详细说明。对于图1中所示的电荷耦合采样保持电路，输入共模电压信号ρ Vinn+ Vmp
Vcm= 2
的变化将会直接影响输出共模电荷量Qcm。若输入共模电压信号Vcm的变化量为AVcm，则 采样保持电路输出电荷包中所引入的共模电荷变化量AQcm= AVcn^Cs。在电荷耦合流水 线模数转换器中，电荷耦合采样保持电路采样得到的电荷包将会送到后续各级电荷耦合子 级流水线电路中进行逐级比较量化处理。而后续各级电荷耦合子级流水线电路对输入电荷 包进行处理时其共模电荷包大小一般保持不变并且其值大小被设置为和电荷耦合采样保 持电路理想状态下的输出共模电荷包相等。以第一级电荷耦合子级流水线电路为例，若ADC 片外输入信号引起了电荷耦合采样保持电路输出共模电荷包由Qcm变化量了 AQcm，而此 时的第一级子级流水线电路所设定的共模电荷大小仍然为Qcm，这样电荷耦合采样保持电 路输出和第一级电荷耦合子级流水线电路之间就存在一个共模电荷差量AQcm。在该采样 得到的电荷包由电荷耦合采样保持电路的输出向第一级电荷耦合子级流水线电路传输时，由于该共模电荷差值AQcm的存在，电荷传输节点之间的在开始电荷传输时所存在的初始 电势差就会出现相应的变化，而该电势差的变化会影响电荷包的传输效率和传输速度，从 而引起电荷传输误差。若采用一种方法在上述电荷耦合采样保持电路输出和第一级电荷耦合子级流水 线电路之间电荷传输之前，在第一级电荷耦合子级流水线电路中补偿一个共模电荷差值 AQcm，使第一级电荷耦合子级流水线电路的共模电荷大小与电荷耦合采样保持电路输出 共模电荷大小相等。那么在电荷传输时，电荷耦合采样保持电路输出与第一级电荷耦合子 级流水线电路两个电荷传输节点之间的电势差就可以恢复到理想的初始设定值，从而保证 电荷传输精度。要实现上述通过对后续各电荷耦合子级流水线电路中共模电荷进行补偿达到调 整各电荷耦合子级流水线电路的共模大小与采样保持电路采样得到共模信号大小相等，从 而达到抑制和补偿片外输入共模电压偏移误差的功能。需要提供一个对电路中输入共模电 压的偏移量AVcm进行检测的电路、一个对电路中输入共模电压的偏移量AVcm进行量化 的电路和一个对由该输入共模电压的偏移所引起的共模电荷量误差AQcm进行补偿的电 路。如图2所示为本发明电荷耦合流水线模数转换器中输入共模电压偏移误差检测 和补偿电路结构框图。该输入共模偏移误差检测和补偿电路结构包括输入共模偏移检测 模块21、共模偏移误差量化模块22、移位及控制器模块23和误差补偿模块24。其中，输入 共模偏移检测模块21用于对输入信号的共模电平进行检测并进行处理，得到输入共模信 号的偏移误差量；共模偏移误差量化模块22用于将输入共模偏移检测模块21产生的输入 共模信号的偏移误差量进行量化；移位及控制器模块23作用在于控制整个共模检测及补 偿电路的工作，提供误差补偿模块24工作所需要的纠错码；误差补偿模块24作用在于根据 移位及控制器模块提供的纠错码对电荷耦合流水线模数转换器中各电荷耦合子级流水线 电路的共模电荷信号进行补偿。图2中电路的工作原理为输入共模偏移检测模块21首先对输入信号的共模电平 进行检测得到输入共模电平，并将该输入共模电平与基准共模电平进行比较处理得到输入 共模信号的偏移误差量，并将输入共模偏移误差传输给共模偏移误差量化模块22 ；共模偏 移误差量化模块22将接收到的共模偏移误差进行量化，并将量化结果输出到移位及控制 器模块23 ；控制器模块23对该量化结果进行处理判断，并产生误差补偿模块24工作所需 要的纠错码EN ；误差补偿模块24根据移位及控制器模块提供的纠错码对电荷耦合流水线 模数转换器中各电荷耦合子级流水线电路进行共模误差补偿，移位及控制器模块控制误差 补偿电路逐级对各电荷耦合流水线共模电荷大小进行补偿，先补偿第一级子级电路，然后 补偿第二级子级电路，依次补偿，直到补偿完最后一级子级电路。图3为本发明输入共模电压偏移误差补偿电路在电荷耦合流水线模数转换器信 号处理通道中的应用框图。模数转换器中信号处理通路30包括电荷耦合采样保持电路 300、η级基于电荷耦合信号处理技术的流水线子级电路(301 303)、最后一级(第η+1 级)电荷耦合子级流水线电路304。电路工作原理说明同样采用最简单的采样和保持两相 时钟说明。当电路控制时钟开始进入采样相时，输入差分模拟信号Vinp和Virm在进入信号处理通路30的同时进入本发明之共模偏移补偿电路的输入共模偏移检测模块。输入差分 模拟信号Vinp和Virm在被电荷耦合采样保持电路300处理的同时，也被输入共模偏移检 测电路31和共模偏移误差量化电路32检测处理并产生N-bit的误差量化码D(O)。并且在 电荷耦合采样保持电路将采样得到的电荷包由采样保持电路的输出向第一级电荷耦合子 级流水线电路传输之前，共模偏移误差量化电路32应已经将产生的N-bit误差量化码D (0) 传输给移位及控制器模块使之产生有效的纠错码EO (0)，并且在EO (0)的控制下误差补偿 模块34已经准备好了第一级电荷耦合子级流水线电路的补偿输出信号。即电荷耦合采样 保持电路300在由采样相向保持相切换时，电荷包所要传输的目标节点(第一级电荷耦合 子级流水线电路301)的共模电荷大小已经经过补偿。当电路控制时钟开始进入保持相时，在电荷耦合采样保持电路300完成由采样相 向保持相切换后，电荷耦合采样保持电路将采样相采样得到的电荷包由采样保持电路的输 出向第一级电荷耦合子级流水线电路传输；整个保持相过程中，误差补偿模块对第一级子 级流水线电路的补偿信号将保持不变；但同时，移位及控制器模块33将电路在采样相得到 的N-bit误差量化码D(O)由第一级子级流水线电路数据寄存器组向第二级子级流水线电 路数据寄存器组移动，产生用于对第二级电荷耦合子级流水线电路进行补偿所需要的纠错 码El (0)，并且在El (0)的控制下误差补偿模块34将准备好用于第二级电荷耦合子级流水 线电路的共模补偿输出信号。当电路控制时钟开始进入下一个时钟周期的采样相时，电荷耦合采样保持电路 300、输入共模偏移检测电路31和共模偏移误差量化电路32重复前一个时钟周期的工作， 并得到一组新的N-bit误差量化码D(I)；新产生的N-bit误差量化码D(I)将会被传输到 移位及控制器模块33并产生一组用于对第一级子级流水线电路进行共模补偿所需要的新 的纠错码EO (1)，并且在EO (1)的控制下误差补偿模块34将准备好用于第一级电荷耦合子 级流水线电路的新的补偿输出信号；同时第一级电荷耦合子级流水线电路将前一保持时钟 相进行电荷余量处理之后的余量电荷包向共模电荷已经经过纠错码El(O)补偿后的第二 级电荷耦合子级流水线电路传输。当电路控制时钟开始进入下一个时钟周期的保持相时，电荷耦合采样保持电路 300、输入共模偏移检测电路31和共模偏移误差量化电路32重复前一个时钟周期的工作， 电荷耦合采样保持电路将采样相采样得到的电荷包由采样保持电路的输出向第一级电荷 耦合子级流水线电路传输；同样，整个保持相过程中，误差补偿模块对第一级子级流水线电 路的补偿信号将保持不变；但同时，移位及控制器模块33将电路在第二个时钟采样相得到 的新N-bit误差量化码D(I)由第一级子级流水线电路数据寄存器组向第二级子级流水线 电路数据寄存器组移动，产生用于对第二级电荷耦合子级流水线电路进行补偿所需要的纠 错码El (1)，并且在El (1)的控制下误差补偿模块34将准备好用于第二级电荷耦合子级流 水线电路的一个新的共模补偿输出信号。当第三个时钟周期到来时，电荷耦合采样保持电路和各级级子级流水线电路采用 相同的方式工作；输入共模偏移检测电路31和共模偏移误差量化电路32同样重复前一时 钟周期的工作，并产生一组新的N-bit共模误差量化码D (2)；移位及控制器模块33在根据 误差量化码D(2)产生新的纠错码E0(2)的同时，还将前两个时钟周期产生的误差量化码 D(I)和D(O)向后移位，产生El(I)和E2(0)；误差补偿模块34产生由D(2)、D(1)和D(O)控制的用于第一、第二和第三级电荷耦合子级流水线电路所需要的共模补偿信号。当后续时钟周期到来时，电荷耦合采样保持电路300、各级电荷耦合子级流水线 电 路、输入共模偏移检测电路31和共模偏移误差量化电路32同样重复前一时钟周期的工作， 并陆续产生各组新的N-bit共模误差量化码D (3)、D(4)、D (5)……；移位及控制器模块33 在根据各组新误差量化码D (3)、D(4)、D(5)……以及以往时钟周期产生的误差量化码D(O)、 D(I)、D(2)……不断向后移位产生误差补偿模块34所需要的新纠错码；误差补偿模块34根 据移位及控制器模块33所提供的不断更新的新纠错码产生各级电荷耦合子级流水线电路 所需要的共模补偿信号。图4所示为本发明中输入共模电压偏移误差检测模块的一种实现电路原理图。电 路包括两大功能模块，第一功能模块为共模电压检测模块，第二功能模块为共模电压偏移 误差检测电路。第一功能模块由两个一端连接到Vci、另外一端分别连接到差分输入信号 Vinn和Vinp的阻值大小相等的电阻Rc组成，其作用在于对差分输入信号Virm和Vinp的
共模电压进行检测，得到大小=的输入共模电压信号。第二功能模块为具
有放大作用的有源减法器电路，电路由4个电阻Rl、R2、R3和Rf借助一个采用全差分结构 运算放大器负反馈实现减法及放大功能，得到大小为Vci和基准共模信号Vcm_ref差值被 放大之后的输出偏移误差量Vcm_in输出。之所以将共模偏移误差量进行放大，是因为偏移 量Vcm_in的值一般较小，若不进行放大，则紧随其后的误差量化电路在对偏移误差量Vcm_ in进行高精度量化的难度将会很大。图5所示为本发明中一种可以使用的对检测得到的输入共模电压偏移误差进行 量化的电路。电路实际上就是一个N位的全并行结构模数转换器电路。选择全并行结构 模数转换器电路是因为该结构模数转换器可以实现最快的量化速度，而本发明中共模检测 和补偿电路的速度要求较高，共模检测电路的速度应高于所补偿电荷耦合模数转换器的速 度。但是，采用该结构量化器电路在实现高精度量化精度时会消耗较多的功耗，因此实际应 用时对于量化器精度的选择应该综合考虑功耗、速度、精度等多种因素进行折中选择。图6所示为本发明中移位及控制器模块的电路结构框图。整个移位及控制器模块 60其内部模块包括一个控制器61和一个M位寄存器阵列，其中M位寄存器阵列由n+1级M 位寄存器(621、622、…、62n、62n+l)组成。控制器模块61控制n+1级M位寄存器的工作 存储状态，控制各组M位寄存器根据输入的M位数据产生纠错码EO En+1，并不断将本级 M位寄存器中存储的M位数据转移到紧随其后的后一组M位寄存器中。控制器的实现可以 采用一个高性能状态机实现，也可以采用一个嵌入式MCU控制，控制器的控制时钟应与电 荷耦合流水线模数转换器中各子级流水线电路控制时钟同步。上述说明中，M为寄存器的位 数，其取值可以是任意正整数。前面所述的N-bit误差量化码D(O)的N应当KNSM。图6中电路工作情况如下。当控制时钟开始进入第一个时钟周期的采样相时，共模偏移误差量化电路32产 生的N-bit误差量化码D(O)被输入到第一级M位寄存器621中，并且在时钟相位切换之前 产生第一级M位寄存器621的输出纠错码EO(O)；此时其他所有奇数级M位寄存器工作状 态相同，处于接收前级电路输出数据码的并产生新输出纠错码的状态；而所有偶数级M位 寄存器在向其后一级M位寄存器电路传输误差量化码的同时保持其输出纠错码不变；只不过此时除第一级M位寄存器之外所有其他各级M位寄存器电路的输出均为初始码，因为输 入共模偏移误差量化信号仅传输到第一级寄存器，内部其他各级寄存器电路所使用的共模 偏移误差量化信号均为初始值。在时钟相位由采样相向保持相切换后，所有奇数级和偶数 级M位寄存器的状态发生互换；第一级M位寄存器621 —方面保持其输出纠错码EO (0)保 持不变，一方面将误差量化码D(O)传输给其后的第二级M位寄存器622，此时，所有奇数级 M位寄存器的工作状态相同；而所有偶数级M位寄存器则处于接收前级电路输出数据码并 产生新输出纠错码的状态。 当下一时钟周期到来时，整个移位寄存器阵列重复前一周期的工作，不过前一时 钟周期时输入的误差量化码D (0)数据已经被传输到第二级M位移位寄存器，而第一级M位 移位寄存器接收共模偏移误差量化电路32新产生的误差量化码D(I)，其他各级寄存器的 与前一时钟周期数据状态相同。整个移位及控制器模块33在电路每经历一个时钟周期之后，存储在M位寄存器中 的数据向后级M位寄存器移位传输一次，最后一级除外。电路工作状态的切换和各级电荷 耦合子级流水线电路的工作状态切换同步，且M位寄存器阵列中寄存器的级数和电荷耦合 模数转换器中电荷耦合子级流水线电路的级数相同(都是n+1级)。图7所示为本发明中输入共模偏移误差补偿模块电路结构框图。误差补偿模块70 其内部包括n+1个共模补偿单元(71、72、…、7n、7n+l)，共模补偿单元的个数和电荷耦合 模数转换器中电荷耦合子级流水线电路的级数相同。n+1个共模补偿单元(71、72、…、7η、 7η+1)分别根据移位及控制器模块提供的n+1组纠错码(E0、E1、-,En-UEn)产生用于各 级电荷耦合子级流水线电路的共模补偿信号。在电荷耦合流水线模数转换器中，信号电荷以电荷包大小的形式表示，而电荷包 大小可采用Q = C*V的形式具体实现，因此要实现对电路中的共模电荷进行补偿，可以通过 改变电路中电荷存储节点的电压V或者存储电容C来实现。实际电路中，当电路在工艺线 上被制造出来以后，电路的物理器件大小均为固定不变，要实现对电容C大小的线性调整 会相当困难，而偏置电压则可以通过外部信号进行线性调整。因此，采用保持电容C不变， 而调整偏置基准电压V的方法相对更易于实现。假设要调整补偿的共模电荷大小为Δ Qcm，则需要在电荷存储节点的电压上提供 一个Δ V的补偿电压量，Δ V满足下式Δ V = Δ Qcm/C其中C 被补偿子级流水线电路中电荷存储节点电容值；Δ V:需补偿的电压值；Δ Qcm:要调整补偿的共模电荷大小。图8所示即为本发明中采用调整偏置基准电压V方式的输入共模偏移误差补偿 单元电路原理图。误差补偿单元电路80包括一个工作状态控制开关81，用于对基准电压 Vref进行分压的第一电阻820、第二电阻821和第三电阻822以及调整输出电压的M_bit DAC (数模转换器)83。当模数转换器进入正常工作模式时，控制信号置0，工作状态控制开 关81导通，第一电阻820、第二电阻821和第三电阻822对基准电压Vref进行分压得到一 个初始电压输出VrO，由图6中移位及寄存器电路产生的M位纠错码将会作为M-bit电流型DAC 83的控制码产生一个到地的纠错电流Ic，纠错电流Ic流经第三电阻822到地，这样就 会在电阻822上叠加一个AV= IcX R822的电压量，输出到基准信号输出电路的电压Vset = VrO+Δ V0因此，只要控制M位纠错码便可以实现改变输出基准电压的目的。实际应用时，上述共模补偿单元电路实现采用分布式结构，一般电荷耦合流水线 模数转换器中所使用电荷耦合子级流水线电路数目可以达到十几个，这样对该模数转换器 进行共模补偿所要使用的共模补偿单元的数目就比较多。而共模补偿单元电路的校准精度 取决于其内部M-bit电流型DAC的精度，显然DAC位数越高其精度越高，同时功耗和面积也 越大。因此，共模补偿模块复杂度和补偿精度取决于其内部所使用共模补偿单元电路的个 数和精度。实际应用时只能根据具体需求适当折衷。图9为本发明在电荷耦合流水线模数转换器中1. 5bit/级电荷耦合子级流水线电 路中的一种具体应用。图9中的典型全差分结构实现的1. 5bit/级电荷耦合子级流水线电 路由全差分的信号处理通道90p和90η构成，电路包括2个本级电荷传输控制开关(91ρ和 91η)、2个电荷存储节点(94ρ和94η)、6个连接到电荷存储节点的电荷存储电容、2个比较 器，2个受比较器输出结果控制的基准电荷选择电路(93ρ和93η)，2个连接到本级电荷存储 节点的下一级子级电路的电荷传输控制开关(92ρ和92η)。 电路正常工作时，前级电路所产生差分电荷包首先通过91ρ和91η传输并存储在 本级电荷存储节点94ρ和94η，比较器对差分电荷包输入所引起的节点94ρ和94η之间的电 压差变化量与基准信号Vrp和Vrn进行比较，得到本级2位量化输出数字码DlDO ；数字输 出码DlDO将输出到延时同步寄存器，同时DlDO还将会控制本级的基准信号选择电路91ρ 和93η，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容底板，对由 前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后， 电路完成本级差分余量电荷包由本级向下一级传输，复位信号Vset对本级差分电荷存储 节点94ρ和94η进行复位，完成1. 5bit/级电荷耦合流水线子级电路一个完整时钟周期的 工作。图9所述电路中输入电荷包信号分别存储在电荷存储节点94p和94η上。要实 现上述通过保持电容C不变，而调整偏置基准电压V的方法实现对1. 5bit/级电荷耦合子 级流水线电路中共模电荷大小的调整，只要调整电荷存储节点94p和94η上的一个共模偏 置电压信号即可实现。图9中采用的调整方式为对电荷存储节点94ρ和94η上的复位电压 Vset进行补偿。通过调整其他共模偏置电压信号也可以实现同样的功能，在此不再举例。在前级电路所产生差分电荷包通过9Ip和91η传输进入本级1. 5bit/级电荷耦合 子级流水线电路电荷存储节点94p和94η之前，共模补偿单元电路的提供的共模补偿信号 Vset应该已经准备好。当电路完成本级差分余量电荷包由本级向下一级传输后，经过重新 补偿的复位信号Vset对本级差分电荷存储节点94ρ和94η进行复位，以准备迎接下一个具 有不同共模电荷大小的差分电荷包的输入，完成1.5bit/级电荷耦合流水线子级电路一个 完整时钟周期的工作。 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种电荷耦合流水线模数转换器中输入共模电压偏移补偿电路，其特征是包括输入共模检测模块，用于对输入信号的共模电平进行检测并处理得到输入共模信号的偏移误差量；共模偏移量化模块，用于将输入共模检测模块产生的偏移误差量进行量化；移位及控制器模块，用于控制整个电路的工作并提供误差补偿模块工作所需要的纠错码；误差补偿模块，用于根据移位及控制器模块提供的纠错码对电荷耦合流水线模数转换器中各电荷耦合子级流水线电路的共模电荷信号进行补偿；所述移位及控制器模块包括一个控制器和一个寄存器阵列，所述寄存器阵列中寄存器的级数和电荷耦合流水线模数转换器中电荷耦合子级流水线电路的级数相同。
2.根据权利要求1所述输入共模电压偏移补偿电路，其特征在于所述输入共模检测模 块包括一个共模电压检测电路和一个对检测得到共模电压与一个基准电压进行相减并将 差值进行放大的有源运算电路。
3.根据权利要求1所述输入共模电压偏移补偿电路，其特征是所述误差补偿模块对各 级电荷耦合子级流水线电路中共模电荷大小进行补偿的方法为保持各级电荷耦合子级流 水线电路中电荷存储节点的存储电容C不变而调整电荷存储节点上的电压V。
4.根据权利要求3所述输入共模电压偏移补偿电路，其特征是所述电荷存储节点上需 要补偿的电压ΔV满足下式Δ V = Δ Qcm/C 其中C 被补偿子级流水线电路中电荷存储节点电容值；AV 需补偿的电压值；AQcm 要调整补偿的共模电荷大小。
5.根据权利要求1所述输入共模电压偏移补偿电路，其特征是在每个时钟周期，在电 荷包由当前电荷存储节点向目标电荷存储节点传输之前，所述误差补偿模块必须已经完成 对目标电荷存储节点的共模电荷大小的补偿。
6.根据权利要求1所述输入共模电压偏移补偿电路，其特征是所述移位及控制器模块 中，当控制时钟处于时钟周期的采样相时，所有奇数级寄存器处于接收前级电路输出数据 码并产生新输出纠错码的状态，而所有偶数级寄存器在向其后一级寄存器电路传输误差量 化码的同时保持其输出纠错码不变；当控制时钟处于时钟周期的保持相时，所有奇数级和 偶数级寄存器的状态发生互换，所有奇数级寄存器在向其后一级寄存器电路传输误差量化 码的同时保持其输出纠错码不变，而所有偶数级寄存器则处于接收前级电路输出数据码并 产生新输出纠错码的状态。
7.根据权利要求6所述输入共模电压偏移补偿电路，其特征是所述移位及控制器模块 中，每经历一个时钟周期之后，存储在每级寄存器中的数据向后级寄存器移位传输一次，最 后一级寄存器除外。
全文摘要
本发明提供了一种对电荷耦合流水线模数转换器中输入共模偏移误差进行检测和补偿的电路。该电路包括一个用于对输入信号共模电平进行检测处理的输入共模检测模块、一个用于将检测得到的偏移误差量进行量化的共模偏移量化模块、一个用于控制整个电路工作并提供纠错码的移位及控制器模块、一个用于根据所产生纠错码对各电荷耦合子级流水线电路的共模电荷信号进行补偿的误差补偿模块。本发明实施方案的优点是能够自动检测电荷耦合流水线模数转换器中由于输入信号的共模偏移误差，并对该共模偏移误差进行量化和补偿，以克服输入信号共模偏移误差对现有电荷耦合流水线模数转换器的动态性能的限制，进一步提高现有电荷耦合流水线模数转换器的转换性能。
文档编号H03M1/12GK101882929SQ20101022052
公开日2010年11月10日 申请日期2010年6月30日 优先权日2010年6月30日
发明者于宗光, 季惠才, 张甘英, 陈珍海, 黄嵩人 申请人:中国电子科技集团公司第五十八研究所