专利名称：应用于全差分运放电路的连续时间共模反馈电路的制作方法
专利说明本发明涉及一种反馈稳压、稳流保护电路，尤其具体涉及到应用于高精度全差分 运放电路，能抑制共模噪声产生，提高电路稳定性的连续时间共模反馈电路，属于集成电子 电路设计领域。
背景技术：
全差分运放电路由于具有高输出摆幅和对电源等共模噪声的抑制而成为常用电 路形式，其设计的关键和难点是共模反馈电路的设计。原因是在高增益放大器中，输出共 模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定。共模反馈电路一般分为两个部分共模检测电路和比较放大器电路。基本原理是 通过共模检测电路检测出输出共模电压，然后输入比较放大器电路和预先指定的输出共模 参考电压相比较，将他们的差值放大并返回到原电路对输出共模电压的偏移进行校正。共 模反馈电路的工作失当会，一方面会造成输出共模电压波动，破坏差分输出信号；另一方 面，输出共模偏离参考电压会导致差分输出摆幅受限，严重影响全差分电路性能。共模反馈电路通常可分为连续时间共模反馈电路和开关电容共模反馈电路。其 中开关电容共模反馈电路的反馈控制是离散的，由于其应用的局限性，故其电路结构的研 究一直沿用至今，鲜有变化。而连续时间共模反馈电路对共模电压偏移的校准是连续进行 的。但传统该连续时间共模反馈电路的输入端可能出现非常大的共模电平(即使它是瞬时 的)，这将导致输入对管关断，输出电平接近电源电压。由于此时差模回路中断，整个外环呈 现共模正反馈。这就会使运放呈现“锁死状态”。这种情况很可能发生在电路的启动过程之 中。此外，虽然传统共模反馈电路控制尾电流可以增强稳定性，提供最低电路保护，但 由于全差分运放电路提供了比较大的输出摆幅，大信号共模信号容易出现跌落现象，尤其 当传统共模反馈电路没有提供最大电流保护的情况下，输出短路时易烧毁芯片。
发明内容
鉴于上述现有技术中两种典型自举开关形式存在的缺陷，本发明的目的是提出一 种自举开关电路，采用较小的芯片面积以支持更高的输入信号范围并保持更快的响应速度。本发明的目的，将通过以下技术方案得以实现应用于全差分运放电路的连续时间共模反馈电路，其特征在于所述连续时间共 模反馈电路连接于全差分运放电路的共源共栅放大输出级，其中连续时间共模反馈电路包 括与全差分运放电路的输出恒流源的一个NMOS管M2共源共栅相连的PMOS管M13 ；一共模反馈输入级，为由PMOS管M14、M15、M16和M17构成的一级运放，所述PMOS 管M15、M16间共栅接入有外部接入并设定的共模参考信号V。M，且其共漏作为一级运放的输出 Vout，；
以及与所述全差分运放电路的恒流沉NMOS管M7、M8分别共源相接的线性区NMOS 管 M11、M12 ；上述NMOS管Mll和M12的漏极分别连接到全差分运放电路的共模反馈输入级M9、 MlO的源极，并且所述一级运放的输出Vout’直接与NMOS管Mil、M12的栅极相连，构成调 制全差分运放输出级的二级运放共模反馈电路。前述应用于全差分运放电路的连续时间共模反馈电路，其中该连续时间共模反馈 电路还包括一用于拉拔一级运放输出电流、由NMOS管M18、M19构成的负载单元，所述负载 单元接入一级运放，其中NMOS管M18的源极与全差分运放输出跟踪级M14、M17共漏相连； 而NMOS管M19的源极与共模输出参考级M15、M16共漏相连。前述应用于全差分运放电路的连续时间共模反馈电路，其中该全差分运放电路的 输出级为折叠共栅输出级，包括输出恒流源的NMOS管Ml、M2 ；共源共栅输出级的PMOS管 M3、M4、M5和M6 ；恒流沉NMOS管M7、M8 ；共模反馈输入级NMOS管M9、MlO ；以及输出短路保 护级的NMOS管Mil、M12。本发明应用于高精度全差分运放电路的连续时间共模反馈电路，可以避免传统技 术中的高成本和高复杂度的缺陷，以简单和低成本的方式获得高精度的全差分电路，有效 降低了芯片对工艺的依赖，提高产品质量和成品率。另一方面，本发明共模反馈电路具有较 高的增益，输出共模信号对共模参考跟踪效果优异，输出电流沉在参考值上下限幅波动，提 供全差分运放电路的最大电流保护，可防止短路电流过大而发生“锁死状态”。
图1本发明应用了连续时间共模反馈电路的全差分运放电路的实施例结构示意 图。其中A为连续时间共模反馈电路部分；B和C为A与全差分运放电路共模输出级相连及 起主要电流保护功能的部分。
具体实施例方式以下便结合实施例附图，对本发明的具体实施方式
作进一步的详述，以使本发明 技术方案更易于理解、掌握。从提高全差分运放电路共模输出稳定性及避免因电流抖动过大而导致的“锁死状 态”的目的出发，深入研究传统连续时间共模反馈电路的结构特性，本发明设计人员创新提 出了一种可应用于高精度全差分运放电路的连续时间共模反馈电路。如图1所示，是应用了连续时间共模反馈电路的全差分运放电路的实施例结构示 意图。从电路结构上来看该图示电路中的连续时间共模反馈电路是基于全差分运放电路 整体相连的。其中全差分运放电路主要是其输出级电路，基本结构包括(一 )、输出恒流源的NMOS管M1、M2，两管共源连接Vdd ；( 二 )、共源共栅输出级的PMOS管M3、M4、M5和M6，其中输出Vop和Von分别从 M3、M5和M4、M6之间引出；(三)、恒流沉匪OS管M7、M8 ；
(四)、共模反馈输入级NMOS管M9、M10；以及输出短路保护级的NMOS管M11、M12。再如图1所示，该连续时间共模反馈电路连接于全差分运放电路的共源共栅放大 输出级，其中连续时间共模反馈电路包括与全差分运放电路的输出恒流源的一个NMOS管M2共源共栅相连的PMOS管M13， 提供下述一级运放的工作电流；
一共模反馈输入级，为由PMOS管M14、M15、M16和M17构成的一级运放。其中PMOS 管M15、M16间共栅接入有外部接入并设定的共模参考信号V。M，且其共漏作为一级运放的输 出Vout’，而另一对PMOS管M14和M17分别与全差分运放电路的输出Vop和Von相连，主要 负责跟踪全差分运放的输出；以及与所述全差分运放电路的恒流沉NMOS管M7、M8分别共源相接的线性区NMOS 管Ml 1、M12，该NMOS管Ml 1和M12的漏极分别连接到全差分运放电路的共模反馈输入级M9、 MlO的源极，并且该一级运放的输出Vout’直接与NMOS管Mil、M12的栅极相连，构成调制 全差分运放输出级的二级运放共模反馈电路。通过一级运放的输出Vout’接入M11、M12的 栅极，调制全差分运放的共模反馈输入级NMOS管M9、M10上的电流，进而为全差分运放的输 出电流添加一波动限幅。作为上述实施例结构的进一步衍化，该连续时间共模反馈电路还包括一用于拉拔 一级运放输出电流、由NMOS管M18、M19构成的负载单元，该负载单元接入一级运放的结构 为NM0S管M18的源极与全差分运放输出跟踪级M14、M17共漏相连；而NMOS管M19的源极 与共模输出参考级M15、M16共漏相连。上述全差分运放电路及其连续时间共模反馈电路的工作原理从图示电路图分析 可以是场效应晶体管Ml M12构成运放折叠共栅输出级，工作于常规状态。其中M1、M2 为输出恒流源，M3、M4、M5和M6构成输出级共源共栅结构，M7、M8为恒流沉，M9、M10构成共 模反馈输入级，且Mil、M12为正常工作状态一直出于线性区的NMOS管，主要提供一个变化 的电阻，进而改变全差分运放共模反馈输入级的电流。场效应晶体管M13 M19构成连续时间共模反馈电路，提供运放电路的共 模反馈输出。其中M14、M17跟踪运放电路的输出共模信号，M15、M16间共栅接入有 共模参考信号V。M。该较佳实施例中连续时间共模反馈电路的共模反馈输出Vout’ = ((Vop+Von) -2Vcm) *Gain，能有效提供在输出短路时的电流保护。本发明应用于高精度全差分运放电路的连续时间共模反馈电路，可以避免传统技 术中的高成本和高复杂度的缺陷，以简单和低成本的方式获得高精度的全差分电路，有效 降低了芯片对工艺的依赖，提高产品质量和成品率。另一方面，本发明共模反馈电路具有较 高的增益，输出共模信号对共模参考跟踪效果优异，输出电流沉在参考值上下限幅波动，提 供全差分运放电路的最大电流保护，可防止短路电流过大而发生“锁死状态”。综上通过实施例及其附图对本发明的详细描述，旨在便于对本发明设计构思的理 解，其不作为对本发明创新性实施方式的一种限制。故凡基于上述实施例所做的各种简单 电路修改或等效替换，所形成的技术方案，均应该归入本发明申请保护的范围之中。
权利要求
应用于全差分运放电路的连续时间共模反馈电路，其特征在于所述连续时间共模反馈电路连接于全差分运放电路的共源共栅放大输出级，其中连续时间共模反馈电路包括与全差分运放电路的输出恒流源的一个NMOS管M2共源共栅相连的PMOS管M13；一共模反馈输入级，为由PMOS管M14、M15、M16和M17构成的一级运放，所述PMOS管M15、M16间共栅接入有外部接入并设定的共模参考信号VCM，且其共漏作为一级运放的输出Vout’；以及与所述全差分运放电路的恒流沉NMOS管M7、M8分别共源相接的线性区NMOS管M11、M12；所述NMOS管M11和M12的漏极分别连接到全差分运放电路的共模反馈输入级M9、M10的源极，并且所述一级运放的输出Vout’直接与NMOS管M11、M12的栅极相连，构成调制全差分运放输出级的二级运放共模反馈电路。
2.根据权利要求1所述的应用于全差分运放电路的连续时间共模反馈电路，其特征在 于所述连续时间共模反馈电路还包括一用于拉拔一级运放输出电流、由NMOS管M18、M19 构成的负载单元，所述负载单元接入一级运放，其中NMOS管M18的源极与全差分运放输出 跟踪级M14、M17共漏相连；而NMOS管M19的源极与共模输出参考级M15、M16共漏相连。
3.根据权利要求1所述的应用于全差分运放电路的连续时间共模反馈电路，其特征在 于所述全差分运放电路的输出级为折叠共栅输出级，包括输出恒流源的NMOS管M1、M2 ；共 源共栅输出级的PMOS管M3、M4、M5和M6 ；恒流沉NMOS管M7、M8 ；共模反馈输入级NMOS管 M9、MlO ；以及输出短路保护级的NMOS管Ml 1、M12。
全文摘要
本发明揭示了一种应用于全差分运放电路的连续时间共模反馈电路，包括与全差分运放电路的输出恒流源PMOS管M13；一共模反馈输出级PMOS管M15、M16间共栅接入有共模参考信号VCM，且其共漏作为一级运放的输出Vout’，而共模反馈输出级PMOS管M14、M17负责跟踪全差分运放电路的输出级；与全差分运放电路的恒流沉NMOS管M7、M8分别共源相接的线性区NMOS管M11、M12。该NMOS管M11和M12的漏极分别连接到全差分运放电路的共模反馈输入级M9、M10的源极，并且一级运放的输出Vout’直接与NMOS管M11、M12的栅极相连，构成调制全差分运放输出级的二级运放共模反馈电路。本发明共模反馈电路可使全差分运放电路的输出电流沉在参考值上下限幅波动，提供最大电流保护，防止短路电流过大而发生“锁死状态”。
文档编号H03F3/45GK101969297SQ20101029726
公开日2011年2月9日 申请日期2010年9月30日 优先权日2010年9月30日
发明者何德军, 刘扬, 周之栩, 应峰, 牟陟 申请人:思瑞浦(苏州)微电子有限公司