专利名称：低压输入缓冲器电路的制作方法
技术领域：
本发明涉及一种常用的低压输入缓冲器电路，特别涉及一种动态性能参数较高的 输入缓冲器电路。它直接应用的领域是超高速采样/保持电路领域。
背景技术：
近年来，随着A/D转换器采样速率的提高，晶体管尺寸也随之减小，其中的低压缓 冲器由于其隔离和驱动作用而大量应用于A/D转换器中。
常规的低压NMOS管输入缓冲器如图1所示。差分输入信号Vin+、Vin-分别经NMOS管 Mla、M2a射随输出为V。ut+、V。ut-，电流偏置管M3a、M4a的栅极电压由偏置电压端Vbias电压提供。 该电路结构简单、易于实现，但它存在两个问题1)输入差分信号经过缓冲器后，输出差分 信号的电压幅度下降20%左右，与当前的低压低幅度的电路设计发展要求不相适应；2)输 入管Mla、M2a的阈值电压Vth随输入信号的变化而变化，且两个输入管Mla、M2a的Vth变化不一 致，因此输入管Mla、M2a的线形度极差，严重影响缓冲器的动态性能，其动态指标SFDR (无杂 散动态范围)不会超过75dB，因而常规的输入缓冲器很难应用于动态性能要求较高的采样 /保持电路中。发明内容
为克服上述常规输入缓冲器电路的电压下降幅度大和SFDR较低的问题，本发明 提供一种用于超高速采样/保持电路的低压输入缓冲器电路，且本发明电路结构简单、便 于使用。
为实现上述目的，本发明解决上述技术问题所采取的技术方案在于一种低压输 入缓冲器电路，它含有
一个主缓冲单元，包括
NMOS晶体管M1 M4，其中，M1的栅极接低压输入缓冲器电路的正输入端Vin+，M1 的漏极接电源V^M1的源极与M3的漏极连接在一起，其连接点为低压输入缓冲器电路的正 输出端V。ut+，M1的衬底端与M5的源极相接，M2的栅极接低压输入缓冲器电路的的负输入端 Vin-,M2的漏极接电源Vrc，M2的源极与M4的漏极连接在一起，其连接点为低压输入缓冲器电 路的负输出端V。ut-，M2的衬底与M6的源极相接，M3、M4的栅极均与输入偏置电压端Vbias相 接，M3、M4的源极与衬底均接地；和
一个辅助缓冲单元，包括
NMOS晶体管M5 M8，其中,M5的栅极接低压输入缓冲器电路的正输入端Vin+，M5的 漏极接电源v。。，M5的源极和衬底与M7的漏极连接在一起，并与M1的衬底相接，M6的栅极接 低压输入缓冲器电路的的负输入端Vin_，M6的漏极接电源V。。，M6的源极和衬底与M8的漏极 连接在一起，并与M2的衬底相接，M7、M8的栅极接均与输入偏置电压端Vbias相接，M7、M8的源 极与衬底均接地。
所述匪OS晶体管MpM^MpM6均为深阱匪OS管，所述匪OS管M3、M4、M7、M8均为常规NMOS管。
有益效果
本发明的一种低压输入缓冲器电路，包括一个主缓冲单元和一个辅助缓冲单元， 与常规的低压输入缓冲器电路相比，它具有以下特点
1.由于本发明电路中的输入管MpM2的衬底与源极间的电压差值很小，不超过 20mV，因而M1和礼的体效应影响非常小，消除了输入管M1J2的体效应影响，使本发明电路 的输出电压幅度下降仅为3% 5%，而常规输入缓冲器电路的输出电压下降幅度一般为 20%左右。
2.由于本发明电路中的输入管M1J2的阈值电压Vth不随输入信号的变化而变化， 消除了由于输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散 动态范围SFDR可达85dB以上，而常规输入缓冲器电路的SFDR —般不超过75dB。
图1是常规的低压输入缓冲器电路的电路原理图2是本发明的低压输入缓冲器电路的电路图。
具体实施方式
本发明的具体实施方式
不仅限于下面的描述，现结合附图加以进一步说明。
本发明具体实施的具有电压幅度下降较小和动态性能较高的缓冲器电路的电路 图如图2所示。它由一个主缓冲单元和一个辅助缓冲单元组成。主缓冲单元包括NMOS管 M1 M4，此单元作为主缓冲电路，输入信号经输入管M1和M2射随输出。辅助缓冲单元包括 NMOS管M5 M8,此单元作为辅助缓冲电路，为主缓冲单元中的输入管M1和M2的衬底提供偏 置电压，此偏置电压能跟随输入信号的变化而变化。
图2中的具体连接关系、作用关系与本说明书的发明内容部分相同，此处不再重 复。它的工作原理如下
主缓冲单元电路与常规的缓冲电路形式一样。由于标准NMOS管的衬底电压一般 全都接到地上的原因，输入管M1和M2采用深阱NMOS管，其衬底电压可以接不同电位；辅助 缓冲单元电路在结构上与主缓冲单元电路基本一致，其尺寸关系如下表达式(1)所示
^- = ^ ⑴ WM| Wm3
其比值一般为5% 10%，其中W为管子的栅极宽度，M1和M2的尺寸相同，M3和M4 的尺寸相同，M5和M6的尺寸相同，M7和M8的尺寸相同。辅助缓冲单元中M5的源极电压和M6 的源极电压同样能分别跟随差分输入信号Vin+和Vin-的变化，且M5和M6的源极分别与M1 和M2的衬底相接，所以M1或M2的源极与衬底间的电压差值Vsb很小，不超过20mV。
在体效应存在的情况下，NMOS管的阈值电压Vth的表达式如(2)所示
Vth =Vth0(2)
其中，在管子尺寸固定情况下，Vthc^P外为恒定值，Vsb是NMOS管的源极到衬底间的 电压差。差分输出信号表达式如( 所示
权利要求
1.一种低压输入缓冲器电路，其特征在于包括一个主缓冲单元，包括NMOS晶体管M1 M4，其中，M1的栅极接低压输入缓冲器电路的正输入端Vil^J1的漏极 接电源V^M1的源极与M3的漏极连接在一起，其连接点为低压输入缓冲器电路的正输出端 Vout+, M1的衬底端与M5的源极相接，M2的栅极接低压输入缓冲器电路的的负输入端Vin-，M2 的漏极接电源Vcc, M2的源极与M4的漏极连接在一起，其连接点为低压输入缓冲器电路的负 输出端V。ut_，M2的衬底与M6的源极相接，M3、M4的栅极均与输入偏置电压端Vbias相接，M3、M4 的源极与衬底均接地；和一个辅助缓冲单元，包括NMOS晶体管M5 M8，其中,M5的栅极接低压输入缓冲器电路的正输入端Vin+，M5的漏极 接电源V。。，M5的源极和衬底与M7的漏极连接在一起，并与M1的衬底相接，M6的栅极接低压 输入缓冲器电路的的负输入端Vin-，M6的漏极接电源V。。，M6的源极和衬底与M8的漏极连接 在一起，并与M2的衬底相接，M7、M8的栅极接均与输入偏置电压端Vbias相接，M7、M8的源极与 衬底均接地。
2.根据权利要求1所述的低压输入缓冲器电路，其特征在于所述NMOS晶体管Μ”M2、 M5、M6均为深阱匪OS管，所述匪OS管M3、M4、M7、M8均为常规匪OS管。
全文摘要
本发明涉及一种低压输入缓冲器电路，它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比，它具有以下特点1)由于消除了输入管M1、M2的体效应影响，本发明电路的输出电压幅度下降仅为3％～5％，而常规输入缓冲器电路的输出电压下降幅度为20％左右；2)由于输入管M1、M2的阈值电压Vth不随输入信号的变化而变化，消除了由输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。
文档编号H03K19/0185GK102035535SQ20101052719
公开日2011年4月27日 申请日期2010年11月2日 优先权日2010年11月2日
发明者叶荣科, 张正平, 张磊, 朱璨, 王永禄 申请人:中国电子科技集团公司第二十四研究所