专利名称：一种利用衬体偏置效应消除运放失调电压的方法及其结构的制作方法
技术领域：
本发明涉及CMOS工艺下的运算放大器的技术领域，其具体为一种利用衬体偏置 效应消除运放失调电压的方法，本发明还提供了使用该方法的结构。
背景技术：
CMOS工艺发展突飞猛进，以其低廉的价格，低功耗，高集成度成为当今最重要的芯 片生产工艺。基于CMOS工艺的各种应用领域的产品层出不穷。运算放大器作为电子系统 的一个基本的模块，有着广泛的应用，其自身性能很大程度上影响着系统的性能。理想的运放，各器件是对称，但在CMOS生产工艺中，由于制造工艺的波动，元器件 间会有差异，这些差异导致了运放的不完美对称，产生了失调电压。。在CMOS生产工艺中， 普通面积的运放失调电压的典型值IOmV 30mV，在很多运用场合中是无法容忍的。如图 1运放在某种运用中，输入和输出短接作缓冲器，如果运放没有失调电压，Vof的值为0，则 Vout和Vin的值相等。但由于运放失调电压的存在，使得Vout和Vin的值不等，相差失调 电压的值，这在高精度应用中，无法容忍，会导致系统的性能下降。一个MOS管有栅(G)、源(S)、漏(D)、衬底(B)四个端口，或称四极，如图2中所示， 这四极的电压都对MOS管的电学性能产生影响和控制。图3是CMOS电路中常见的PMOS输 入折叠式共源共栅放大器的拓扑结构，Vc，Vcb是输入PMOS管的阱电压，也就是B极的衬底 电压。利用衬底偏置效应，改变衬底电压，可以改变MOS管的阈值电压Vth，从而改变管子 的特性。由于在实际的生产工艺中，各个MOS管间会有偏差，这些偏差将给运放带来失调电 压。目前为了解决上述矛盾，主要采用以下的方法
1)增大输入管的面积，使输入管匹配的更好。然而这种方法会使输入管的输入电容变 大，加重对前面电路的负载，降低电路的速度；
2)版图上采用复杂的对称画法，使输入管匹配的更好。只能一定程度的减小运放的失 调电压，但无法根除运放的失调电压。复杂的画法会使连线复杂，增加寄生电容，降低电路 的速度；
3)使用两相时钟消除，这种方法常用在离散开关电容信号中，无法用在连续信号中， 限制了应用的场合；
4)使用附加电流源，通过调节电流源来消除失调电压。增加了多余的电路，增加了寄 生电容，降低电路的速度。
发明内容
针对上述问题，本发明提供了一种利用衬体偏置效应消除运放失调电压的方法， 通过该方法能有效消除运放失调电压，且不需增加运放主体电路的器件，进而不会带来额 外的电容，不会影响运放的速度。—种利用衬体偏置效应消除运放失调电压的方法，其技术方案是这样的其包括运算放大器，其特征在于校正时，运算放大器的两输入端接地，所述运算放大器的两个 PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变 电压Vcb，所述运算放大器的输出端Vout连接所述比较器的负极，所述比较器的正极接入 基准电压V，所述比较器的输出连接减数器，单个时钟周期T内，比较器的正极电压值小于 负极电压值，输出为0，减数器减1，对应输出的数值通过控制电压型数模转换器控制所述 可变电压Vcb的数值，进而调小Vout，直至Vout < V，此时比较器的输出为1，减数器停止减 数，从而所述电压型数模转换器的电压Vcb数值保持不变，校正结束，之后工作电压Vinp、 Virm分别接入所述运算放大器的两输入端，所述运算放大器的输出端连接芯片的元器件， 进入正常使用状态。其进一步特征在于所述减数器输出的数值所对应的所述可变电压Vcb的数值对 应于其数值呈递减趋势；
所述运算放大器的负极端刚开始接的电压为定值电压Vc加上预设调整电压AV,所述 预设调整电压ΔΥ为根据运放失调电压的典型值预估得到的数值； 所述基准电压V最优数值为VDD/2。一种使用衬体偏置效应消除运放失调电压方法的结构，其特征在于其包括运算 放大器，所述运算放大器的两输入端通过可选择开关接地、或连接工作电压，所述运算放大 器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压 连接电压型数模转换器的输出电压，所述运算放大器的输出端连接比较器的负极，所述比 较器的正极连接基准电压V，所述比较器连接N位减数器，所述N位减数器外接时钟输入，所 述减数器的输出端连接所述电压型数模转换器。其进一步特征在于所述工作电压包括Virm和Vinp，所述工作电压Virm通过控 制输入为1的mos开关连接所述运算放大器的负极端，所述工作电压Vinp通过控制输入为 1的mos开关连接所述运算放大器的正极端；所述运算放大器的正极、负极输入端分别通过 控制输入为O的mos开关接地；
所述运算放大器的输出端分别连接控制输入为1的mos开关、控制输入为O的mos开 关，所述控制输入为1的mos开关的输出端连接芯片内的元器件，所述控制输入为O的mos 开关的输出端连接所述比较器的负极；
所述比较器的正极电压大于负极电压，比较器输出1，即高电平，当比较器的正极电压 小于负极电压，比较器输出0，即低电平。采用上述方法后，校正过程中，在单位时间周期内通过不断的降低可变电压Vcb， 最终使得运算放大器输出电压Vout <基准电压V，从而基本消除运放失调电压，并保持此 时的Vcb不变，校正结束后将运算放大器的输入端、输出端电压接入到正常工作的环路中， 通过该方法能有效基本消除运放失调电压，可以使运放失调电压减小到小于100微伏，且 不需增加运放主体电路的器件，进而不会带来额外的电容，不会影响运放的速度。
图1为运放输入失调电压示意图； 图2为MOS管的结构示意图3为现有的运放拓扑结构示意4图4为本发明的结构示意框图； 图5为本发明的运算放大器的连接结构示意图。
具体实施例方式一种利用衬体偏置效应消除运放失调电压的方法，见图4、图5，其包括运算放大 器，校正时，运算放大器的两输入端接地，运算放大器的两个PMOS管中，一个PMOS管的衬 底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，运算放大器的输出 端Vout连接比较器的负极，比较器的正极接入基准电压V，比较器的输出连接减数器，单个 时钟周期T内，比较器的比较器正极小于负极，输出为0，减数器减1，减数器对应输出的数 值通过控制电压型数模转换器控制可变电压Vcb的数值，进而改变Vout，直至Vout < V，此 时比较器的输出为1，减数器停止减数，电压型数模转换器的电压Vcb数值保持不变，校正 结束，之后工作电压Vinp、Vinn分别接入运算放大器的两输入端，运算放大器的输出端连 接芯片的元器件。减数器输出的数值所对应的可变电压Vcb的数值对应于其数值呈递减趋 势；运算放大器的负极端刚开始接的电压为定值电压Vc加上预设调整电压Δν，预设调整 电压△ V为根据运放失调电压的典型值预估得到的数值；基准电压V最优数值为VDD/2。一种使用衬体偏置效应消除运放失调电压方法的结构，见图4、图5 其包括运算 放大器，运算放大器的两输入端通过可选择开关接地、连接工作电压，运算放大器的两个 PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接电压 型数模转换器，运算放大器的输出端连接比较器的负极，比较器的正极连接基准电压V，比 较器连接N位减数器，N位减数器外接时钟输入，减数器的输出端连接电压型数模转换器； 工作电压Virm通过控制输入为1的mos开关连接运算放大器的负极端，工作电压Vinp通 过控制输入为1的mos开关连接运算放大器的正极端；运算放大器的正极、负极输入端分别 通过控制输入为O的mos开关接地；运算放大器的输出端分别连接控制输入为1的mos开 关、控制输入为O的mos开关，控制输入为1的mos开关的输出端连接芯片内的元器件，控 制输入为O的mos开关的输出端连接比较器的负极；比较器的正极电压大于负极电压，比较 器输出1，即高电平，当比较器的正极电压小于负极电压，比较器输出0，即低电平。其工作原理如下芯片上电，运算放大器的输入端均接地，N位减数器置位，N位 输出全为1，N位减数器控制的电压型数模转换器此时输出相应的最大电压，也是初始电压 Vc+Δ V0设定基准电压V为VDD/2，运放的一个输入管的衬体电压接Vc，运算放大器的输出 为VDD，VDD和VDD/2比较使得比较器输出CO为O。当比较器输出为O送往N位减数时，N 位减数执行减数操作。当N位减数执行减数操作，它的输出减小，使得以计数器输出作为输 入的电压型数模转换器输出电压也减小，即衬体偏置受控电压Vcb减小。当Vcb电压减小， 运算放大器的输出也减小。只要运算放大器输出电压未降到VDD/2时，比较器输出为0，减 数器继续执行减数操作，电压型数模转换器输出电压Vcb减小，运算放大器输出电压继续 下降。当运算放大器输出电压降到小VDD/2时，比较器输出CO为1，减数器停止减数操作， 并把此时减数器的值记录下来，保持不变，数模转换器输出电压Vcb就保持不变。此后，工 作电压Vinp、Virm分别接入运算放大器的两输入端，运算放大器的输出端连接芯片的元器 件。
权利要求
一种利用衬体偏置效应消除运放失调电压的方法，其包括运算放大器，其特征在于校正时，运算放大器的两输入端接地，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，所述运算放大器的输出端Vout连接所述比较器的负极，所述比较器的正极接入基准电压V，所述比较器的输出连接减数器，单个时钟周期T内，比较器的正极电压值小于负极电压值，输出为0，减数器减1，对应输出的数值通过控制电压型数模转换器控制所述可变电压Vcb的数值，进而调小Vout，直至Vout＜V，此时比较器的输出为1，减数器停止减数，从而所述电压型数模转换器的电压Vcb数值保持不变，校正结束，之后工作电压Vinp、Vinn分别接入所述运算放大器的两输入端，所述运算放大器的输出端连接芯片的元器件，进入正常使用状态。
2.根据权利要求1所述的一种利用衬体偏置效应消除运放失调电压的方法，其特征在 于所述减数器输出的数值所对应的所述可变电压Vcb的数值对应于其数值呈递减趋势。
3.根据权利要求1所述的一种利用衬体偏置效应消除运放失调电压的方法，其特征在 于所述运算放大器的负极端刚开始接的电压为定值电压Vc加上预设调整电压AV,所述 预设调整电压ΔΥ为根据运放失调电压的典型值预估得到的数值。
4.根据权利要求1所述的一种利用衬体偏置效应消除运放失调电压的方法，其特征在 于所述基准电压V数值为VDD/2。
5.一种使用衬体偏置效应消除运放失调电压方法的结构，其特征在于其包括运算放 大器，所述运算放大器的两输入端通过可选择开关接地、或连接工作电压，所述运算放大器 的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连 接电压型数模转换器的输出电压，所述运算放大器的输出端连接比较器的负极，所述比较 器的正极连接基准电压V，所述比较器连接N位减数器，所述N位减数器外接时钟输入，所述 减数器的输出端连接所述电压型数模转换器。
6.根据权利要求5所述的一种使用衬体偏置效应消除运放失调电压方法的结构，其特 征在于所述工作电压包括Virm和Vinp，所述工作电压Virm通过控制输入为1的mos开 关连接所述运算放大器的负极端，所述工作电压Vinp通过控制输入为1的mos开关连接所 述运算放大器的正极端；所述运算放大器的正极、负极输入端分别通过控制输入为O的mos 开关接地。
7.根据权利要求6所述的一种使用衬体偏置效应消除运放失调电压方法的结构，其特 征在于所述运算放大器的输出端分别连接控制输入为1的mos开关、控制输入为O的mos 开关，所述控制输入为1的mos开关的输出端连接芯片内的元器件，所述控制输入为O的 mos开关的输出端连接所述比较器的负极。
8.根据权利要求7所述的一种使用衬体偏置效应消除运放失调电压方法的结构，其特 征在于所述比较器的正极电压大于负极电压，比较器输出1，即高电平，当比较器的正极 电压小于负极电压，比较器输出0，即低电平。
全文摘要
本发明提供了一种利用衬体偏置效应消除运放失调电压的方法及其结构，能有效消除运放失调电压，且不会带来额外的电容，不会影响运放的速度。其特征在于校正时，运算放大器的两输入端接地，运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，运算放大器的输出端Vout连接比较器的负极，比较器的正极接入基准电压V，比较器的输出连接减数器，单个时钟周期T内，比较器的正极电压值小于负极电压值，输出为0，减数器减1，对应输出的数值通过控制电压型数模转换器控制可变电压Vcb的数值，进而调小Vout，直至Vout＜V，此时比较器的输出为1，减数器停止减数，从而电压型数模转换器的电压Vcb数值保持不变。
文档编号H03F3/45GK101986557SQ20101055670
公开日2011年3月16日 申请日期2010年11月24日 优先权日2010年11月24日
发明者吴明远, 应祖金, 黄海滨 申请人:无锡思泰迪半导体有限公司